KR970013712A - 펄스신호지연 및 펄스신호의 폭 가변장치 - Google Patents
펄스신호지연 및 펄스신호의 폭 가변장치 Download PDFInfo
- Publication number
- KR970013712A KR970013712A KR1019950027281A KR19950027281A KR970013712A KR 970013712 A KR970013712 A KR 970013712A KR 1019950027281 A KR1019950027281 A KR 1019950027281A KR 19950027281 A KR19950027281 A KR 19950027281A KR 970013712 A KR970013712 A KR 970013712A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- input signal
- delay
- delaying
- width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 입력 펄스 신호를 일정 시간 지연시키거나 펄스 신호의 폭을 가변하여 출력하는 펄스 신호 지연 및 펄스 신호의 폭 가변 장치에 관한 것으로, 펄스 신호의 시작 에쥐를 지연시키는 회로와 펄스 신호의 끝에쥐를 지연시키는 회로를 별도로 구성하여, 두 에쥐를 지연시키는 회로의 기본 클럭이 동일하게 하여 펄스 신호의 지연 동작을 행하고, 두 지연 회로의 기본 클럭이 다르게 하거나 지연 기간이 다르도록하여 펄스폭의 가변 동작을 행하도록 함으로써, 지연 기간의 부정확성 및 기본 클럭과의 비동기성 개선하여, 정확한 기본 클럭의 펄스 수에 따라 입력펄스 신호를 지연 시키거나 폭을 가변할 수 있는 장점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 펄스 신호 지연 및 펄스 신호의 폭 가변 장치의 제1실시예를 설명하기 위한 개략적 회로도.
제5도는 본 발명에 따른 펄스 신호 지연 및 펄스 신호의 폭 가변 장치의 제1실시예의 실제 회로도.
그리고 제6도는 본 발명에 따른 펄스 신호 지연 및 펄스 신호의 폭 가변 장치의 제2실시예의 회로도이다.
Claims (4)
- 인가되는 입력 신호 펄스의 시작 에쥐를 지연시키는 수단; 및 인가되는 입력 신호 펄스의 끝 에쥐를 지연시키는 수단;을 구비하여 된 것을 특징으로 하는 펄스 신호 지연 및 지연 및 펄스 신호의 폭 가변 장치.
- 제1항에 있어서, 상기 지작 에쥐를 지연시키는 수단 및 끝 에쥐를 지연시키는 수단은, 입력 신호를 인가받아 이를 설정된 시간 뒤에 출력하는 딜레이 수단; 상기 입력 신호를 인가 받아 기본 클럭이 상기 딜레이 수단이 구동 클럭으로 사용되는 것을 제어하는 기본 클럭 구동/중단 수단; 그리고 상기 기본 클럭 구동/중단 수단의 출력과 상기 기본 클럭의 논리적을 구하는 앤드게이트;를 각각 구비하고, 상기 기본 클럭 구동/중단 수단의 출력 신호를 각각 카운터하여 상기 각 딜레이 수단의 설정된 시간이 지나면 상기 입력 신호의 시작에쥐 및 끝 에쥐를 각각 출력하여, 상기 입력 신호의 펄스를 지연 및 펄스 신호의 폭을 가변시키는 것을 특징으로 하는 펄스 신호 지연 및 펄스 신호의 폭 가변 장치.
- 인가되는 입력 신호 펄스의 시작 에쥐를 지연지키는 수단; 인가되는 입력 신호 펄스의 끝 에쥐를 지연시키는 수단; 상기 입력 신호 펄스의 시작 에쥐를 지연시키는 수단 및 상기 입력 신호 펄스의 끝 에쥐를 지연시키는 수단의 펄스 지연 및 펄스 폭의 가변 범위를 임의로 로딩하는 마이크로프로세서; 상기 마이크로프로세서에서 상기 입력 신호 펄스의 지연 및 상기 입력 신호 펄스 폭의 가변 범위를 각각 저항하는 제1래치 및 제2래치 ; 상기 제1래치 및 제2래치에 저장되는 데이타 값에 따라 상기 시작에쥐 지연 수단 및 상기 끝 에쥐 지연 수단의 출력 신호를 선택하도록 하는 상태 버퍼들; 그리고 상기 상태 버퍼들에 의해 선택된 상기 시작 에쥐 지연 수단 및 상기 끝 에쥐 지연 수단의 출력 신호를 상기 마이크로프로세서에 로딩된 상기 입력 신호 펄스의 지연 및 상기 입력 신호 펄스 폭의 가변 범위에 대응하도록 결합하여 출력하는 논리 게이트들;을 구비하여 된 것을 특징으로 하는 펄스 신호 지연 및 펄스 신호의 폭 가변 장치.
- 제3항에 있어서, 상기 시작 에쥐를 지연시키는 수단 및 끝 에쥐를 지연시키는 수단은, 입력 신호를 인가받아 이를 설정된 시간 뒤에 출력하는 딜레이 수단; 상기 입력 신호를 인가 받아 기본 클럭이 상기 딜레이 수단의 구동 클럭으로 사용되는 것을 제어하는 기본 클럭 구동/중단 수단; 그리고 상기 기본 클럭 구동/중단 수단의 출력과 상기 기본 클럭의 논리적을 구하는 앤드 게이트;를 각각 구비하고, 상기 기본 클럭 구동/중단 수단의 출력 신호를 각각 카운터하여 상기 각 딜레이 수단의 설정된 시간이 지나면 상기 입력 신호의 시작 에쥐 및 끝 에쥐를 각각 출력하여, 상기 입력 신호의 펄스를 지연 및 펄스 신호의 폭을 가변시키는 것을 특징으로 하는 펄스 신호 지연 및 펄스 신호의 폭 가변 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027281A KR0155870B1 (ko) | 1995-08-29 | 1995-08-29 | 펄스 신호 지연 및 펄스 신호의 폭 가변 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027281A KR0155870B1 (ko) | 1995-08-29 | 1995-08-29 | 펄스 신호 지연 및 펄스 신호의 폭 가변 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013712A true KR970013712A (ko) | 1997-03-29 |
| KR0155870B1 KR0155870B1 (ko) | 1998-12-15 |
Family
ID=19424959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950027281A KR0155870B1 (ko) | 1995-08-29 | 1995-08-29 | 펄스 신호 지연 및 펄스 신호의 폭 가변 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155870B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084487A (ko) * | 2002-04-27 | 2003-11-01 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
-
1995
- 1995-08-29 KR KR1019950027281A patent/KR0155870B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084487A (ko) * | 2002-04-27 | 2003-11-01 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155870B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6111447A (en) | Timing circuit that selectively triggers on a rising or falling input signal edge | |
| KR0151261B1 (ko) | 펄스폭 변조 회로 | |
| KR970049573A (ko) | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 | |
| KR910014713A (ko) | 2개의 비동기 펄스간의 시간을 측정하는 방법 및 시간 측정 회로 | |
| KR970029312A (ko) | 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호(STV : Start Pulse Vertical) 생성기 | |
| KR950015034A (ko) | 컴퓨터 시스템 내의 전력을 보존하기 위한 napnop 회로 | |
| KR880000880A (ko) | 비 교 기 | |
| US5175453A (en) | Configurable pulse generator, especially for implementing signal delays in semiconductor devices | |
| US4282488A (en) | Noise eliminator circuit | |
| KR970013712A (ko) | 펄스신호지연 및 펄스신호의 폭 가변장치 | |
| KR950020730A (ko) | 동기 메모리용 가변성 대기시간 제어 회로, 출력 버퍼 및 동기 장치 | |
| KR960018829A (ko) | 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치 | |
| KR870010692A (ko) | 주파수 체배회로 | |
| IT1004381B (it) | Dispositivo elettronico bistabile verificabile durante il servizio | |
| WO2002099443A3 (de) | Vorrichtung zur frequenzmessung | |
| RU2224321C1 (ru) | Реле синхронизации | |
| RU1800595C (ru) | Многоканальный генератор серии задержанных импульсов | |
| RU2071170C1 (ru) | Устройство фиксации временных положений сигналов с флуктуирующими параметрами | |
| KR970002589Y1 (ko) | 로우어드레스 스트로브의 출력회로 | |
| RU1803968C (ru) | Устройство стробировани задержанных импульсных сигналов | |
| SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
| KR970055242A (ko) | 주기적인 디지탈 신호의 주파수를 배가하는 주파수 배가장치 | |
| SU1091159A1 (ru) | Устройство управлени | |
| SU401011A1 (ru) | Дискретный фильтр | |
| KR940027300A (ko) | 스트레치 클럭을 발생하기 위한 회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110629 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |