JPH01102918U - - Google Patents
Info
- Publication number
- JPH01102918U JPH01102918U JP19592987U JP19592987U JPH01102918U JP H01102918 U JPH01102918 U JP H01102918U JP 19592987 U JP19592987 U JP 19592987U JP 19592987 U JP19592987 U JP 19592987U JP H01102918 U JPH01102918 U JP H01102918U
- Authority
- JP
- Japan
- Prior art keywords
- computer
- output
- memory
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 2
- 238000012790 confirmation Methods 0.000 claims 3
- 230000002159 abnormal effect Effects 0.000 claims 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Description
第１図は本考案実施例の構成を示す回路図、第
２図は本考案実施例の発生信号タイミングを示す
タイミングチヤートである。 １，２…Ｅ２ＰＲＯＭ、３…ＣＰＵ、４…出力
回路、４―１…デコーダ、４―２…Ｄ型フリツプ
フロツプ、５…異常防止装置、５―１…リセツト
回路、５―２…Ｒ―Ｓ型フリツプフロツプ、６…
外部機器。
２図は本考案実施例の発生信号タイミングを示す
タイミングチヤートである。 １，２…Ｅ２ＰＲＯＭ、３…ＣＰＵ、４…出力
回路、４―１…デコーダ、４―２…Ｄ型フリツプ
フロツプ、５…異常防止装置、５―１…リセツト
回路、５―２…Ｒ―Ｓ型フリツプフロツプ、６…
外部機器。
Claims (1)
- 【実用新案登録請求の範囲】 脱着自在なメモリに予め記憶してある特定の情
報を、作動を開始する時点で読み取ることにより
、前記メモリとの接続を確認して、該確認を示す
確認信号を出力し、前記メモリに記憶されている
一般情報に基いて演算処理を行うコンピユータに
対して異常動作を防止する防止装置であつて、 電源投入時において前記コンピユータが作動電
圧に達するまでは前記コンピユータをリセツト状
態に保つリセツト回路と、 該リセツト回路により前記コンピユータのリセ
ツト状態が解除されていること、かつ前記コンピ
ユータから前記確認信号が出力されたことを論理
積条件として、前記コンピユータの演算処理結果
を外部出力する出力回路の作動を許可する制御回
路と を具えたことを特徴とするコンピユータの異常動
作の防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19592987U JPH01102918U (ja) | 1987-12-25 | 1987-12-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19592987U JPH01102918U (ja) | 1987-12-25 | 1987-12-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01102918U true JPH01102918U (ja) | 1989-07-12 |
Family
ID=31486579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19592987U Pending JPH01102918U (ja) | 1987-12-25 | 1987-12-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01102918U (ja) |
-
1987
- 1987-12-25 JP JP19592987U patent/JPH01102918U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01102918U (ja) | ||
| JPH0519911A (ja) | 電源回路 | |
| JPH054039Y2 (ja) | ||
| JPH02127456U (ja) | ||
| JPS605378Y2 (ja) | リセット装置 | |
| JPS5826046B2 (ja) | プロセス制御機器出力装置の起動方式 | |
| KR860003524Y1 (ko) | 마이크로 프로세서의 리세트 회로 | |
| JPS585130U (ja) | プログラマブルロジツクコントロ−ラ | |
| JPS62169831U (ja) | ||
| JPH0250758U (ja) | ||
| JPS6119835U (ja) | コンピユ−タ用直流電源の監視装置 | |
| JPH0289501U (ja) | ||
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JPS6086037U (ja) | 電源起動回路 | |
| JPH0447734U (ja) | ||
| JPS6172628U (ja) | ||
| JPS6287142U (ja) | ||
| JPS61112460U (ja) | ||
| JPS63110945U (ja) | ||
| JPH029936U (ja) | ||
| JPH0255316U (ja) | ||
| JPH02108153U (ja) | ||
| JPH0340623U (ja) | ||
| JPS6396655U (ja) | ||
| JPS62188826U (ja) |