JPS605378Y2 - リセット装置 - Google Patents

リセット装置

Info

Publication number
JPS605378Y2
JPS605378Y2 JP9228779U JP9228779U JPS605378Y2 JP S605378 Y2 JPS605378 Y2 JP S605378Y2 JP 9228779 U JP9228779 U JP 9228779U JP 9228779 U JP9228779 U JP 9228779U JP S605378 Y2 JPS605378 Y2 JP S605378Y2
Authority
JP
Japan
Prior art keywords
output
reset
flop
flip
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9228779U
Other languages
English (en)
Other versions
JPS5612222U (ja
Inventor
孝一郎 近野
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP9228779U priority Critical patent/JPS605378Y2/ja
Publication of JPS5612222U publication Critical patent/JPS5612222U/ja
Application granted granted Critical
Publication of JPS605378Y2 publication Critical patent/JPS605378Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、電子計算機等の装置における電源断時のリセ
ット装置に関するものである。
従来のたとえば電子計算機における停電時の処理は、入
力電源を監視しておき、停電が発生した時は、そのこと
を割込み機能等を使用して計算機に知らせ、電源装置で
保障している時間内に計算機が処理を終えるようにして
いる。
本考案は、小型の装置において割込み等の機能を使用せ
ずにこのような機能を実現せんとするものであり、以下
図面を用いてその一実施例を説明する。
第1図において、1は安定化電源装置、2は停電検出回
路、3は計算機等の装置、4はフリップフロップ、5は
OR回路、6は外部からの一次電源供給線であり、安定
化電源装置1と、停電検出回路2に接続される。
7は安定化電源装置1の出力であり、装置3、フリップ
フロップ4、およびOR回路5に電源を供給する。
8はフリップフロップ4の出力であり、停電検出回路2
の出力とともにOR回路5の入力となる。
10はOR回路5の出力であり、リセット信号としてフ
リップフロップ4および計算機等の装置3に供給される
第2図は各信号線の出力を示すタイミング図であり、a
は一次電源供給線6の信号であり、通常は交流信号であ
るがここでは便宜上、停電を“°O“状態、電源供給有
りを゛1゛状態で表わしている。
bは、安定化電源7の出力波形であり、出力なしを“0
゛°、有りを“1゛状態で表わす。
ここで、安定化電源1は、−次電源が供給されT1秒後
に出力が出され、停電が起ってT4秒後に出力がなくな
る。
Cは、停電検出回路2の出力の信号波形であり、−次電
源が供給されてからT2秒後に°“1゛′状態となり、
停電が発生してからT3秒後に“0゛′状態となる。
dはフリップフロップ4の出力信号波形であり、計算機
等の装置3は、リセットをかけてほしくない時点で、フ
リップフロップ4にデータ“1”をセットするので出力
dは“1“′状態となり、リセットをかけてよいタイミ
ングでは、データ“0”をセットするのでdは“0”状
態となる。
またフリップフロップ4のリセット端子には、リセット
信号が接続されており、リセット信号10が“0゛状態
の間フリップフロップ4出力8の波形dも“0“′状態
を続ける。
eはリセット信号10の波形であり、OR回路5の入力
信号9と8とが両方とも“0パ状態の時に“O“状態と
なり、計算機等の装置3およびフリップフロップ4をリ
セットする。
この様にして計算機等の装置3は、停電によるリセット
が発生してほしくない間はフリップフロップ4にデータ
“199をセットし、リセットが発生してよい時にフリ
ップフロップ4を“0”にすることにより、動作が保障
されることになる。
ただし、フリップフロップ4を“1゛状態にしておく時
間は(+4−T3)秒以内でなければならない。
以上実施例により説明したが、本考案によれば簡単な構
成でリセットすべき時のみリセットできるように構成で
き、実用上きわめて有利である。
【図面の簡単な説明】
第1図は本考案の一実施例におけるリセット装置のブロ
ック図、第2図はその動作を示すタイミング図である。 1・・・・・・安定化電源装置、2・・・・・・停電検
出回路、3・・・・・・計算機等の装置、4・・・・・
・フリップフロップ、5・・・・・・OR回路、6・・
・・・・−次電源供給線、7・・・・・・安定化電源出
力線、8・・・・・・フリップフロップ出力線、9・・
・・・・停電検出回路出力線、10・・・・・・OR回
路出力線。

Claims (1)

    【実用新案登録請求の範囲】
  1. 安定化出力が加えられる計算機等データ処理装置から同
    装置をリセットしても良い時とそうでない時の判別信号
    を得、これを記憶する記憶手段、上記安定化出力がうけ
    られる間であって上記記憶手段がリセットしても良い信
    号記憶している時に停電を検出した際上記装置にリセッ
    トをかける手段を設けたリセット装置。
JP9228779U 1979-07-03 1979-07-03 リセット装置 Expired JPS605378Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9228779U JPS605378Y2 (ja) 1979-07-03 1979-07-03 リセット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9228779U JPS605378Y2 (ja) 1979-07-03 1979-07-03 リセット装置

Publications (2)

Publication Number Publication Date
JPS5612222U JPS5612222U (ja) 1981-02-02
JPS605378Y2 true JPS605378Y2 (ja) 1985-02-19

Family

ID=29325296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9228779U Expired JPS605378Y2 (ja) 1979-07-03 1979-07-03 リセット装置

Country Status (1)

Country Link
JP (1) JPS605378Y2 (ja)

Also Published As

Publication number Publication date
JPS5612222U (ja) 1981-02-02

Similar Documents

Publication Publication Date Title
JPS605378Y2 (ja) リセット装置
JPS58123656U (ja) 電話機
JPS5954871U (ja) 検出装置
JPS5923855U (ja) デイジタル制御装置のプログラム暴走対策回路
JPS5935050U (ja) 電源電圧変動検出を兼ねるリセツト回路
JPS5891173U (ja) ピ−クレベル検出回路
JPS582050U (ja) 接続状態検出回路
JPS6119835U (ja) コンピユ−タ用直流電源の監視装置
JPS59174627U (ja) 電源シ−ケンス処理装置
JPS5810092U (ja) 時計の曜日指定機能付アラ−ム回路
JPS5854713U (ja) 定電圧電源回路
JPS5954448U (ja) スタツカフル検出回路
JPS5862281U (ja) 電源遮断検出装置
JPS6059628U (ja) 信号入力装置
JPS5859037U (ja) 電子複写機の故障表示装置
JPS5928725U (ja) リセツト回路
JPS6057284U (ja) 水平同期信号の周期異常検出回路
JPS6055651A (ja) 集積回路装置
JPS6010344U (ja) マイクロコンピユ−タのプログラム暴走防止回路
JPS58194583U (ja) 位相比較器の入力制御回路
JPS5876943U (ja) マイクロコンピユ−タの停電対策装置
JPS58186608U (ja) 発振回路
JPS60112127U (ja) パルス遅延装置
JPS6119857U (ja) 出力ポ−ト制御回路
JPS60126829U (ja) マイクロコンピユ−タのリセツト回路