JP2015192218A - アナログ信号回路 - Google Patents
アナログ信号回路 Download PDFInfo
- Publication number
- JP2015192218A JP2015192218A JP2014066574A JP2014066574A JP2015192218A JP 2015192218 A JP2015192218 A JP 2015192218A JP 2014066574 A JP2014066574 A JP 2014066574A JP 2014066574 A JP2014066574 A JP 2014066574A JP 2015192218 A JP2015192218 A JP 2015192218A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- signal
- signals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】同一パッケージ内のノイズ源の影響で特定チャンネルのアナログ特性の劣化を抑制すること。【解決手段】マルチプレクサ回路2は、複数系統のアナログ入力信号をそれぞれ入力信号として切り替える。サンプルホールド回路1a,1bは、マルチプレクサ回路からの出力信号をそれぞれ入力信号として保持・出力する。A/Dコンバータ回路3a,3bは、アナログ信号をデジタル信号に変換する。乱数発生回路5は、サンプルホールド回路の制御信号に同期して乱数を発生する。デジタル回路4は、乱数発生回路により乱数制御された信号に基づいて、A/Dコンバータ回路の出力信号を並び替える。【選択図】図1
Description
本発明は、多数のアナログ入力パスを取り扱うアナログ信号回路に関し、より詳細には、同一パッケージ内のノイズ源の影響で特定チャンネルのアナログ特性が劣化するアナログ信号回路において、特性劣化を抑制することのできるアナログ信号回路に関する。
各種画像センサや画像処理装置等、アナログ信号をデジタル信号に変換する必要のある電子機器では、多くのデータを高速に処理することが求められる。このような要求に応えるべく、多数のアナログ信号パスに対してA/Dコンバータ回路を一つのみ搭載し、複数チャンネルのアナログ信号を時分割処理する回路が知られている(例えば、特許文献1参照)。この特許文献1には、ADコンバータを利用したデジタル信号処理装置などに用いられる信号処理システムが開示されている。
しかし、処理するスピードが速くなると、時分割処理するA/Dコンバータに求められるスピードはさらに速くなり時分割処理が困難となるため、アナログ入力パスにつき一つのA/Dコンバータを搭載する必要が生じてくる。
ここで、センサモジュールのエリア削減のために、画像処理チップが電源回路を取り込んだ場合について検討してみる。ここでは電源回路として、チャージポンプを搭載しているものとする。
図5は、従来のアナログ信号回路のブロック図で、サンプルホールド回路とA/Dコンバータ回路とチャージポンプ回路とにより構成されているブロック図である。
図5は、従来のアナログ信号回路のブロック図で、サンプルホールド回路とA/Dコンバータ回路とチャージポンプ回路とにより構成されているブロック図である。
入力信号を保持・出力するサンプルホールド回路11a,11bと、アナログ信号をデジタル信号に変換するA/Dコンバータ回路13a,13b及びチャージポンプ回路12とを同一チップ内に配置した回路構成である。アナログ入力パスは、VIN0、VIN1の2系統あり、サンプルホールド回路11a,11b及びA/Dコンバータ回路13a,13bは、それぞれ2つ搭載している。
図6は、図5に示したチャージポンプ回路を説明するための回路構成図である。
チャージポンプ回路12は、スイッチSW5〜SW8とキャパシタC1、C2を備えている。
図7(a)乃至(j)は、図5に示したアナログ信号回路及び図6に示したチャージポンプ回路の動作を説明するための制御信号及び状態をタイミングチャートで示す図で、チャージポンプ回路12のスイッチSW5〜SW8を制御する制御信号φ1、φ2の出力タイミングを示すタイミングチャート、チャージポンプ動作によってノイズが重畳している電源VSSのグラフ、サンプルホールド回路及びA/Dコンバータ回路の動作タイミングを示すタイミングチャートおよび状態遷移図の一例を示している。
チャージポンプ回路12は、スイッチSW5〜SW8とキャパシタC1、C2を備えている。
図7(a)乃至(j)は、図5に示したアナログ信号回路及び図6に示したチャージポンプ回路の動作を説明するための制御信号及び状態をタイミングチャートで示す図で、チャージポンプ回路12のスイッチSW5〜SW8を制御する制御信号φ1、φ2の出力タイミングを示すタイミングチャート、チャージポンプ動作によってノイズが重畳している電源VSSのグラフ、サンプルホールド回路及びA/Dコンバータ回路の動作タイミングを示すタイミングチャートおよび状態遷移図の一例を示している。
図7(a)は制御信号φ1、図7(b)は制御信号φ2、図7(c)はVSSのグラフ、図7(d)は制御信号φ3、図7(e)は制御信号φ4、図7(f)はサンプルホールド回路の状態、図7(g)は制御信号φ5、図7(h)は制御信号φ6、図7(i)はA/Dコンバータ回路の状態をそれぞれ示している。
図7(a)及び(b)に示すように、制御信号φ1がHighレベルであるときには、制御信号φ2はLowレベルになる。また、制御信号φ1がLowレベルであるときには、制御信号φ2はHighレベルになるが、互いにノンオーバーランプの関係にある。
図7(a)及び(b)に示すように、制御信号φ1がHighレベルであるときには、制御信号φ2はLowレベルになる。また、制御信号φ1がLowレベルであるときには、制御信号φ2はHighレベルになるが、互いにノンオーバーランプの関係にある。
同様に、制御信号φ3がHighレベルであるときには、制御信号φ4はLowレベルになる。また、制御信号φ3がLowレベルであるときには、制御信号φ4はHighレベルになるが、互いにノンオーバーランプの関係にある。
同様に、制御信号φ5がHighレベルであるときには、制御信号φ6はLowレベルになる。また、制御信号φ5がLowレベルであるときには、制御信号φ6はHighレベルになるが、互いにノンオーバーランプの関係にある。
同様に、制御信号φ5がHighレベルであるときには、制御信号φ6はLowレベルになる。また、制御信号φ5がLowレベルであるときには、制御信号φ6はHighレベルになるが、互いにノンオーバーランプの関係にある。
チャージポンプ回路12では、制御信号φ1がHighレベル、制御信号φ2がLowレベルのときにスイッチSW5、SW7が接続状態となり、SW6、SW8が切断状態となる。このとき、キャパシタC1の両端には、それぞれVDD、VSSが接続され(VDD−VSS)の電荷が保持される。
次に、制御信号φ1がLowレベル、制御信号φ2がHighレベルのときにスイッチSW6,SW8が接続状態となり、SW5、SW7が切断状態となる。このとき、先ほどVSSに接続されていたノードにVDDが接続され、VDDが接続されていたノードはオープンとなる。従って、電荷保存則からこのオープンノードの電位は2VDDとなり、このスイッチング動作を繰り返すことで、キャパシタC2に(2VDD−VSS)分の電荷を保持させることができる。
次に、制御信号φ1がLowレベル、制御信号φ2がHighレベルのときにスイッチSW6,SW8が接続状態となり、SW5、SW7が切断状態となる。このとき、先ほどVSSに接続されていたノードにVDDが接続され、VDDが接続されていたノードはオープンとなる。従って、電荷保存則からこのオープンノードの電位は2VDDとなり、このスイッチング動作を繰り返すことで、キャパシタC2に(2VDD−VSS)分の電荷を保持させることができる。
しかし、このスイッチングにより、C1をチャージ・ディスチャージするのに必要な電荷がVDD、VSSを通して移動することで、VDD、VSSにスイッチングノイズが重畳されてしまう(図7(c))。
続いて、VSSにノイズが重畳している際、チャージポンプ回路12と共通のチップ基板で構成されるサンプルホールド回路11a,11b及びA/Dコンバータ回路13a,13bを駆動する際の課題について説明する。
続いて、VSSにノイズが重畳している際、チャージポンプ回路12と共通のチップ基板で構成されるサンプルホールド回路11a,11b及びA/Dコンバータ回路13a,13bを駆動する際の課題について説明する。
サンプルホールド回路11a、11bは、2つ搭載しており、どちらのサンプルホールド回路も制御信号φ3がHighレベルのときにサンプル動作、制御信号φ4がHighレベルのときにホールド動作を行っている。A/Dコンバータ回路13a,13bも2つ搭載しており、どちらのA/Dコンバータ回路も制御信号φ5がHighレベルのときにサンプル動作、制御信号φ6がHighレベルのときにアナログ信号からデジタル信号への変換動作を行っている。
しかしながら、チャージポンプ回路12のスイッチング動作によってVSSに大きいノイズが発生しており、その影響は、チャージポンプ回路12の近くに配置しているチャンネル0側で大きくなる可能性がある。図7(a)乃至(j)に示すタイミングチャートの例では、ノイズが重畳する間隔はA/Dコンバータ回路13a,13bのサンプル・変換サイクル周期の2倍になっており、その結果、チャンネル0のA/Dコンバータ出力信号へのノイズの重畳は、サンプリング2回につき1回となる。VSSのノイズによってA/Dコンバータ出力信号へ重畳するオフセット量が一定だと仮定すると、((サンプリング周波数=Fs)/2)の周波数の信号成分が重畳していることになる。
図8は、図7に示したA/Dコンバータ出力にFFT処理を施したときの周波数スペクトルを示す図で、周波数FinのSine波入力を処理しているときの、チャンネル0のA/Dコンバータのデジタル出力信号をFFT処理した際に得られる周波数スペクトル分布を示している。横軸に信号周波数、縦軸に信号強度を示している。
チャージポンプ回路12のスイッチング動作に起因する電源ノイズの影響で、アナログ信号周波数Finのピークとは別にFs/2のところにもう一つピークが表れている。
チャージポンプ回路12のスイッチング動作に起因する電源ノイズの影響で、アナログ信号周波数Finのピークとは別にFs/2のところにもう一つピークが表れている。
デジタル信号に重畳するのがDCオフセットであればデジタル補正も可能だが、図8のように特定の周波数にトーンとして現れると、画像で見た時に縦筋ノイズとなって映ってしまい、これを補正することは困難である。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、同一パッケージ内のノイズ源の影響で特定チャンネルのアナログ特性が劣化を抑制するアナログ信号回路を提供することにある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、同一パッケージ内のノイズ源の影響で特定チャンネルのアナログ特性が劣化を抑制するアナログ信号回路を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、複数系統のアナログ信号に其々対応し、前記複数のアナログ信号が其々入力される複数のアナログ入力パスと、乱数を発生する乱数発生回路と、を備え、前記乱数の基づき前記複数のアナログ信号が入力される複数のアナログ入力パスを乱数制御で切り替えることを特徴とするアナログ信号回路である。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記複数のアナログ入力パスは、マルチプレクサ回路により切り替えることを特徴とする。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記マルチプレクサ回路からの信号が入力されるサンプルホールド回路と、前記サンプルホールド回路からの信号が入力されるA/Dコンバータと、を備えることを特徴とする。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記マルチプレクサ回路からの信号が入力されるサンプルホールド回路と、前記サンプルホールド回路からの信号が入力されるA/Dコンバータと、を備えることを特徴とする。
また、請求項4に記載の発明は、請求項2に記載の発明において、前記マルチプレクサ回路に信号を入力するサンプルホールド回路と、前記マルチプレクサ回路からの信号が入力されるA/Dコンバータと、を備えることを特徴とする。
また、請求項5に記載の発明は、請求項3又は4に記載の発明において、前記A/Dコンバータからの信号が入力され、前記乱数に基づき複数のアナログ信号に其々対応した複数のデジタル信号が出力されるようにデジタルデータを復元するデジタル部を備えることを特徴とする。
また、請求項5に記載の発明は、請求項3又は4に記載の発明において、前記A/Dコンバータからの信号が入力され、前記乱数に基づき複数のアナログ信号に其々対応した複数のデジタル信号が出力されるようにデジタルデータを復元するデジタル部を備えることを特徴とする。
また、請求項6に記載の発明は、複数系統のアナログ入力信号をそれぞれ入力信号とし、該入力信号を切り替えるマルチプレクサ回路と、該マルチプレクサ回路からの出力信号をそれぞれ入力信号として保持・出力する複数のサンプルホールド回路と、該サンプルホールド回路からのアナログ信号をデジタル信号に変換するA/Dコンバータ回路と、前記サンプルホールド回路の制御信号に同期して乱数を発生する乱数発生回路と、該乱数発生回路により乱数制御された信号に基づいて、前記A/Dコンバータ回路の出力信号を並び替えるデジタル回路と、を備え、前記複数のアナログ入力信号を乱数制御で切り替えることを特徴とするアナログ信号回路である。
また、請求項7に記載の発明は、請求項1〜6のいずれか一項に記載の発明において、前記複数系統が、2系統であることを特徴とする。
また、請求項8に記載の発明は、請求項1〜7のいずれか一項に記載のアナログ信号回路と、前記アナログ信号回路に電源電圧を供給するチャージポンプ回路とが、同一ICチップ内に配置されたことを特徴とするアナログフロントエンドである。
また、請求項8に記載の発明は、請求項1〜7のいずれか一項に記載のアナログ信号回路と、前記アナログ信号回路に電源電圧を供給するチャージポンプ回路とが、同一ICチップ内に配置されたことを特徴とするアナログフロントエンドである。
本発明によれば、多数のアナログ入力パスを取り扱うアナログ信号回路に関し、特に、同一パッケージ内のノイズ源の影響で特定チャンネルのアナログ特性が劣化するアナログ信号回路において、特性劣化を抑制するアナログ信号回路を実現できる。
以下、図面を参照して本発明の実施の形態について説明する。
[実施形態1]
図1は、本発明に係るアナログ信号回路の実施形態1を説明するためのブロック図である。図中符号1a,1bはサンプルホールド回路、2はマルチプレクサ回路、2a,2bはスイッチ、3a,3bはA/Dコンバータ回路、4はデジタル回路、5はPNGEN回路(乱数発生回路)、6はチャージポンプ回路を示している。
[実施形態1]
図1は、本発明に係るアナログ信号回路の実施形態1を説明するためのブロック図である。図中符号1a,1bはサンプルホールド回路、2はマルチプレクサ回路、2a,2bはスイッチ、3a,3bはA/Dコンバータ回路、4はデジタル回路、5はPNGEN回路(乱数発生回路)、6はチャージポンプ回路を示している。
本実施形態1のアナログ信号回路は、同一パッケージ内のノイズ源の影響で特定チャンネルのアナログ特性が劣化するアナログ信号回路において、特性劣化を抑制することのできるアナログ信号回路である。なお、本実施形態1においては、複数系統は2系統である。
マルチプレクサ回路2は、複数系統のアナログ入力信号をそれぞれ入力信号とし、この入力信号を切り替える。また、複数のサンプルホールド回路1a,1bは、マルチプレクサ回路2からの出力信号をそれぞれ入力信号として保持・出力する。
マルチプレクサ回路2は、複数系統のアナログ入力信号をそれぞれ入力信号とし、この入力信号を切り替える。また、複数のサンプルホールド回路1a,1bは、マルチプレクサ回路2からの出力信号をそれぞれ入力信号として保持・出力する。
また、A/Dコンバータ回路3a,3bは、サンプルホールド回路1a,1bからのアナログ信号をデジタル信号に変換する。
また、乱数発生回路5は、サンプルホールド回路1a,1bの制御信号に同期して乱数を発生する。また、デジタル回路4は、乱数発生回路5により乱数制御された信号に基づいて、A/Dコンバータ回路3a,3bの出力信号を並び替える。
また、乱数発生回路5は、サンプルホールド回路1a,1bの制御信号に同期して乱数を発生する。また、デジタル回路4は、乱数発生回路5により乱数制御された信号に基づいて、A/Dコンバータ回路3a,3bの出力信号を並び替える。
このような構成により、複数のアナログ入力信号を乱数制御で切り替えることができる。
また、サンプルホールド回路1a,1bと、マルチプレクサ回路2と、A/Dコンバータ回路3a,3bと、乱数発生回路5と、デジタル回路4とは、同一チップ内に配置されている。
また、サンプルホールド回路1a,1bと、マルチプレクサ回路2と、A/Dコンバータ回路3a,3bと、乱数発生回路5と、デジタル回路4とは、同一チップ内に配置されている。
つまり、サンプルホールド回路1a,1bと、A/Dコンバータ回路3a,3b及びチャージポンプ回路6については、その機能は図5と同じなので説明を省略する。PNGEN回路5は、サンプルホールド回路1a,1bの制御信号に同期して乱数を発生する乱数発生回路である。本実施形態1では、出力する乱数は、1ビットのクロック信号であり、それがそのまま制御信号CHSELとなる。デジタル回路4は、乱数制御されたCHSEL信号をもとに、A/Dコンバータの出力信号を並び替える回路である。
図2(a)乃至(j)は、図1に示したアナログ信号回路の動作を説明するための制御信号及び状態をタイミングチャートで示す図で、チャージポンプ回路6のスイッチSW5〜SW8を制御する制御信号φ1、φ2の出力タイミングを示すタイミングチャート、チャージポンプ動作によってノイズが重畳している電源VSSのグラフ、サンプルホールド回路、A/Dコンバータ回路の動作タイミングを示すタイミングチャートおよび状態遷移図、マルチプレクサ回路の動作タイミングを示すタイミングチャートの一例である。
図2(a)は制御信号φ1、図2(b)は制御信号φ2、図2(c)はVDDおよびVSSの様子、図2(d)は制御信号φ3、図2(e)は制御信号φ4、図2(f)はサンプルホールド回路の状態、図2(g)は制御信号φ5、図2(h)は制御信号φ6、図2(i)はA/Dコンバータ回路の状態、図2(j)は乱数制御クロックCHSELをそれぞれ示している。
図2(a)乃至(j)に示す制御信号及び状態遷移図は、図2(j)CHSELを除いて全く同一のため、図2(j)CHSEL以外の説明は省略する。CHSELがHighレベルのとき、マルチプレクサ回路のスイッチSW1、SW4が接続状態、スイッチSW2、SW3が切断状態となる。それにより、従来の回路構成と同様に、アナログ入力信号VIN0はチャンネル0側のサンプルホールド回路へ入力され、アナログ入力信号VIN1はチャンネル1側のサンプルホールド回路へ入力される。
一方、CHSELがLowレベルのとき、マルチプレクサ回路のスイッチSW2、SW3が接続状態、スイッチSW1、SW4が切断状態となる。それにより従来の回路構成とは逆に、アナログ入力信号VIN0はチャンネル1側のサンプルホールド回路へ入力され、アナログ入力信号VIN1はチャンネル0側のサンプルホールド回路へ入力される。
CHSELは、乱数で制御されるため、アナログ入力信号VIN0がチャンネル0側のサンプルホールド回路1a及びA/Dコンバータ回路3aで処理されるときもあれば、チャンネル1側のサンプルホールド回路1b及びA/Dコンバータ回路3bで処理されるときもある。同様に、アナログ入力信号VIN1がチャンネル1側のサンプルホールド回路1b及びA/Dコンバータ回路3bで処理されるときもあれば、チャンネル0側のサンプルホールド回路1a及びA/Dコンバータ回路3aで処理されるときもある。
CHSELは、乱数で制御されるため、アナログ入力信号VIN0がチャンネル0側のサンプルホールド回路1a及びA/Dコンバータ回路3aで処理されるときもあれば、チャンネル1側のサンプルホールド回路1b及びA/Dコンバータ回路3bで処理されるときもある。同様に、アナログ入力信号VIN1がチャンネル1側のサンプルホールド回路1b及びA/Dコンバータ回路3bで処理されるときもあれば、チャンネル0側のサンプルホールド回路1a及びA/Dコンバータ回路3aで処理されるときもある。
その結果、従来の回路では、電源ノイズの影響が常にチャンネル0側にのみ現れてその周波数成分はFs/2であった(図8)が、本実施形態1では、図3に示すように、ノイズの影響を様々な周波数成分に分散させることができ、トーンを抑圧または消失させることが可能となる。
図3は、本発明に係るA/Dコンバータ出力にFFT処理を施したときの周波数スペクトルを示す図である。
図3は、本発明に係るA/Dコンバータ出力にFFT処理を施したときの周波数スペクトルを示す図である。
本実施形態1では、チャンネル0側のA/Dコンバータ回路1aの出力ADO0がアナログ入力VIN1のデジタルデータを出力し、チャンネル1側のA/Dコンバータ回路1bの出力ADO1がアナログ入力VIN0のデジタルデータを出力するときがある。しかし、そのようなときは、後段のデジタル回路4で乱数制御信号CHSELをもとにチャンネルデータの復元を行い、VIN0のデジタル信号をDOUT0に、VIN1のデジタル信号をDOUT1にそれぞれ出力することができる。
なお、本実施形態1では、アナログ入力のチャンネル数は2だったが、これは何チャンネルでも構わない。
なお、本実施形態1では、アナログ入力のチャンネル数は2だったが、これは何チャンネルでも構わない。
[実施形態2]
図4は、本発明に係るアナログ信号回路の実施形態2を説明するためのブロック図である。なお、図1と同じ機能を有する構成要素には同一の符号を付してある。
図4は、本発明に係るアナログ信号回路の実施形態2を説明するためのブロック図である。なお、図1と同じ機能を有する構成要素には同一の符号を付してある。
図4に示した実施形態2と図1に示した実施形態1との相違点は、マルチプレクサ回路2の配置位置の相違である。図1では、サンプルホールド回路1a,1bの入力側に配置されているのに対して、図4では、サンプルホールド回路1a,1bの出力側に配置されている。ノイズ源の影響がA/Dコンバータ回路3a,3bのみにしか及ばないことが分かっていれば、本実施形態2でも上述した図1の実施形態1と同様の効果を得ることができる。
なお、本実施形態2では、アナログ入力のチャンネル数は2だったが、これは何チャンネルでも構わない。
なお、本実施形態2では、マルチプレクサ回路2の配置位置は、サンプルホールド回路1a,1bの出力側であったが、アナログ回路がより多重に接続されており、かつノイズ源が影響を及ぼす回路が特定できている場合は、その回路よりも前段に配置する限りは、マルチプレクサ回路2の位置はどこであっても構わない。
なお、本実施形態2では、マルチプレクサ回路2の配置位置は、サンプルホールド回路1a,1bの出力側であったが、アナログ回路がより多重に接続されており、かつノイズ源が影響を及ぼす回路が特定できている場合は、その回路よりも前段に配置する限りは、マルチプレクサ回路2の位置はどこであっても構わない。
また、上述したアナログ信号回路と、このアナログ信号回路に電源電圧を供給するチャージポンプ回路とが、同一ICチップ内に配置されたアナログフロントエンドである。
特に、アナログ信号からデジタル信号への変換を必要とする、ビデオカメラ、オーディオ機器等の電子機器用のスイッチトキャパシタ回路及びパイプライン型A/Dコンバータとして利用することができる。
1a,1b,11a,11b サンプルホールド回路
2 マルチプレクサ回路
2a,2b スイッチ
3a,3b,13a,13b A/Dコンバータ回路
4 デジタル回路
5 PNGEN回路(乱数発生回路)
6,12 チャージポンプ回路
SW1〜SW8 スイッチング素子
C1,C2 キャパシタ
2 マルチプレクサ回路
2a,2b スイッチ
3a,3b,13a,13b A/Dコンバータ回路
4 デジタル回路
5 PNGEN回路(乱数発生回路)
6,12 チャージポンプ回路
SW1〜SW8 スイッチング素子
C1,C2 キャパシタ
Claims (8)
- 複数系統のアナログ信号に其々対応し、前記複数のアナログ信号が其々入力される複数のアナログ入力パスと、
乱数を発生する乱数発生回路と、
を備え、
前記乱数の基づき前記複数のアナログ信号が入力される複数のアナログ入力パスを乱数制御で切り替えることを特徴とするアナログ信号回路。 - 前記複数のアナログ入力パスは、マルチプレクサ回路により切り替えることを特徴とする請求項1に記載のアナログ信号回路。
- 前記マルチプレクサ回路からの信号が入力されるサンプルホールド回路と、
前記サンプルホールド回路からの信号が入力されるA/Dコンバータと、
を備えることを特徴とする請求項2に記載のアナログ信号回路。 - 前記マルチプレクサ回路に信号を入力するサンプルホールド回路と、
前記マルチプレクサ回路からの信号が入力されるA/Dコンバータと、
を備えることを特徴とする請求項2に記載のアナログ信号回路。 - 前記A/Dコンバータからの信号が入力され、前記乱数に基づき複数のアナログ信号に其々対応した複数のデジタル信号が出力されるようにデジタルデータを復元するデジタル部を備えることを特徴とする請求項3又は4に記載のアナログ信号回路。
- 複数系統のアナログ入力信号をそれぞれ入力信号とし、該入力信号を切り替えるマルチプレクサ回路と、
該マルチプレクサ回路からの出力信号をそれぞれ入力信号として保持・出力する複数のサンプルホールド回路と、
該サンプルホールド回路からのアナログ信号をデジタル信号に変換するA/Dコンバータ回路と、
前記サンプルホールド回路の制御信号に同期して乱数を発生する乱数発生回路と、
該乱数発生回路により乱数制御された信号に基づいて、前記A/Dコンバータ回路の出力信号を並び替えるデジタル回路と、を備え、
前記複数のアナログ入力信号を乱数制御で切り替えることを特徴とするアナログ信号回路。 - 前記複数系統が、2系統であることを特徴とする請求項1〜6のいずれか一項に記載のアナログ信号回路。
- 請求項1〜7のいずれか一項に記載のアナログ信号回路と、前記アナログ信号回路に電源電圧を供給するチャージポンプ回路とが、同一ICチップ内に配置されたことを特徴とするアナログフロントエンド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014066574A JP2015192218A (ja) | 2014-03-27 | 2014-03-27 | アナログ信号回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014066574A JP2015192218A (ja) | 2014-03-27 | 2014-03-27 | アナログ信号回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015192218A true JP2015192218A (ja) | 2015-11-02 |
Family
ID=54426430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014066574A Pending JP2015192218A (ja) | 2014-03-27 | 2014-03-27 | アナログ信号回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015192218A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442566A (ja) * | 1990-06-08 | 1992-02-13 | Hitachi Ltd | ディジタル・アナログ混在lsi |
JPH0563569A (ja) * | 1991-09-03 | 1993-03-12 | Hitachi Ltd | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピユータ |
JPH07312551A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | A/d変換方法及びその変換装置並びにそのディジタル演算処理装置 |
JP2005167972A (ja) * | 2003-11-12 | 2005-06-23 | Denso Corp | A/d変換処理装置、その使用方法及び電子制御装置 |
US7126515B1 (en) * | 2005-09-27 | 2006-10-24 | Microchip Technology Inc. | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter |
JP2008545339A (ja) * | 2005-07-01 | 2008-12-11 | ディーエスピー グループ インコーポレイティド | ピンポンアーキテクチャを備えたアナログデジタル変換器 |
US20110102218A1 (en) * | 2009-11-04 | 2011-05-05 | Guido Samuel J | Dedicated Sample and Hold Modules |
JP2011109560A (ja) * | 2009-11-20 | 2011-06-02 | Fujitsu Semiconductor Ltd | アナログデジタル変換回路 |
-
2014
- 2014-03-27 JP JP2014066574A patent/JP2015192218A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442566A (ja) * | 1990-06-08 | 1992-02-13 | Hitachi Ltd | ディジタル・アナログ混在lsi |
JPH0563569A (ja) * | 1991-09-03 | 1993-03-12 | Hitachi Ltd | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピユータ |
JPH07312551A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | A/d変換方法及びその変換装置並びにそのディジタル演算処理装置 |
JP2005167972A (ja) * | 2003-11-12 | 2005-06-23 | Denso Corp | A/d変換処理装置、その使用方法及び電子制御装置 |
JP2008545339A (ja) * | 2005-07-01 | 2008-12-11 | ディーエスピー グループ インコーポレイティド | ピンポンアーキテクチャを備えたアナログデジタル変換器 |
US7126515B1 (en) * | 2005-09-27 | 2006-10-24 | Microchip Technology Inc. | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter |
US20110102218A1 (en) * | 2009-11-04 | 2011-05-05 | Guido Samuel J | Dedicated Sample and Hold Modules |
JP2011109560A (ja) * | 2009-11-20 | 2011-06-02 | Fujitsu Semiconductor Ltd | アナログデジタル変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111432146B (zh) | 成像装置 | |
JP4654857B2 (ja) | Da変換装置、ad変換装置、半導体装置 | |
JP4193768B2 (ja) | データ処理方法並びに物理量分布検知の半導体装置および電子機器 | |
US9479189B2 (en) | A/D converter, solid-state imaging device and camera system | |
JP4289206B2 (ja) | カウンタ回路 | |
JP4289244B2 (ja) | 画像処理方法並びに物理量分布検知の半導体装置および電子機器 | |
JP6478467B2 (ja) | 撮像装置、撮像装置の駆動方法、撮像システム | |
JP6029286B2 (ja) | 光電変換装置および撮像システム | |
US10707852B2 (en) | Comparator, AD converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator | |
JP6192390B2 (ja) | 光電変換装置、光電変換システム | |
JP2008259228A (ja) | Ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 | |
KR101452406B1 (ko) | 기생 캐패시턴스의 영향을 줄일 수 있는 cds 회로 및이를 포함하는 이미지 센서 | |
JP2008259107A (ja) | 固体撮像装置 | |
JP2015192217A (ja) | アナログ信号回路 | |
JP2015192218A (ja) | アナログ信号回路 | |
JP6681616B2 (ja) | A/d変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法 | |
JP6478717B2 (ja) | 撮像装置及び撮像システム | |
JP2017212564A (ja) | 撮像装置、および制御方法 | |
US10848701B2 (en) | Image sensing device | |
JP2010166361A (ja) | 相関二重サンプリング装置及びイメージセンサシステム | |
KR20170025627A (ko) | 영상 신호를 변환하는 아날로그 디지털 변환 장치 | |
JP6192790B2 (ja) | 撮像装置および撮像システム | |
JP2014135645A (ja) | 固体撮像装置及びその駆動方法 | |
US20210211599A1 (en) | Imaging apparatus and imaging method | |
WO2011048725A1 (ja) | 固体撮像装置、ad変換方法及びad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170321 |