KR20170025627A - 영상 신호를 변환하는 아날로그 디지털 변환 장치 - Google Patents

영상 신호를 변환하는 아날로그 디지털 변환 장치 Download PDF

Info

Publication number
KR20170025627A
KR20170025627A KR1020150122357A KR20150122357A KR20170025627A KR 20170025627 A KR20170025627 A KR 20170025627A KR 1020150122357 A KR1020150122357 A KR 1020150122357A KR 20150122357 A KR20150122357 A KR 20150122357A KR 20170025627 A KR20170025627 A KR 20170025627A
Authority
KR
South Korea
Prior art keywords
digital
voltage
analog
reference voltage
comparator
Prior art date
Application number
KR1020150122357A
Other languages
English (en)
Other versions
KR102263766B1 (ko
Inventor
구자승
권오경
김민규
Original Assignee
에스케이하이닉스 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한양대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150122357A priority Critical patent/KR102263766B1/ko
Priority to US14/960,173 priority patent/US9743029B2/en
Publication of KR20170025627A publication Critical patent/KR20170025627A/ko
Application granted granted Critical
Publication of KR102263766B1 publication Critical patent/KR102263766B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명은 아날로그 디지털 변환부와 디지털 연산부를 구비하는 아날로그 디지털 변환 장치를 제공한다. 아날로그 디지털 연산부는 외부로부터 입력되는 영상 신호를 직류 전압으로 구성된 디지털 신호로 변환하여 출력한다. 디지털 연산부는 상기 아날로그 디지털 변환부에 연결되며, 상기 아날로그 디지털 변환부로부터 출력되는 복수개의 전압들 중 인접하는 전압들의 차를 연산하여 출력한다.

Description

영상 신호를 변환하는 아날로그 디지털 변환 장치 {Analog digital converting device for converting image signal}
본 발명은 아날로그 디지털 변환 장치에 관한 것으로서, 특히 영상 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 장치에 관한 것이다.
아날로그 디지털 컨버터(analog digital converter)는 아날로그 신호를 디지털 신호로 변환한다. 아날로그 디지털 컨버터는 디지털 신호를 처리하는 장치, 예컨대, 이미지 센서와 같이, 외부로부터 광 신호를 수신하고, 이를 내부에서 디지털 신호로 변환하여 처리하는 장치에 필수적으로 사용된다. 즉, 이미지 센서는 광 신호를 수신하기 위한 화소 어레이를 구비하고, 고속으로 많은 양의 데이터를 읽어들이기 위하여 화소 어레이의 각 열마다 아날로그 디지털 컨버터를 구비한다.
이미지 센서는 화소 출력의 초기 전압이 가지는 잡음, 플리커 잡음, 및 아날로그 디지털 오프셋 전압을 제거하기 위하여 캐패시터를 추가하고, 상기 추가된 캐패시터에 화소 출력의 초기 전압과 비교기의 오프셋 전압을 저장한다.
참증 문서(한국공개특허 2011-0104178)는 캐패시터 어레이를 구비하여 아날로그 신호를 디지털 신호로 변환하는 변환기를 개시한다.
본 발명은 화소의 출력 전압 및 비교기의 오프셋 전압을 저장하기 위하여 별도의 캐패시터를 구비하지 않는 아날로그 디지털 변환 장치를 제공하기 위한 것이다.
상기 과제를 해결하기 위하여 본 발명은,
외부로부터 입력되는 영상 신호를 직류 전압으로 구성된 디지털 신호로 변환하여 출력하는 아날로그 디지털 변환부; 및 상기 아날로그 디지털 변환부에 연결되며, 상기 아날로그 디지털 변환부로부터 출력되는 복수개의 전압들 중 인접하는 전압들의 차를 연산하여 출력하는 디지털 연산부를 구비한다.
상기 아날로그 디지털 변환부는, 상기 영상 신호가 인가되는 제1 입력단, 및 제2 입력단을 가지며, 상기 영상 신호를 상기 제2 입력단으로 입력되는 전압과 비교하는 비교기; 상기 비교기의 출력단과 상기 제2 입력단 사이에 연결되며, 피드백 제어 신호에 따라 상기 비교기의 출력 전압을 상기 제2 입력단으로 피드백시키는 피드백부; 제1 기준 전압과 제2 기준 전압 및 상기 제2 입력단에 연결되며, 상기 제1 기준 전압과 상기 제2 기준 전압을 선택적으로 상기 제2 입력단으로 출력하는 디지털 아날로그 변환부; 및 상기 비교기의 출력단과 상기 디지털 아날로그 변환부에 연결되며, 상기 비교기의 비교 결과에 따라 상기 디지털 아날로그 변환부로 하여금 상기 제1 기준 전압과 상기 제2 기준 전압 중 하나를 선택하게 하는 로직부를 구비하는 것이 바람직하다.
상기 디지털 아날로그 변환부는, 상기 제2 입력단에 일단들이 연결된 복수개의 캐패시터들; 및 상기 복수개의 캐패시터들의 타단들에 각각 연결되며, 상기 제1 기준 전압 및 제2 기준 전압에 연결되고, 상기 로직부에 연결된 복수개의 스위칭 소자들을 구비하며, 상기 복수개의 스위칭 소자들은 상기 로직부에 의해 제어되어 상기 복수개의 캐패시터들을 상기 제1 기준 전압 또는 상기 제2 기준 전압에 연결하는 것이 바람직하다.
상술한 바와 같이 본 발명에 따르면, 아날로그 디지털 변환 장치는 화소의 출력 전압 및 비교기의 오프셋 전압을 저장하기 위하여 별도의 캐패시터를 구비하지 않는다. 이에 따라 상기 별도의 캐패시터가 차지하는 면적 및 화소 출력 전압의 수렴 시간을 줄일 수 있다. 또한, 디지털 아날로그 변환부에 화소로부터 출력되는 영상 신호의 초기 전압 및 비교기의 오프셋 전압을 저장한다. 이로 인하여, 제1 기준 전압을 공급하는 버퍼가 갖는 구동 능력의 한계 및 제1 기준 전압을 전송하는 전송선의 저항으로 인해 주어진 시간 내에 디지털 아날로그 변환부의 출력 전압이 충분히 수렴되지 않아 발생하는 오차 전압이 로직부의 연산에 의해 제거되며, 그에 따라 디지털 아날로그 변환부가 화소로부터 출력되는 영상 신호의 초기 전압 및 비교기의 오프셋 전압을 저장하는데 요구되는 시간을 줄일 수 있다. 따라서, 본 발명에 따른 아날로그 디지털 변환 장치는 열 병렬(column parallel) SAR 아날로그 디지털 변환 장치를 내장하는 CIS용 소면적 고속 출력(readout) 회로 제작에 용이하다.
도 1은 본 발명의 실시예에 따른 아날로그 디지털 변환 장치의 블록도이다.
도 2는 도 1에 도시된 아날로그 디지털 변환부의 회로도이다.
도 3은 열 병렬(column parallel) SAR 아날로그 디지털 변환 장치의 블록도이다.
도 4는 도 1에 도시된 아날로그 디지털 변환 장치에 영상 신호를 공급하는 화소의 일 예를 보여주는 회로도이다.
도 5는 도 2에 도시된 신호들의 파형도이다.
도 6 내지 도 9는 도 2에 도시된 아날로그 디지털 변환부가 행하는 아날로그 디지털 변환 동작을 설명하기 위한 회로도들이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 아날로그 디지털 변환 장치의 블록도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 아날로그 디지털 변환 장치(100)는 아날로그 디지털 변환부(110)와 디지털 연산부(120)를 구비한다.
아날로그 디지털 변환부(110)는 외부로부터 입력되는 영상 신호(PIX_out), 예컨대, 이미지 센서의 화소(도 4의 400)로부터 출력되는 영상 신호(PIX_out)를 받아서 이를 디지털 신호(Dout)로 변환하여 출력한다. 상기 화소로부터 출력되는 영상 신호(PIX_out)는 외부로부터 입사되는 빛을 전기 신호로 변환함으로써 생성되는 아날로그 신호이다. 아날로그 디지털 변환부(110)는 SAR(Successive Approximation Register) 아날로그 디지털 컨버터를 구비한다. 상기 SAR 아날로그 디지털 컨버터는 한번의 클럭에 하나의 비트를 디지털로 변환하기 때문에 변환 속도가 빠르고 소비 전력이 작다는 장점을 갖는다.
디지털 연산부(120)는 아날로그 디지털 변환부(110)로부터 출력되는 디지털 신호들(Dout) 중 인접하는 2개의 디지털 신호들의 차를 연산한다. 즉, 디지털 연산부(120)는 아날로그 디지털 변환부(110)를 통해서 출력되는 영상 신호(PIX_out)에 포함되는 초기 전압과 신호 전압의 차를 연산한다. 디지털 연산부(120)는 상호 연관 이중 샘플링(correlated double sampling, 이하 CDS로 칭함)을 수행하는 디지털 CDS 로직으로 구성되는 것이 바람직하다. 아날로그 디지털 변환 장치(100)가 디지털 CDS 로직을 구비함으로써, 이미지 센서, 예컨대 CIS(CMOS Image Sensor)의 화소의 초기 전압이 가지는 잡음, 플리커 잡음, 오프셋(offset)을 제거할 수 있다.
도 2는 도 1에 도시된 아날로그 디지털 변환부(110)의 회로도이다. 도 2를 참조하면, 아날로그 디지털 변환부(110)는 비교기(111), 피드백부(112), 디지털 아날로그 변환부(113), 및 로직부(114)를 구비한다.
비교기(111)는 화소(도 4의 400)와 디지털 연산부(120)에 연결된다. 구체적으로, 비교기(111)는 제1 입력단과 제2 입력단을 갖는다. 상기 제1 입력단은 화소(도 4의 400)에 연결되고, 상기 제2 입력단은 디지털 아날로그 변환부(113)에 연결되며, 비교기(111)의 출력단은 디지털 연산부(120)에 연결된다. 따라서, 비교기(111)는 화소(도 4의 400)로부터 출력되는 영상 신호(PIX_out)의 전압을 디지털 아날로그 변환부(113)의 출력 전압과 비교하고, 그 결과를 디지털 연산부(120)로 전송한다.
아날로그 디지털 변환부(110)는 화소(도 4의 400)로부터 출력되는 화소(도 4의 400)의 초기 전압(VRST)과 신호 전압(VSIG)을 각각 디지털 신호로 변환한다.
피드백부(112)는 비교기(111)의 출력단과 상기 제2 입력단 사이에 연결된다. 피드백부(112)는 피드백 제어 신호(EN_DAC_RST)에 응답하여 활성화되거나 비활성화된다. 피드백부(112)가 활성화되면 비교기(111)의 제2 입력단은 출력단과 전기적으로 연결되고, 피드백부(112)가 비활성되면 비교기(111)의 제2 입력단은 디지털 아날로그 변환부(113)에 전기적으로 연결된다. 피드백부(112)는 피드백 제어 신호(EN_DAC_RST)에 응답하여 턴온되거나 턴오프되는 스위치를 구비한다. 예컨대, 피드백 제어 신호(EN_DAC_RST)가 논리 하이(logic high)이면 상기 스위치는 턴온되고, 피드백 제어 신호(EN_DAC_RST)가 논리 로우(logic low)이면 상기 스위치는 턴오프된다.
디지털 아날로그 변환부(113)는 비교기(111)의 제2 입력단, 피드백부(112), 및 로직부(114)에 연결된다. 디지털 아날로그 변환부(113)는 베이스 캐패시터(base capacitor)(C0), 복수개의 캐패시터들(C~2N-1C), 및 복수개의 스위칭 소자들(S~2N-1S)을 구비한다. 베이스 캐패시터(C0)의 일 단은 비교기(111)의 제2 입력단에 연결되고, 타단은 접지된다. 복수개의 캐패시터들(C~2N-1C)의 일단들은 비교기(111)의 제2 입력단에 연결되고, 그 타단들은 복수개의 스위칭 소자들(S~2N-1S)에 연결된다. 복수개의 캐패시터들(C~2N-1C)은 서로 병렬로 연결된다. 스위칭 소자들(S~2N-1S)의 일단들은 복수개의 캐패시터들(C~2N-1C)에 연결되고, 그 타단들은 제1 기준 전압(VREF)과 제2 기준 전압, 예컨대 접지 전압(GND)과 에 연결된다. 스위칭 소자들(S~2N-1S)은 로직부(114)의 제어를 받아서 대응되는 캐패시터를 제2 기준 전압(GND) 또는 제1 기준 전압(VREF)에 연결한다. 스위칭 소자들(S~2N-1S)은 하나 또는 둘 이상의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)들로 구성될 수 있으며, 로직부(114)의 제어를 받아서 턴온 또는 턴오프된다.
복수개의 캐패시터들(C~2N-1C)은 비교기(111)의 출력에 따라 제1 기준 전압(VREF) 또는 제2 기준 전압(GND)에 순차적으로 연결된다. 예컨대, 복수개의 캐패시터들(C~2N-1C) 중 도 2의 최우측 캐패시터(2N-1C)부터 도 2의 최좌측 캐패시터(C)까지 순차적으로 제1 기준 전압(VREF)에 연결된다.
로직부(114)는 비교기(111)와 디지털 아날로그 변환부(113)에 연결된다. 로직부(114)는 비교기(111)의 출력에 따라 디지털 아날로그 변환부(113)를 제어한다. 즉, 로직부(114)는 비교기(111)의 출력에 따라 복수개의 캐패시터들(C~2N-1C)을 제1 기준 전압(VREF)에 연결한다. 로직부(114)는 SAR(Successive Approximation Register) 로직으로 구성될 수 있다.
상술한 바와 같이, 화소(도 4의 400)로부터 출력되는 화소(도 4의 400)의 초기 전압(VRST)과 신호 전압(VSIG)이 비교기(111)로 입력되며, 디지털 아날로그 변환부(113)는 피드백부(112)를 통해 형성되는 비교기(111)의 피드백 루프를 통해 화소(도 4의 400)의 초기 전압(VRST)과 비교기(111)의 오프셋 전압(VOFF)을 저장한다.
이와 같이, 본 발명에 따른 아날로그 디지털 변환 장치(100)는 화소(도 4의 400)의 초기 전압(VRST)과 비교기(111)의 오프셋 전압(VOFF)을 저장하기 위한 별도의 캐패시터를 구비하지 않는다.
따라서, 본 발명에 따른 아날로그 디지털 변환 장치(100)는 상기 별도의 캐패시터가 차지하는 면적만큼 그 크기가 감소되고, 화소(도 4의 400)의 출력 전압의 수렴 시간을 줄일 수 있다. 또한, 상기 별도의 캐패시터가 화소(도 4의 400)의 초기 전압 및 비교기(111)의 오프셋 전압을 저장하기 위해 요구되는 시간을 줄일 수 있다.
또한, 디지털 아날로그 변환부(113)에 화소(도 4의 400)의 초기 전압 및 비교기(111)의 오프셋 전압을 저장하는데 있어서, 제1 기준 전압을 공급하는 버퍼(도시 안됨)가 가지는 구동 능력의 한계 및 제1 기준 전압을 전송하는 전송선의 저항으로 인해 주어진 시간 내에 디지털 아날로그 변환부(113)의 출력 전압이 충분히 수렴되지 않아 발생하는 오차 전압이 디지털 연산부(120)의 연산에 의해 제거되며, 그에따라 디지털 아날로그 변환부(113)가 화소(도 4의 400)의 초기 전압 및 비교기(111)의 오프셋 전압을 저장하는 데 요구되는 시간을 줄일 수 있다. 따라서 본 발명에 따른 아날로그 디지털 변환 장치는 열 병렬(column parallel) SAR ADC를 내장한 CIS용 소면적 고속 출력(readout) 회로 제작에 용이하다.
도 3은 열 병렬(column parallel) SAR 아날로그 디지털 변환 장치(300)의 블록도이다. 도 3에 도시된 바와 같이, 열 병렬 SAR 아날로그 디지털 변환 장치(300)는 복수개의 SAR 아날로그 디지털 변환 장치들(300a~300n)을 구비한다. 복수개의 SAR 아날로그 디지털 변환 장치들(300a~300n)은 각각 아날로그 디지털 변환부(도 1 및 도 2의 110)에 대응된다.
이와 같이 복수개의 SAR 아날로그 디지털 변환 장치들(300a~300n)에 제1`기준 전압(VREF)을 공급하기 위하여 버퍼(도시 안됨)가 사용된다. 이 때, 상기 버퍼는 제1 기준 전압(VREF)을 복수개의 SAR 아날로그 디지털 변환 장치들(300a~300n)에게 동시에 공급할 수 있어야 한다. 그러나, 상기 버퍼가 가지는 구동 능력의 한계 및 제1 기준 전압(VREF)을 전송하는 전송선의 저항으로 인해 디지털 아날로그 변환부(113)의 출력을 제1 기준 전압(VREF)으로 초기화하는데 긴 시간이 걸릴 수 있다.
본 발명에 따른 아날로그 디지털 변환 장치(100)는 화소(도 4의 400)의 초기 전압과 비교기(111)의 오프셋 전압을 저장하기 위한 별도의 캐패시터를 구비하지 않기 때문에, 열 병렬 SAR 아날로그 디지털 변환 장치(300)의 복수개의 아날로그 디지털 변환 장치들(300a~300n)에 각각 구비되는 아날로그 디지털 변환부(110)의 출력을 제1 기준 전압(VREF)으로 초기화하는데 걸리는 시간이 단축된다.
도 4는 도 1에 도시된 아날로그 디지털 변환 장치에 영상 신호(PIX_out)를 공급하는 화소(400)의 일 예를 보여주는 회로도이다. 도 4를 참조하면, 화소(400)는 수광 다이오드(416), 4개의 모스 트랜지스터(MOS transistor)들(411~414), 및 전류원(415)을 구비한다.
수광 다이오드(416)는 외부로부터 입사되는 빛을 받아서, 이를 전기 신호로 변환하여 출력한다.
4개의 모스 트랜지스터들(411~414)은 제어 신호(PXi)가 활성화될 때 턴온되는 모스 트랜지스터(411), 제어 신호(SXi)가 활성화될 때 턴온되는 모스 트랜지스터(413), 제어 신호(TXi)가 활성화될 때 턴온되는 모스 트랜지스터(414), 및 모스 트랜지스터(411)의 출력 신호가 활성화될 때 턴온되는 모스 트랜지스터(412)를 포함한다. 모스 트랜지스터들(411, 412)은 전원 전압(VDDP)을 입력하고, 턴온될 때 전원 전압(VDDP)을 출력한다.
모스 트랜지스터(412)의 에미터로부터 화소(400)의 출력 신호인 영상 신호(PIX_out)가 출력된다.
전류원(415)은 모스 트랜지스터(412)의 출력 전류를 일정하게 유지한다.
도 5는 도 2에 도시된 신호들의 파형도이다. 도 2 및 도 4를 참조하여 도 5에 도시된 신호들의 동작을 설명하기로 한다.
제어 신호(Sxi)가 논리 하이(logic high)로 활성화된 상태에서, 제어 신호(RXi)가 논리 하이로 활성화되면 화소(400)로부터 출력되는 영상 신호(PIX_out)는 화소(400)의 초기 전압(VRST)으로써 출력되고, 제어 신호(TXi)가 논리 하이로 활성화되면 영상 신호(PIX_out)는 빛에 의해 생성되는 신호 전압(VSIG)으로써 출력된다. 초기 전압(VRST)과 신호 전압(SIG)은 화소(400)로부터 순차적으로 출력되어 비교기(111)로 입력된다. 화소(400)로부터 출력되는 영상 신호(PIX_out)는 비교기(111)의 입력 전압(VC_IN)으로써 입력된다.
영상 신호(PIX_out)가 비교기(111)의 제1 입력단으로 입력됨에 따라 디지털 아날로그 변환부(113)의 출력 전압 즉, 비교기(111)의 제2 입력단으로 입력되는 전압은 도 5에 도시된 바와 같이 다양한 형태의 파형을 갖는다.
도 6 내지 도 9는 도 2에 도시된 아날로그 디지털 변환부(110)가 행하는 아날로그 디지털 변환 동작을 설명하기 위한 회로도들이다.
도 6은 첫 번째 아날로그 디지털 변환 전의 디지털 아날로그 변환부(113)의 초기화 시 아날로그 디지털 변환부(110)의 회로 구성을 보여준다. 첫 번째 아날로그 디지털 변환 전의 디지털 아날로그 변환부(113)의 초기화 시 비교기(111)의 제1 입력단에 인가되는 영상 신호(PIX_out)는 초기 전압(VRST)으로써 입력된다. 이 때, 디지털 아날로그 변환부(113)에 구비된 캐패시터들(C~2N-1C)의 타단들은 모두 제1 기준 전압(VREF)에 연결된다. 이 상태에서, 피드백 제어 신호(EN_DAC_RST)가 논리 하이로써 활성화되어 피드백부(112)도 활성화된다. 이에 따라 비교기(111)의 출력 신호가 디지털 아날로그 변환부(113)의 출력 전압과 함께 비교기(111)의 제2 입력단에 인가된다. 따라서, 비교기(111)의 제2 입력단에 인가되는 전압(VDAC)은 (VRST-VOFF+ΔV+VERR)으로 된다. 여기서, VOOF는 비교기(111)의 입력단의 오프셋 전압을 나타내고, ??V은 각각 인위적으로 인가되는 특정 전압을 나타내며, VERR은 복수개의 캐패시터들(C~2N-1C)이 동시에 초기화되는 과정에서 제1 기준 전압(VREF)을 공급하는 버퍼(도시 안됨)가 가지는 구동 능력의 한계 및 제1 기준 전압(VREF)을 전송하는 전송선의 저항으로 인해 주어진 시간 내에 전압(VDAC)이 충분히 수렴되지 않아 발생하는 오차 전압을 나타낸다.
도 7은 첫 번째 아날로그 디지털 변환 후의 아날로그 디지털 변환부(110)의 회로 구성을 보여준다. 디지털 아날로그 변환부(113)의 캐패시터들(C~2N-1C)은 비교기(111)의 비교 결과에 따라 제1 기준 전압(VREF) 혹은 제2 기준 전압(GND)에 순차적으로 연결된다. 이에 따라 디지털 아날로그 변환부(113)의 출력 전압(VDAC)은 (VRST-VOFF)에 수렴하며 아래 수학식 1로 표현될 수 있다.
[수학식 1]
VDAC=VRST-VOFF+ΔV+VERR-
Figure pat00001
≒VRST-VOFF
여기서, D1st는 첫 번째 아날로그 디지털 변환 시 비교기(111)의 i번째 출력을 나타낸다.
상기 수학식 1을 정리하면, 첫 번째 아날로그 디지털 변환 결과는 아래 수학식 2와 같이 표현될 수 있다.
[수학식 2]
Figure pat00002
≒ΔV+VERR
도 8은 두 번째 아날로그 디지털 변환 전의 디지털 아날로그 변환부(113)의 초기화 시 아날로그 디지털 변환부(110)의 회로 구성을 보여준다. 두 번째 아날로그 디지털 변환 전의 디지털 아날로그 변환부(113)의 초기화 시 비교기(111)의 제1 입력단에 인가되는 영상 신호(PIX_out)는 신호 전압(VSIG)으로써 입력된다. 이 때, 디지털 아날로그 변환부(113)에 구비된 캐패시터들(C~2N-1C)의 타단들은 모두 제1 기준 전압(VREF)에 연결된다. 이 상태에서, 피드백 제어 신호(EN_DAC_RST)는 도 6에 도시된 피드백 제어 신호(EN_DAC_RST)와 달리 논리 로우로써 비활성화되어 피드백부(112)도 비활성화된다. 이에 따라 전하 재분배 현상에 의해, 디지털 아날로그 변환부(113)의 출력 전압(VDAC)은 도 6에 도시된 출력 전압과 동일한 전압(VRST-VOFF+ΔV+VERR)으로 된다.
도 9는 두 번째 아날로그 디지털 변환 후의 아날로그 디지털 변환부(110)의 회로 구성을 보여준다. 디지털 아날로그 변환부(113)의 캐패시터들(C~2N-1C)은 첫 번째 아날로그 디지털 변환 동작과 마찬가지로, 비교기(111)의 비교 결과에 따라 제1 기준 전압(VREF) 혹은 제2 기준 전압(GND)에 순차적으로 연결 된다. 이에 따라 디지털 아날로그 변환부(113)의 출력 전압(VDAC)은 (VSIG-VOFF)에 수렴하며 아래 수학식 3으로 표현될 수 있다.
[수학식 3]
VDAC=VRST-VOFF+ΔV+VERR-
Figure pat00003
≒VSIG-VOFF
여기서, D2nd는 두 번째 아날로그 디지털 변환 시 비교기(111)의 i번째 출력을 나타낸다.
상기 수학식 3을 정리하면, 두 번째 아날로그 디지털 변환 결과는 아래 수학식 4와 같이 표현될 수 있다.
[수학식 4]
Figure pat00004
≒VRST-VSIG+ΔV+VERR
로직부(114)는 비교기(111)의 출력을 받아 두 번째 아날로그 디지털 변환 결과로써 생성된 비교기(111)의 출력(D2nd)으로부터 첫 번째 아날로그 디지털 변환 결과로써 생성된 비교기(111)의 출력(D1st)를 뺀 값을 연산한다. 그 결과, 로직부(114)의 출력 신호(DCDS)는 수학식 2와 수학식 4를 이용하여 아래 수학식 5와 같이 같이 표현될 수 있다.
[수학식 5]
Figure pat00005
=
Figure pat00006
-
Figure pat00007
≒VRST-VSIG
여기서, DCDS[i]는 로직부(114)의 i번째 출력 신호를 나타낸다. 따라서 로직부(114)의 최종 출력 신호(DCDS)는 화소(400) 출력의 초기 전압(VRST)과 신호 전압(VSIG)의 차를 나타낸다.
이와 같이, 아날로그 디지털 변환 장치에서 출력되는 신호는 로직부(114)의 디지털 연산 과정에서 인위적으로 인가되는 전압(??V), 비교기(111)의 오프셋 전압(VOFF), 및 디지털 아날로그 변환부(113)의 초기화 과정에서 디지털 아날로그 변환부(113)의 출력 전압이 충분히 수렴되지 않아 발생하는 오차 전압(VERR)이 제거된 값을 갖는다.
상술한 바와 같이, 본 발명에 따른 아날로그 디지털 변환 장치(100)는 화소(400)의 출력 전압 및 비교기(111)의 오프셋 전압을 저장하기 위하여 별도의 캐패시터를 구비하지 않는다. 이에 따라 상기 별도의 캐패시터가 차지하는 면적 및 화소(400)의 출력 전압의 수렴 시간을 줄일 수 있다. 또한, 디지털 아날로그 변환부(113)에 화소(400)로부터 출력되는 영상 신호(PIX_out)의 초기 전압 및 비교기(111)의 오프셋 전압을 저장한다. 이로 인하여, 제1 기준 전압(VREF)을 공급하는 버퍼(도시 안됨)가 갖는 구동 능력의 한계 및 제1 기준 전압(VREF)을 전송하는 전송선의 저항으로 인해 주어진 시간 내에 디지털 아날로그 변환부(113)의 출력 전압이 충분히 수렴되지 않아 발생하는 오차 전압이 로직부(114)의 연산에 의해 제거되며, 그에 따라 디지털 아날로그 변환부(113)가 화소(400)로부터 출력되는 영상 신호(PIX_out)의 초기 전압 및 비교기(111)의 오프셋 전압을 저장하는데 요구되는 시간을 줄일 수 있다. 따라서, 본 발명에 따른 아날로그 디지털 변환 장치(100)는 열 병렬(column parallel) SAR 아날로그 디지털 변환 장치를 내장하는 CIS용 소면적 고속 출력(readout) 회로 제작에 용이하다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (11)

  1. 외부로부터 입력되는 영상 신호를 직류 전압으로 구성된 디지털 신호로 변환하여 출력하는 아날로그 디지털 변환부; 및
    상기 아날로그 디지털 변환부에 연결되며, 상기 아날로그 디지털 변환부로부터 출력되는 복수개의 전압들 중 인접하는 전압들의 차를 연산하여 출력하는 디지털 연산부를 구비하는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  2. 제1항에 있어서, 상기 아날로그 디지털 변환부는,
    상기 영상 신호가 인가되는 제1 입력단, 및 제2 입력단을 가지며, 상기 영상 신호를 상기 제2 입력단으로 입력되는 전압과 비교하는 비교기;
    상기 비교기의 출력단과 상기 제2 입력단 사이에 연결되며, 피드백 제어 신호에 따라 상기 비교기의 출력 전압을 상기 제2 입력단으로 피드백시키는 피드백부;
    제1 기준 전압과 제2 기준 전압 및 상기 제2 입력단에 연결되며, 상기 제1 기준 전압과 상기 제2 기준 전압을 선택적으로 상기 제2 입력단으로 출력하는 디지털 아날로그 변환부; 및
    상기 비교기의 출력단과 상기 디지털 아날로그 변환부에 연결되며, 상기 비교기의 비교 결과에 따라 상기 디지털 아날로그 변환부로 하여금 상기 제1 기준 전압과 상기 제2 기준 전압 중 하나를 선택하게 하는 로직부를 구비하는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  3. 제2항에 있어서,
    상기 제2 기준 전압은 접지 전압인 것을 특징으로 하는 아날로그 디지털 변환 장치.
  4. 제2항에 있어서,
    상기 영상 신호는 빛을 전기 신호로 변환하는 화소의 초기 전압, 및 외부로부터 입력되는 빛이 상기 화소에 의해 변환되는 신호 전압으로 구성된 것을 특징으로 하는 아날로그 디지털 변환 장치.
  5. 제2항에 있어서, 상기 디지털 아날로그 변환부는,
    상기 제2 입력단에 일단들이 연결된 복수개의 캐패시터들; 및
    상기 복수개의 캐패시터들의 타단들에 각각 연결되며, 상기 제1 기준 전압 및 제2 기준 전압에 연결되고, 상기 로직부에 연결된 복수개의 스위칭 소자들을 구비하며,
    상기 복수개의 스위칭 소자들은 상기 로직부에 의해 제어되어 상기 복수개의 캐패시터들을 상기 제1 기준 전압 또는 상기 제2 기준 전압에 연결하는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  6. 제5항에 있어서,
    상기 영상 신호는 빛을 전기 신호로 변환하는 화소의 초기 전압, 및 외부로부터 입력되는 빛이 상기 화소에 의해 변환되는 신호 전압으로 구성되며,
    상기 화소의 초기 전압 및 상기 비교기의 오프셋 전압이 상기 복수개의 캐패시터들에 저장되는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  7. 제6항에 있어서,
    상기 비교기는 상기 영상 신호가 상기 제1 입력단에 인가될 때, 상기 영상 신호의 초기 전압과 신호 전압을 상기 제2 입력단으로 입력되는 전압과 순차적으로 비교하고 그 결과를 출력하는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  8. 제2항에 있어서, 첫 번째 아날로그 디지털 변환 전의 디지털 아날로그 변환부의 초기화 시에,
    상기 제1 입력단에는 상기 영상 신호의 초기 전압이 입력되고,
    상기 디지털 아날로그 변환부에 구비된 캐패시터들의 타단들은 상기 제1 기준 전압에 연결되며,
    상기 피드백부가 활성화되어 상기 비교기의 출력 신호가 상기 디지털 아날로그 변환부의 출력 전압과 함께 상기 제2 입력단에 인가되는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  9. 제2항에 있어서, 첫 번째 아날로그 디지털 변환 후에,
    상기 디지털 아날로그 변환부에 구비된 캐패시터들은 상기 비교기의 비교 결과에 따라 제1 기준 전압 혹은 제2 기준 전압에 순차적으로 연결되는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  10. 제2항에 있어서, 두 번째 아날로그 디지털 변환 전의 디지털 아날로그 변환부의 초기화 시에,
    상기 제1 입력단에는 영상 신호의 신호 전압이 입력되고,
    상기 디지털 아날로그 변환부에 구비된 캐패시터들의 타단들은 상기 제1 기준 전압에 연결되며,
    상기 피드백부는 비활성화되는 것을 특징으로 하는 아날로그 디지털 변환 장치.
  11. 제2항에 있어서, 두 번째 아날로그 디지털 변환 후에,
    상기 디지털 아날로그 변환부에 구비된 캐패시터들은 상기 비교기의 비교 결과에 따라 제1 기준 전압 혹은 제2 기준 전압에 순차적으로 연결되는 것을 특징으로 하는 아날로그 디지털 변환 장치.
KR1020150122357A 2015-08-31 2015-08-31 영상 신호를 변환하는 아날로그 디지털 변환 장치 KR102263766B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150122357A KR102263766B1 (ko) 2015-08-31 2015-08-31 영상 신호를 변환하는 아날로그 디지털 변환 장치
US14/960,173 US9743029B2 (en) 2015-08-31 2015-12-04 Analog to digital converting device for converting image signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150122357A KR102263766B1 (ko) 2015-08-31 2015-08-31 영상 신호를 변환하는 아날로그 디지털 변환 장치

Publications (2)

Publication Number Publication Date
KR20170025627A true KR20170025627A (ko) 2017-03-08
KR102263766B1 KR102263766B1 (ko) 2021-06-09

Family

ID=58104512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122357A KR102263766B1 (ko) 2015-08-31 2015-08-31 영상 신호를 변환하는 아날로그 디지털 변환 장치

Country Status (2)

Country Link
US (1) US9743029B2 (ko)
KR (1) KR102263766B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443176B2 (en) 2018-05-17 2022-09-13 International Business Machines Corporation Acceleration of convolutional neural networks on analog arrays
US11196949B2 (en) * 2019-10-02 2021-12-07 Omnivision Technologies, Inc. Subrange ADC for image sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110020529A (ko) * 2009-08-24 2011-03-03 삼성전자주식회사 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법
US20120249851A1 (en) * 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638072A (en) * 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
US6198313B1 (en) * 1998-05-20 2001-03-06 Analog Devices Inc Infinite sample-and-hold circuit
US6844840B1 (en) * 2003-10-14 2005-01-18 Cirrus Logic, Inc. Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements
KR101056380B1 (ko) 2009-01-19 2011-08-12 한국과학기술원 Ｓａｒ 아날로그 디지털 변환기
KR101309837B1 (ko) 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
US8884797B2 (en) * 2011-02-25 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods providing active and passive charge sharing in a digital to analog converter
US9450596B2 (en) * 2011-05-09 2016-09-20 Semiconductor Components Industries, Llc Ramp and successive approximation register analog to digital conversion methods, systems and apparatus
JP5978771B2 (ja) * 2012-05-31 2016-08-24 ソニー株式会社 信号処理装置および方法、撮像素子、並びに、撮像装置
KR101973189B1 (ko) 2013-04-01 2019-04-26 에스케이하이닉스 주식회사 아날로그 디지털 변환기, 이미지 센서 및 아날로그 디지털 변환 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110020529A (ko) * 2009-08-24 2011-03-03 삼성전자주식회사 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법
US20120249851A1 (en) * 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc

Also Published As

Publication number Publication date
US20170064236A1 (en) 2017-03-02
KR102263766B1 (ko) 2021-06-09
US9743029B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
US8963760B2 (en) Analog-to-digital converter and solid-state imaging device
EP2104235B1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device.
US6965407B2 (en) Image sensor ADC and CDS per column
US6885331B2 (en) Ramp generation with capacitors
US9548755B2 (en) Analog-to-digital converter with redundancy for image sensor readout
US8692920B2 (en) Solid-state imaging apparatus, A/D converter, and control method thereof
JP4555103B2 (ja) ランプ信号発生回路
US20080191912A1 (en) Digital-to-analog converter, display panel driver having the same, and digital-to-analog converting method
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
TWI789512B (zh) 圖像感測器與圖像讀出方法
JP2005323331A (ja) Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
KR20160080355A (ko) 오차를 보정하는 아날로그 디지털 컨버터
KR101758310B1 (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
JP4157862B2 (ja) アナログ‐デジタル変換器及びその動作方法、撮像装置並びにランプ発生器の動作方法
JP6666043B2 (ja) 撮像装置及び撮像システム
KR102263766B1 (ko) 영상 신호를 변환하는 아날로그 디지털 변환 장치
US9231610B2 (en) SAR analog-to-digital converting apparatus and operating method thereof and CMOS image sensor including the same
KR101471467B1 (ko) 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법
US9905603B1 (en) Successive approximation register analog-to-digital converter, CMOS image sensor including the same and operating method thereof
JP4419681B2 (ja) 固体撮像装置
JP6676983B2 (ja) 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
US11445137B2 (en) Systems and methods for reference settling
WO2021124774A1 (ja) 固体撮像装置および電子機器
US11122230B2 (en) Imaging apparatus and imaging method
KR101979662B1 (ko) 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant