KR101979662B1 - 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 - Google Patents
스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 Download PDFInfo
- Publication number
- KR101979662B1 KR101979662B1 KR1020130082966A KR20130082966A KR101979662B1 KR 101979662 B1 KR101979662 B1 KR 101979662B1 KR 1020130082966 A KR1020130082966 A KR 1020130082966A KR 20130082966 A KR20130082966 A KR 20130082966A KR 101979662 B1 KR101979662 B1 KR 101979662B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- signal
- sampling
- single gain
- unit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 125
- 238000005070 sampling Methods 0.000 claims abstract description 113
- 239000000872 buffer Substances 0.000 claims abstract description 104
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 12
- 230000002596 correlated effect Effects 0.000 claims description 9
- 230000000875 corresponding effect Effects 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 2
- 125000004122 cyclic group Chemical class 0.000 description 30
- 238000010586 diagram Methods 0.000 description 13
- 230000004044 response Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 기술은 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것으로, 컬럼 패러럴 리드아웃 방식에서 기준 전압의 수렴 속도를 향상시켜 기준 전압을 안정적으로 공급할 수 있는 고속의 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다. 이러한 스위치드 커패시터 회로는, 제어부로부터의 제어 신호에 따라 복수 개의 기준 전압 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부; 상기 기준 전압 선택부에서 선택된 기준 전압을 전달하는 하나의 단일 이득 버퍼; 및 픽셀 어레이로부터의 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링부를 포함할 수 있다.
Description
본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 예를 들어 컬럼 패러럴 구조(Column Parallel Architecture)의 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에서 비교기(Comparator)에 기준 전압을 공급하기 위한 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것이다.
컬럼 패러럴 리드아웃(Column Parallel Readout) 방식의 씨모스 이미지 센서(CIS)를 설계하는 데 있어서, 기존에 주로 사용된 단일-기울기 아날로그-디지털 변환 장치(Single-Slope ADC)의 낮은 해상도 및 긴 아날로그-디지털(A/D) 변환 시간을 극복하기 위하여, 오늘날 싸이클릭 아날로그-디지털 변환 장치(ADC), 및 델타-시그마 아날로그-디지털 변환 장치(ADC) 등이 연구되고 있다. 그런데, 싸이클릭 아날로그-디지털 변환 장치(ADC)와 델타-시그마 아날로그-디지털 변환 장치(ADC) 등은 스위치드 커패시터 회로를 사용하기 때문에 기준 전압의 안정적인 공급을 필요로 한다.
그러나 컬럼 패러럴 리드아웃 방식의 경우 많은 수의 아날로그-디지털 변환 장치(ADC)를 동시에 구동하기 위해 기준 전압을 공급하는 신호선의 길이가 길어지게 된다. 그런데, 신호선의 저항은 길이에 비례하여 증가하므로 기준 전압을 공급하는 신호선은 큰 저항을 가지게 된다.
일반적으로 사용되는 컬럼 패러럴 리드아웃 회로의 외부에서 3개의 단일 이득 버퍼(Unit Gain Buffer)를 이용하여 기준 전압을 공급하는 방식의 경우, 큰 신호선 저항으로 인하여 긴 수렴 시간을 가지기 때문에 고속 스위치드 커패시터 회로의 설계에 적용할 수 없는 한계를 가진다.
본 발명의 실시예는 컬럼 패러럴 리드아웃 방식에서 기준 전압의 수렴 속도를 향상시켜 기준 전압을 안정적으로 공급할 수 있는 고속의 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다.
또한, 본 발명의 실시예는 컬럼 패러럴 리드아웃 채널별로 하나의 단일 이득 버퍼를 구비하는 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다.
본 발명의 일 실시예에 따른 스위치드 커패시터 회로는, 제어부로부터의 제어 신호에 따라 복수 개의 기준 전압 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부; 상기 기준 전압 선택부에서 선택된 기준 전압을 전달하는 하나의 단일 이득 버퍼; 및 픽셀 어레이로부터의 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링부를 포함할 수 있다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 제어부로부터의 제어 신호에 따라 복수 개의 기준 전압 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부; 상기 기준 전압 선택부에서 선택된 기준 전압을 전달하는 하나의 단일 이득 버퍼; 픽셀 어레이로부터의 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링부; 상기 샘플링부에서 샘플링된 신호를 전달받아 이전의 샘플링된 신호와 비교하여 비교 결과를 출력하는 비교부; 및 상기 비교부로부터의 비교 결과에 따라 코드를 결정하는 코드 결정부를 포함할 수 있다.
본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 픽셀 신호를 발생하는 픽셀 어레이; 각 칼럼마다 구비되어, 상기 픽셀 어레이에서 발생된 아날로그 픽셀 신호를 디지털 픽셀 신호로 변환하는 복수의 아날로그-디지털 변환 수단; 및 각 칼럼마다 구비되어, 상응하는 상기 아날로그-디지털 변환 수단으로부터 디지털 신호를 입력받아 디지털 상호연관 이중 샘플링을 병렬로 수행하는 복수의 디지털 상호연관 이중 샘플링 수단을 포함할 수 있으며, 각각의 상기 아날로그-디지털 변환 수단은, 하나의 단일 이득 버퍼를 이용하여 기준 전압을 공급받을 수 있다.
본 발명의 실시예에 따르면, 컬럼 패러럴 리드아웃 방식에서 기준 전압을 공급하는 신호선의 큰 저항에 의한 영향을 줄이기 위해, 각 아날로그-디지털 변환 장치(ADC)별로 하나의 단일 이득 버퍼를 구비함으로써, 기존에 3개가 내장되던 단일 이득 버퍼의 수를 하나로 줄일 수 있고, 소비 전력을 감소시킬 수 있으며, 단일 이득 버퍼 간의 오프셋 차이를 제거할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 컬럼 패러럴 리드아웃 방식에서 기준 전압을 공급하는 데 있어서, 각 아날로그-디지털 변환 장치(ADC)별로 하나의 단일 이득 버퍼를 구비함으로써, 기준 전압을 공급하는 신호선의 큰 저항에 의한 영향을 줄여 기준 전압의 수렴 속도를 향상시키고, 기준 전압의 수렴 정도의 차이에 의해 발생하는 아날로그-디지털 변환 장치(ADC) 간 편차를 제거할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 기준 전압의 수렴 속도를 향상시킴으로써, 고속 스위치드 커패시터 회로의 설계에 적용할 수 있고, 그를 이용하여 고속 및 고해상도의 씨모스 이미지 센서(CIS)를 개발할 수 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 컬럼 패러럴 리드아웃 방식의 씨모스 이미지 센서의 블록도이다.
도 2는 일반적인 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼를 이용한 기준 전압 공급 방식을 나타내는 도면이다.
도 3은 각각의 싸이클릭 아날로그-디지털 변환 장치(ADC)마다 각 기준 전압별로 단일 이득 버퍼를 구비(내장)하는 기준 전압 공급 방식을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 컬럼 패러럴 리드아웃 회로에서의 기준 전압 공급 방식을 설명하기 위한 도면이다.
도 5a는 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로의 샘플링 동작을 설명하기 위한 도면이다.
도 5b는 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로의 전하 전달 동작을 설명하기 위한 도면이다.
도 6a는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로 및 아날로그-디지털 변환 장치(ADC)의 구성도이다.
도 6b는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 샘플링 동작을 설명하기 위한 도면이다
도 6c는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 전하 전달 동작을 설명하기 위한 도면이다.
도 6d는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로에서 단일 이득 버퍼에 오프셋이 있을 경우 샘플링 커패시터에 공급되는 기준 전압을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 하나의 단일 이득 버퍼를 구비한 스위치드 커패시터 회로를 이용한 씨모스 이미지 센서의 구성도이다.
도 2는 일반적인 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼를 이용한 기준 전압 공급 방식을 나타내는 도면이다.
도 3은 각각의 싸이클릭 아날로그-디지털 변환 장치(ADC)마다 각 기준 전압별로 단일 이득 버퍼를 구비(내장)하는 기준 전압 공급 방식을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 컬럼 패러럴 리드아웃 회로에서의 기준 전압 공급 방식을 설명하기 위한 도면이다.
도 5a는 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로의 샘플링 동작을 설명하기 위한 도면이다.
도 5b는 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로의 전하 전달 동작을 설명하기 위한 도면이다.
도 6a는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로 및 아날로그-디지털 변환 장치(ADC)의 구성도이다.
도 6b는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 샘플링 동작을 설명하기 위한 도면이다
도 6c는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 전하 전달 동작을 설명하기 위한 도면이다.
도 6d는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로에서 단일 이득 버퍼에 오프셋이 있을 경우 샘플링 커패시터에 공급되는 기준 전압을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 하나의 단일 이득 버퍼를 구비한 스위치드 커패시터 회로를 이용한 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 컬럼 패러럴 리드아웃 방식의 씨모스 이미지 센서의 블록도로서, 픽셀 어레이와, 수직 쉬프트 레지스터 및 수직 드라이버와, 타이밍 생성기 및 드라이버와, 13 비트 칼럼 패러럴 아날로그-디지털 변환 장치와, 리셋용 640X24 래치와, 신호용 640X24 래치와, 수평 쉬프트 레지스터 및 LVDS(Low Voltage Differential Signaling: 저전압 차동 신호) 드라이버와, 바이어스 회로와, LVDS 수신기, 오차 보정부 및 디지털 CDS부를 포함한다. 여기서, 오차 보정부 및 디지털 CDS부를 디지털 연산부라 하기로 한다.
도 1에 도시된 컬럼 패러럴 리드아웃 방식의 씨모스 이미지 센서에 대해서는 『Jong-Ho Park, et al., "A High-Speed Low-Noise CMOS Image Sensor With 13-b Column-Parallel Single-Ended Cyclic ADCs", in proc. IEEE Trans. Electron Devices, vol. 56, no. 11, pp. 2414-2422, Oct. 2009.』에 그 기술이 상세히 개시되어 있으므로, 여기서는 본 발명의 실시예와 관련된 기술에 대해서만 간략하게 살펴보기로 한다.
도 1을 참조하여 그 동작을 살펴보면, 픽셀 어레이로부터 출력되는 리셋 전압 및 신호 전압을 아날로그-디지털 변환 시 싸이클릭 아날로그-디지털 변환 장치의 비교기에서 매 클럭마다 출력되는 복수의 비트를 각각의 래치(리셋용 640X24 래치 및 신호용 640X24 래치)에 저장한다. 이때, 싸이클릭 아날로그-디지털 변환 장치의 비교기는 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼로부터 각 기준 전압을 공급받는다(후술되는 도 2 참조). 그리고 각 래치에 저장된 값들은 LVDS(Low Voltage Differential Signaling) 전송 방식(LVDS 드라이버와 LVDS 수신기)을 통해 디지털 연산부(오차 보정부 및 디지털 CDS부)로 직렬로 전송된다. 그러면, 디지털 연산부는 직렬로 들어오는 디지털 값을 이용해 오차 보정(RB to B conv.: Redundant Binary code to Binary code Conversion) 및 디지털 상호연관 이중 샘플링(Digital CDS)을 수행하여 비교기의 옵셋 오차 및 각 픽셀마다 각각 다른 리셋 전압의 편차가 제거된 최종 출력을 생성한다.
여기서, 도 1에 도시된 컬럼 패러럴 리드아웃 방식의 씨모스 이미지 센서에서는, 기존에 주로 사용된 단일-기울기 아날로그-디지털 변환 장치(Single-Slope ADC)의 낮은 해상도 및 긴 아날로그-디지털(A/D) 변환 시간을 극복하기 위하여, 싸이클릭 아날로그-디지털 변환 장치(ADC)를 사용하고 있다. 그런데, 싸이클릭 아날로그-디지털 변환 장치(ADC)는 스위치드 커패시터 회로를 사용하기 때문에 기준 전압의 안정적인 공급을 필요로 한다.
그러나 도 1에 도시된 바와 같이, 컬럼 패러럴 리드아웃 방식의 씨모스 이미지 센서에서는, 복수 개의 싸이클릭 아날로그-디지털 변환 장치(ADC)를 동시에 구동하기 위해 기준 전압을 공급하는 신호선의 길이가 길어지게 된다. 그런데, 신호선의 저항은 길이에 비례하여 증가하므로 기준 전압을 공급하는 신호선은 큰 저항을 가지게 된다.
도 2는 일반적인 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼를 이용한 기준 전압 공급 방식을 나타내는 도면이다.
도 2에 도시된 바와 같이, 일반적으로 사용되는 컬럼 패러럴 리드아웃 회로의 외부에는 3개의 단일 이득 버퍼(221 내지 223)가 구비되어 있고, 그 중 제 1 단일 이득 버퍼(221)는 제 1 기준 전압인 VREFP를 각각의 싸이클릭 아날로그-디지털 변환 장치(211 내지 214)로 공급하고, 제 2 단일 이득 버퍼(222)는 제 2 기준 전압인 VCM을 각각의 싸이클릭 아날로그-디지털 변환 장치(211 내지 214)로 공급하며, 제 3 단일 이득 버퍼(223)는 제 3 기준 전압인 VREFN를 각각의 싸이클릭 아날로그-디지털 변환 장치(211 내지 214)로 공급한다.
이처럼, 컬럼 패러럴 리드아웃 회로의 외부에 3개의 단일 이득 버퍼(221, 222, 223)가 구비된 경우에, 각 기준 전압을 공급하는 신호선은 그 길이가 길어지게 되고, 그로 인하여 큰 신호선 저항(215 내지 218)을 가지게 된다. 이러한 큰 신호선 저항(215 내지 218)으로 인하여 각 기준 전압은 긴 수렴 시간을 가질 뿐만 아니라 각 단일 이득 버퍼로부터 가까운 거리에 위치하는 싸이클릭 아날로그-디지털 변환 장치(211)와 각 단일 이득 버퍼로부터 먼 거리에 위치하는 싸이클릭 아날로그-디지털 변환 장치(214) 간 기준 전압의 수렴 정도의 차이에 의해 싸이클릭 아날로그-디지털 변환 장치(ADC) 간에 편차가 발생한다. 이로 인하여 고속 스위치드 커패시터 회로를 설계하는 데 한계가 있다. 이러한 도 2의 기준 전압 공급 방식의 문제점을 해결하기 위하여 후술되는 도 3에 도시된 바와 같은 기준 전압 공급 방식을 고려할 수 있다.
도 3은 각각의 싸이클릭 아날로그-디지털 변환 장치(ADC)마다 각 기준 전압별로 단일 이득 버퍼를 구비(내장)하는 기준 전압 공급 방식을 나타내는 도면이다.
도 3에 도시된 바와 같이, 복수 개의 각 싸이클릭 아날로그-디지털 변환 장치(311 내지 314)마다 3개의 기준 전압(VREFP, VCM, VREFN)을 각각 공급하기 위한 3개의 단일 이득 버퍼(315 내지 317)가 구비(내장)되어 있다. 예를 들어, 특정 싸이클릭 아날로그-디지털 변환 장치(314)에 구비된 제 1 단일 이득 버퍼(315)는 제 1 기준 전압인 VREFP를 특정 싸이클릭 아날로그-디지털 변환 장치(314)로 공급하고, 제 2 단일 이득 버퍼(316)는 제 2 기준 전압인 VCM을 특정 싸이클릭 아날로그-디지털 변환 장치(314)로 공급하며, 제 3 단일 이득 버퍼(317)는 제 3 기준 전압인 VREFN를 특정 싸이클릭 아날로그-디지털 변환 장치(314)로 공급한다.
그러나 도 3에 도시된 각각의 싸이클릭 아날로그-디지털 변환 장치(ADC)마다 각 기준 전압별로 단일 이득 버퍼를 구비하는 기준 전압 공급 방식은, 많은 수의 단일 이득 버퍼를 필요로 하기 때문에 전력 소비가 클 뿐만 아니라 각 단일 이득 버퍼 간의 오프셋 차이가 발생한다. 따라서 일반적인 컬럼 패러럴 리드아웃 회로를 설계하는 데 있어서, 고속의 스위치드 커패시터 회로를 설계하기 어려움에도 불구하고 현재까지도 도 2의 기준 전압 공급 방식이 주로 사용되고 있다.
따라서 본 발명의 일 실시예에서는 각 아날로그-디지털 변환 장치(ADC)별로 하나의 단일 이득 버퍼를 구비(내장)하는 기술을 제안한다.
이를 좀 더 구체적으로 살펴보면, 본 발명의 일 실시예에서는 컬럼 패러럴 리드아웃 방식에서 기준 전압을 공급하는 데 있어서, 기존과 같이 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼를 사용하지 않고, 각 아날로그-디지털 변환 장치(ADC)별로 하나의 단일 이득 버퍼를 구비(내장)함으로써, 기준 전압을 공급하는 신호선의 큰 저항에 의한 영향을 줄여 기준 전압의 수렴 속도를 향상시키고, 기준 전압의 수렴 정도의 차이에 의해 발생하는 아날로그-디지털 변환 장치(ADC) 간 편차를 제거할 수 있다. 또한, 각 아날로그-디지털 변환 장치(ADC) 내에서 3개의 기준 전압(VREFP, VCM, VREFN)을 공급하는 데 있어서, 3개의 기준 전압에 대해 3개의 단일 이득 버퍼를 사용하지 않고, 소비 전력을 줄이기 위해 하나의 단일 이득 버퍼만을 사용하여 단일 이득 버퍼 간의 오프셋 차이를 제거할 수 있다. 이때, 각 아날로그-디지털 변환 장치(ADC) 내에 사용된 단일 이득 버퍼의 오프셋 편차는 씨모스 이미지 센서(CIS)의 디지털 상호연관 이중 샘플링(Digital Correlated Double Sampling)을 통해 제거할 수 있다.
도 4는 본 발명의 일 실시예에 따른 컬럼 패러럴 리드아웃 회로에서의 기준 전압 공급 방식을 설명하기 위한 도면이다.
도 4에 도시된 컬럼 패러럴 리드아웃 회로에서는, 일반적인 스위치드 커패시터 회로와 달리, 기준 전압을 복수 개의 각 아날로그-디지털 변환 장치(411 내지 414)마다, 즉 각 컬럼 패러럴 리드아웃 채널마다 존재하는 하나의 단일 이득 버퍼(415)를 거처 스위치를 통해 샘플링 커패시터에 공급한다. 이처럼, 본 발명의 일 실시예에서는 각 컬럼 패러럴 리드아웃 채널마다 존재하는 하나의 단일 이득 버퍼(415)를 이용하여 기준 전압을 공급하기 때문에 컬럼 패러럴 리드아웃 채널의 외부에서 각 컬럼 패러럴 리드아웃 채널에 도달하기까지의 긴 신호선에 의한 큰 저항이 기준 전압의 수렴에 영향을 미치지 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 기준 전압 공급 방식은 기존에 각 컬럼 패러럴 리드아웃 채널별로 3개의 단일 이득 버퍼를 구비(내장)하는 방식과 비교하여 필요한 단일 이득 버퍼의 수를 하나로 감소시킬 수 있을 뿐만 아니라 소비 전력을 줄일 수 있고, 또한 단일 이득 버퍼 간의 오프셋 차이를 제거할 수 있다.
도 5a는 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로의 샘플링 동작을 설명하기 위한 도면이고, 도 5b는 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로의 전하 전달 동작을 설명하기 위한 도면이다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 스위치드 커패시터 회로(500)는, 스위치드 커패시터 회로(500)에 제어 신호를 제공하는 제어부(560)와, 제어부(560)로부터의 제어 신호에 따라 구동되어 샘플링 커패시터(520)의 입출력 신호를 연결(스위칭)하는 입출력 연결 스위치(510)와, 컬럼 패러럴 리드아웃 회로의 외부에 구비된 3개의 단일 이득 버퍼(221, 222, 223)로부터 공급되는 3개의 기준 전압(VREFP, VCM, VREFN) 중 제어부(560)로부터의 제어 신호에 의해 선택된 기준 전압을 샘플링 커패시터(520)로 공급하는 기준 전압 선택 스위치(530)와, 픽셀 어레이로부터의 신호를 샘플링하고, 샘플링된 신호(전하)를 기준 전압 선택 스위치(530)에서 선택된 기준 전압에 따라 비교기(550)로 전달하는 샘플링 커패시터(520)를 포함한다.
여기서, 제어부(560)는 일 예로 스위치드 커패시터 회로(500) 내에 구비된 제어기일 수도 있고, 아날로그-디지털 변환 장치(ADC)에 구비된 제어기일 수도 있으며, 또는 씨모스 이미지 센서의 제어기일 수도 있고, 그 외의 다른 별도의 제어기일 수도 있다.
그리고 입출력 연결 스위치(510)는 제어부(560)로부터의 제어 신호에 따라 구동되어 픽셀 어레이로부터의 신호를 샘플링 커패시터(520)로 전달하거나 차단하는 입력 연결 스위치(511)와, 제어부(560)로부터의 제어 신호에 따라 구동되어 샘플링 커패시터(520)와 비교기(550) 간을 연결시키거나 차단하는 제 1 출력 연결 스위치(512)와, 제어부(560)로부터의 제어 신호에 따라 구동되어 샘플링 커패시터(520)와 접지 간을 연결시키거나 차단하는 제 2 출력 연결 스위치(513)를 포함한다.
그리고 기준 전압 선택 스위치(530)는 컬럼 패러럴 리드아웃 회로의 외부에 구비된 단일 이득 버퍼(221)로부터 공급되는 제 1 기준 전압인 VREFP를 제어부(560)로부터의 제어 신호에 의해 선택하여 샘플링 커패시터(520)로 공급하는 제 1 선택 스위치(531)와, 컬럼 패러럴 리드아웃 회로의 외부에 구비된 단일 이득 버퍼(222)로부터 공급되는 제 2 기준 전압인 VCM을 제어부(560)로부터의 제어 신호에 의해 선택하여 샘플링 커패시터(520)로 공급하는 제 2 선택 스위치(532)와, 컬럼 패러럴 리드아웃 회로의 외부에 구비된 단일 이득 버퍼(223)로부터 공급되는 제 3 기준 전압인 VREFN을 제어부(560)로부터의 제어 신호에 의해 선택하여 샘플링 커패시터(520)로 공급하는 제 3 선택 스위치(533)를 포함한다.
한편, 일반적인 아날로그-디지털 변환 장치는, 입출력 연결 스위치(510)와 기준 전압 선택 스위치(530)와 샘플링 커패시터(520)를 구비하는 스위치드 커패시터 회로(500)와, 샘플링 커패시터(520)에서 샘플링된 신호(전하)를 전달받아 피드백 커패시터(540)에 저장된 이전의 샘플링된 신호(전하)와 비교하여 비교 결과를 출력하고, 샘플링 커패시터(520)로부터 전달받은 샘플링된 신호(전하)를 피드백 커패시터(540)로 전달하는 비교기(550)와, 비교기(550)로부터 전달받은 샘플링된 신호(전하)를 저장하는 피드백 커패시터(540)를 포함한다. 이러한 비교기(550)와 피드백 커패시터(540)의 구성 및 동작은 공지의 기술이므로, 여기서는 더 이상 설명하지 않기로 한다.
다음으로, 도 5a를 참조하여 싸이클릭 아날로그-디지털 변환 장치(ADC)와 델타-시그마 아날로그-디지털 변환 장치(ADC) 등에 사용되는 일반적인 스위치드 커패시터 회로의 샘플링 동작을 살펴보면, 제어부(560)로부터의 제어 신호에 의해 제 1 내지 제 3 선택 스위치(531 내지 533)가 모두 오프되어 기준 전압이 샘플링 커패시터(520)로 공급되지 않고, 제어부(560)로부터의 제어 신호에 따라 제 1 출력 연결 스위치(512)가 오프되어 샘플링 커패시터(520)와 비교기(550) 간의 연결을 차단하며, 제어부(560)로부터의 제어 신호에 따라 제 2 출력 연결 스위치(513)가 온되어 샘플링 커패시터(520)의 출력 단자와 접지 간을 연결시키며, 제어부(560)로부터의 제어 신호에 따라 입력 연결 스위치(511)가 온되어 픽셀 어레이로부터의 신호가 샘플링 커패시터(520)로 전달되어 샘플링 동작이 이루어지게 된다.
도 5b를 참조하여 싸이클릭 아날로그-디지털 변환 장치(ADC)와 델타-시그마 아날로그-디지털 변환 장치(ADC) 등에 사용되는 일반적인 스위치드 커패시터 회로의 전하 전달 동작을 살펴보면, 제어부(560)로부터의 제어 신호에 따라 입력 연결 스위치(511)가 오프되어 픽셀 어레이로부터의 신호를 차단하고, 제어부(560)로부터의 제어 신호에 따라 제 2 출력 연결 스위치(513)가 오프되어 샘플링 커패시터(520)의 출력 단자와 접지 간을 차단하며, 제어부(560)로부터의 제어 신호에 따라 제 1 출력 연결 스위치(512)가 온되어 샘플링 커패시터(520)와 비교기(550) 간을 연결시키고, 제어부(560)로부터의 제어 신호에 의해 제 1 내지 제 3 선택 스위치(531 내지 533) 중 제 3 선택 스위치(533)가 온되어 제 1 기준 전압인 VREFP가 샘플링 커패시터(520)로 공급되며, 그에 따라 샘플링된 신호(전하)가 제 1 출력 연결 스위치(512)를 통해 비교기(550)로 전달된다.
이처럼, 전하 전달 동작 시 샘플링 커패시터(520)의 한쪽 단자가 제 1 내지 제 3 선택 스위치(531 내지 533) 중 어느 하나를 통해 3개의 기준 전압(VREFP, VCM, VREFN) 중 어느 하나와 연결된다. 이때, 샘플링 커패시터(520)를 충전하기 위해 선택된 기준 전압을 통해 순간적으로 많은 전류가 공급되어 기준 전압의 흔들림이 발생한다. 이에 따라, 스위치드 커패시터 회로가 정상적으로 동작하기 위해서는 기 정해진 시간 내에 기준 전압의 수렴이 필요하다. 그러나 도 5a 및 도 5b에 도시된 일반적인 스위치드 커패시터 회로에서는 3개의 기준 전압이 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼로부터 스위치를 통해 샘플링 커패시터(520)로 공급된다. 따라서 기준 전압이 수렴하는 데 있어서 컬럼 패러럴 리드아웃 회로의 외부에 있는 3개의 단일 이득 버퍼로부터 스위치드 커패시터 회로까지의 긴 신호선이 가지는 큰 저항에 의해 영향을 받는다.
도 6a는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로 및 아날로그-디지털 변환 장치(ADC)의 구성도이다.
도 6a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 스위치드 커패시터 회로(600)는, 스위치드 커패시터 회로(600)에 제어 신호를 제공하는 제어부(660)와, 제어부(660)로부터의 제어 신호에 따라 3개의 기준 전압(VREFP, VCM, VREFN) 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부(610)와, 기준 전압 선택부(610)에서 선택된 기준 전압을 전달하는 하나의 단일 이득 버퍼(620)와, 픽셀 어레이로부터의 신호를 샘플링하고, 샘플링된 신호(전하)를 단일 이득 버퍼(620)로부터의 기준 전압에 따라 비교부(640)로 전달하는 샘플링부(630)를 포함한다.
또한, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 기준 전압 선택부(610)와 하나의 단일 이득 버퍼(620)와 샘플링부(630)를 구비하는 스위치드 커패시터 회로(600)와, 샘플링부(630)에서 샘플링된 신호(전하)를 전달받아 이전의 샘플링된 신호(전하)와 비교하여 비교 결과를 출력하는 비교부(640)와, 비교부(640)로부터의 비교 결과에 따라 코드를 결정하여 출력(예 : 두 비트의 디지털 코드 D0, D1)하는 코드 결정부(650)를 포함한다. 이러한 비교부(640)와 코드 결정부(650)의 구성 및 동작은 공지의 기술이므로, 여기서는 더 이상 설명하지 않기로 한다.
여기서, 제어부(660)는 일 예로 스위치드 커패시터 회로(600) 내에 구비된 제어기일 수도 있고, 아날로그-디지털 변환 장치(ADC) 내에 구비된 제어기일 수도 있으며, 또는 씨모스 이미지 센서의 제어기일 수도 있고, 그 외의 다른 별도의 제어기일 수도 있다.
그리고 기준 전압 선택부(610)는 제 1 기준 전압인 VREFP를 제어부(660)로부터의 제어 신호에 따라 선택하여 단일 이득 버퍼(620)로 전달하는 제 1 선택 스위치(611)와, 제 2 기준 전압인 VCM을 제어부(660)로부터의 제어 신호에 따라 선택하여 단일 이득 버퍼(620)로 전달하는 제 2 선택 스위치(612)와, 제 3 기준 전압인 VREFN을 제어부(660)로부터의 제어 신호에 따라 선택하여 단일 이득 버퍼(620)로 전달하는 제 3 선택 스위치(613)를 포함한다. 이처럼, 기준 전압 선택부(610)는 복수 개의 기준 전압의 갯수만큼의 스위치 열(611 내지 613)을 포함한다.
그리고 샘플링부(630)는 픽셀 어레이로부터 입력되는 신호를 샘플링하고, 샘플링된 신호(전하)를 단일 이득 버퍼(620)로부터의 기준 전압에 따라 비교부(640)로 전달하는 샘플링 커패시터(631)와, 제어부(660)로부터의 제어 신호에 따라 구동되어 샘플링 커패시터(631)의 입출력 신호를 연결(스위칭)하는 입출력 연결 스위치(입출력 스위칭부, 632 내지 635)를 포함한다.
그리고 입출력 연결 스위치(입출력 스위칭부, 632 내지 635)는 제어부(660)로부터의 제어 신호에 따라 구동되어 픽셀 어레이로부터의 입력 신호를 샘플링 커패시터(631)로 전달하거나 차단하는 제 1 입력 연결 스위치(632)와, 제어부(660)로부터의 제어 신호에 따라 구동되어 단일 이득 버퍼(620)로부터의 기준 전압을 샘플링 커패시터(631)로 전달하거나 차단하는 제 2 입력 연결 스위치(633)와, 제어부(660)로부터의 제어 신호에 따라 구동되어 샘플링 커패시터(631)와 비교기(641) 간을 연결시키거나 차단하는 제 1 출력 연결 스위치(634)와, 제어부(660)로부터의 제어 신호에 따라 구동되어 샘플링 커패시터(631)와 단일 이득 버퍼(620)의 접지 간을 연결시키거나 차단하는 제 2 출력 연결 스위치(635)를 포함한다.
그리고 비교부(640)는 샘플링 커패시터(631)에서 샘플링된 신호(전하)를 전달받아 피드백 커패시터(642)에 저장된 이전의 샘플링된 신호(전하)와 비교하여 비교 결과를 코드 결정부(650)로 출력하고, 샘플링 커패시터(631)로부터 전달받은 샘플링된 신호(전하)를 피드백 커패시터(642)로 전달하는 비교기(641)와, 비교기(641)로부터 전달받은 샘플링된 신호(전하)를 저장하는 피드백 커패시터(642)를 포함한다.
도 6b는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 샘플링 동작을 설명하기 위한 도면이고, 도 6c는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 전하 전달 동작을 설명하기 위한 도면이다.
도 6b를 참조하여 싸이클릭 아날로그-디지털 변환 장치(ADC)와 델타-시그마 아날로그-디지털 변환 장치(ADC) 등에 사용되는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 샘플링 동작을 살펴보면, 제어부(660)로부터의 제어 신호에 따라 제 1 및 제 3 선택 스위치(611, 613)가 오프되고 제 2 선택 스위치(612)가 온되어 제 2 기준 전압(VCM, 접지 전압)이 단일 이득 버퍼(620)로 공급되고, 제어부(660)로부터의 제어 신호에 따라 제 2 입력 연결 스위치(633)가 오프되어 단일 이득 버퍼(620)로부터의 기준 전압이 샘플링 커패시터(631)로 공급되지 않도록 차단하며, 제어부(660)로부터의 제어 신호에 따라 제 1 출력 연결 스위치(634)가 오프되어 샘플링 커패시터(631)와 비교기(641) 간의 연결을 차단하고, 제어부(660)로부터의 제어 신호에 따라 제 2 출력 연결 스위치(635)가 온되어 샘플링 커패시터(631)의 출력 단자와 단일 이득 버퍼(620)의 접지 전압 간을 연결시키며, 제어부(660)로부터의 제어 신호에 따라 제 1 입력 연결 스위치(632)가 온되어 픽셀 어레이로부터의 신호가 샘플링 커패시터(631)로 전달되어 샘플링 동작이 이루어지게 된다.
도 6c를 참조하여 싸이클릭 아날로그-디지털 변환 장치(ADC)와 델타-시그마 아날로그-디지털 변환 장치(ADC) 등에 사용되는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로의 전하 전달 동작을 살펴보면, 제어부(660)로부터의 제어 신호에 따라 제 1 입력 연결 스위치(632)가 오프되어 픽셀 어레이로부터의 신호를 차단하고, 제어부(660)로부터의 제어 신호에 따라 예를 들어 제 1 선택 스위치(611)가 온되고 제 2 및 제 3 선택 스위치(612, 613)가 오프되어 제 1 기준 전압(VREFP)이 단일 이득 버퍼(620)로 공급되며, 제어부(660)로부터의 제어 신호에 따라 제 2 출력 연결 스위치(635)가 오프되어 샘플링 커패시터(631)의 출력 단자와 단일 이득 버퍼(620) 간의 연결을 차단하고, 제어부(660)로부터의 제어 신호에 따라 제 1 출력 연결 스위치(634)가 온되어 샘플링 커패시터(631)와 비교기(641) 간을 연결시키며, 제어부(660)로부터의 제어 신호에 따라 제 2 입력 연결 스위치(633)가 온되어 단일 이득 버퍼(620)의 제 1 기준 전압(VREFP)이 샘플링 커패시터(631)로 공급되고, 그에 따라 샘플링된 신호(전하)가 제 1 출력 연결 스위치(634)를 통해 비교기(641)로 전달된다.
이처럼, 본 발명의 일 실시예에 따른 스위치드 커패시터 회로에서는, 일반적인 스위치드 커패시터 회로와 달리, 기준 전압을 각 컬럼 패러럴 리드아웃 채널마다 존재하는 하나의 단일 이득 버퍼(620)를 거처 제 2 입력 연결 스위치(633)를 통해 샘플링 커패시터(631)에 공급한다. 즉, 각 컬럼 패러럴 리드아웃 채널 내에 존재하는 하나의 단일 이득 버퍼(620)가 샘플링 커패시터(631)를 충전하는 데 필요한 전류를 공급하기 때문에, 컬럼 패러럴 리드아웃 채널의 외부에서 각 컬럼 패러럴 리드아웃 채널에 도달하기까지의 긴 신호선으로 인한 큰 저항이 기준 전압의 수렴에 영향을 미치지 것을 방지할 수 있다. 또한, 3종류의 기준 전압(VREFP, VCM, VREFN)을 공급하는 데 있어서 각 기준 전압 종류별로 단일 이득 버퍼를 사용하지 않고, 선택된 기준 전압이 단일 이득 버퍼(620)에 입력되도록 함으로써 하나의 단일 이득 버퍼(620)를 사용하여 구현할 수 있다.
도 6d는 본 발명의 일 실시예에 따른 스위치드 커패시터 회로에서 단일 이득 버퍼에 오프셋이 있을 경우 샘플링 커패시터에 공급되는 기준 전압을 나타내는 도면이다.
도 6d에 도시된 바와 같이, 샘플링 커패시터(631)에 공급되는 기준 전압은 선택된 기준 전압에서 단일 이득 버퍼(620)의 오프셋(VOFFSET)만큼 변화한다. 이때, 3개의 기준 전압(VREFP, VCM, VREFN)은 하나의 동일한 단일 이득 버퍼(620)를 통해 샘플링 커패시터(631)에 공급되므로 그 변화량(VOFFSET)은 동일하다.
따라서 본 발명의 일 실시예에 따른 스위치드 커패시터 회로를 사용한 싸이클릭 아날로그-디지털 변환 장치(ADC)와 델타-시그마 아날로그-디지털 변환 장치(ADC) 등의 경우 단일 이득 버퍼(620)의 오프셋은 아날로그-디지털 변환 장치 출력의 오프셋으로 나타난다. 이때, 컬럼 패러럴 리드아웃 회로에서 각 컬럼 패러럴 리드아웃 채널에 따라 단일 이득 버퍼(620)의 오프셋 크기가 달리 나타나기 때문에 아날로그-디지털 변환 장치 출력의 오프셋의 발생 정도가 다르다. 그러나 이러한 아날로그-디지털 변환 장치 출력의 오프셋은 씨모스 이미지 센서(CIS)가 디지털 상호연관 이중 샘플링(Digital Correlated Double Sampling) 동작을 통해 제거 가능하기 때문에 컬럼 패러럴 리드아웃 회로의 균일성에 영향을 미치지 않는다.
도 7은 본 발명의 일 실시예에 따른 하나의 단일 이득 버퍼를 구비한 스위치드 커패시터 회로를 이용한 씨모스 이미지 센서의 구성도이다.
도 7을 참조하여 살펴보면, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는 로우 드라이버(710), 픽셀 어레이(720), 복수의 아날로그-디지털 변환 장치(730) 및 복수의 디지털 상호연관 이중 샘플링 장치(740)를 포함한다.
여기서, 로우 드라이버(710)는 픽셀 어레이(720) 내에 구비된 픽셀들 중 로우 디코더(도면에 도시되지 않음)에 의해 선택된 픽셀들을 구동한다.
그리고 픽셀 어레이(720)는 광소자를 이용하여 빛을 감지하고, 감지된 빛에 대응되는 픽셀 신호를 발생한다. 이때, 픽셀 어레이(720) 내에 구비된 픽셀들 중 로우 디코더에 의해 선택된 픽셀이 픽셀 신호를 출력한다. 이렇게 출력되는 픽셀 신호는 전기적 신호인 아날로그 픽셀 신호로서, 리셋 전압과 신호 전압을 포함한다.
그리고 아날로그-디지털 변환 장치(730, 예를 들어, 싸이클릭 아날로그-디지털 변환 장치)는 각 칼럼마다 구비되어 픽셀 어레이(720)에서 발생된 아날로그 픽셀 신호를 입력받고, 입력받은 아날로그 픽셀 신호를 디지털 픽셀 신호로 변환한다. 이때, 아날로그-디지털 변환 장치(730)는 각 칼럼(열)마다 모든 로우(행)에 대하여 동시에 아날로그 디지털 변환을 수행(병렬 처리)하므로 각 칼럼마다 하나씩 존재한다. 즉, 컬럼 수만큼의 복수 개의 아날로그-디지털 변환 장치(730)가 존재하게 된다. 이때, 각 아날로그-디지털 변환 장치(730)마다 도 6a에서 전술한 본 발명의 일 실시예에 따른 스위치드 커패시터 회로가 구비된다.
그리고 디지털 상호연관 이중 샘플링 장치(740)도 각 칼럼마다 구비되어 상응하는 아날로그-디지털 변환 장치(730)에서 출력되는 디지털 신호를 병렬로 처리함으로써 종래의 기술에 비해 저속으로 동작이 가능하다. 즉, 디지털 상호연관 이중 샘플링 장치(740)는 상응하는 아날로그-디지털 변환 장치(730)로부터 디지털 신호를 입력받아, 디지털 상호연관 이중 샘플링을 병렬로 수행하여 단일 이득 버퍼(620)로 인한 오프셋을 제거하고 각 픽셀마다 각각 다른 리셋 전압의 편차를 제거한다. 결국, 디지털 상호연관 이중 샘플링 장치(740)도 컬럼 수만큼의 복수 개가 존재하게 된다.
전술한 바와 같이, 고속 및 고해상도의 씨모스 이미지 센서(CIS)를 설계하는 데 있어서 스위치드 커패시터 회로를 기반으로 하는 컬럼 패러럴 리드아웃 방식의 싸이클릭 아날로그-디지털 변환 장치(ADC) 및 델타-시그마 아날로그-디지털 변환 장치(ADC) 등을 사용할 경우 기존의 방식으로는 긴 신호선의 큰 저항으로 인해 아날로그-디지털 변환 장치(ADC)의 구동에 필요한 기준 전압을 안정적으로 공급하기 어렵다. 따라서 본 발명의 일 실시예에서는 하나의 단일 이득 버퍼를 각 컬럼 패러럴 리드아웃 채널마다 구비(내장)함으로써 기준 전압을 안정적으로 공급할 수 있기 때문에 이를 통해 향후 12-비트(bit) 이상의 아날로그-디지털 변환 장치(ADC)를 내장한 고속 및 고해상도의 씨모스 이미지 센서(CIS)를 개발할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
600 : 스위치드 커패시터 회로 610 : 기준 전압 선택부
620 : 하나의 단일 이득 버퍼 630 : 샘플링부
640 : 비교부 650 : 코드 결정부
660 : 제어부
620 : 하나의 단일 이득 버퍼 630 : 샘플링부
640 : 비교부 650 : 코드 결정부
660 : 제어부
Claims (16)
- 스위치드 커패시터 회로에 있어서,
제어부로부터의 제어 신호에 따라 복수 개의 기준 전압 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부;
상기 기준 전압 선택부에서 선택된 기준 전압을 전달하는 하나의 단일 이득 버퍼; 및
픽셀 어레이로부터의 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링부
를 포함하고,
상기 샘플링부는,
상기 픽셀 어레이로부터 입력되는 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링 커패시터; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터의 입출력 신호를 스위칭하는 입출력 스위칭부를 포함하며,
상기 입출력 스위칭부는,
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 픽셀 어레이로부터의 신호를 상기 샘플링 커패시터로 전달하거나 차단하는 제 1 입력 연결 스위치;
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 단일 이득 버퍼로부터의 기준 전압을 상기 샘플링 커패시터로 전달하거나 차단하는 제 2 입력 연결 스위치;
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터와 비교기 간을 연결시키거나 차단하는 제 1 출력 연결 스위치; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터와 상기 단일 이득 버퍼 간을 연결시키거나 차단하는 제 2 출력 연결 스위치
를 포함하는 스위치드 커패시터 회로.
- 제 1 항에 있어서,
상기 기준 전압 선택부는,
상기 복수 개의 기준 전압의 갯수만큼의 스위치 열을 포함하는, 스위치드 커패시터 회로.
- 제 1 항에 있어서,
상기 기준 전압 선택부는,
제 1 기준 전압을 상기 제어부로부터의 제어 신호에 따라 선택하여 상기 단일 이득 버퍼로 전달하는 제 1 선택 스위치;
제 2 기준 전압을 상기 제어부로부터의 제어 신호에 따라 선택하여 상기 단일 이득 버퍼로 전달하는 제 2 선택 스위치; 및
제 3 기준 전압을 상기 제어부로부터의 제어 신호에 따라 선택하여 상기 단일 이득 버퍼로 전달하는 제 3 선택 스위치
를 포함하는 스위치드 커패시터 회로.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 제어부는,
아날로그-디지털 변환 장치의 내부 또는 외부에 구비되어, 상기 스위치드 커패시터 회로에 제어 신호를 제공하는 제어기인, 스위치드 커패시터 회로.
- 제 1 항에 있어서,
상기 스위치드 커패시터 회로가 샘플링 동작을 하는 경우, 상기 단일 이득 버퍼는 상기 제어부로부터의 제어 신호에 따라 선택된 제 2 기준 전압을 공급하는, 스위치드 커패시터 회로.
- 제 1 항에 있어서,
상기 스위치드 커패시터 회로가 전하 전달 동작을 하는 경우, 상기 단일 이득 버퍼는 제 1 내지 제 3 기준 전압 중 상기 제어부로부터의 제어 신호에 따라 선택된 어느 하나의 기준 전압을 공급하는, 스위치드 커패시터 회로.
- 아날로그-디지털 변환 장치에 있어서,
제어부로부터의 제어 신호에 따라 복수 개의 기준 전압 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부;
상기 기준 전압 선택부에서 선택된 기준 전압을 전달하는 하나의 단일 이득 버퍼;
픽셀 어레이로부터의 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링부;
상기 샘플링부에서 샘플링된 신호를 전달받아 이전의 샘플링된 신호와 비교하여 비교 결과를 출력하는 비교부; 및
상기 비교부로부터의 비교 결과에 따라 코드를 결정하는 코드 결정부
를 포함하고,
상기 샘플링부는,
상기 픽셀 어레이로부터 입력되는 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링 커패시터; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터의 입출력 신호를 스위칭하는 입출력 스위칭부를 포함하며,
상기 입출력 스위칭부는,
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 픽셀 어레이로부터의 신호를 상기 샘플링 커패시터로 전달하거나 차단하는 제 1 입력 연결 스위치;
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 단일 이득 버퍼로부터의 기준 전압을 상기 샘플링 커패시터로 전달하거나 차단하는 제 2 입력 연결 스위치;
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터와 비교기 간을 연결시키거나 차단하는 제 1 출력 연결 스위치; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터와 상기 단일 이득 버퍼 간을 연결시키거나 차단하는 제 2 출력 연결 스위치
를 포함하는 아날로그-디지털 변환 장치.
- 제 9 항에 있어서,
상기 기준 전압 선택부, 상기 단일 이득 버퍼, 상기 샘플링부, 상기 비교부, 및 상기 코드 결정부가 각 컬럼 패러럴 리드아웃 채널마다 구비된, 아날로그-디지털 변환 장치.
- 제 9 항에 있어서,
상기 기준 전압 선택부는,
상기 복수 개의 기준 전압의 갯수만큼의 스위치 열을 포함하는, 아날로그-디지털 변환 장치.
- 제 9 항에 있어서,
상기 샘플링부는,
상기 픽셀 어레이로부터 입력되는 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링 커패시터; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터의 입출력 신호를 스위칭하는 입출력 스위칭부
를 포함하는 아날로그-디지털 변환 장치.
- 씨모스 이미지 센서에 있어서,
픽셀 신호를 발생하는 픽셀 어레이;
각 칼럼마다 구비되어, 상기 픽셀 어레이에서 발생된 아날로그 픽셀 신호를 디지털 픽셀 신호로 변환하는 복수의 아날로그-디지털 변환 수단; 및
각 칼럼마다 구비되어, 상응하는 상기 아날로그-디지털 변환 수단으로부터 디지털 신호를 입력받아 디지털 상호연관 이중 샘플링을 병렬로 수행하는 복수의 디지털 상호연관 이중 샘플링 수단을 포함하되,
각각의 상기 아날로그-디지털 변환 수단은, 하나의 단일 이득 버퍼를 이용하여 기준 전압을 공급받고,
상기 각각의 아날로그-디지털 변환 수단은,
제어부로부터의 제어 신호에 따라 복수 개의 기준 전압 중 어느 하나의 기준 전압을 선택하는 기준 전압 선택부;
상기 기준 전압 선택부에서 선택된 기준 전압을 전달하는 상기 하나의 단일 이득 버퍼;
상기 픽셀 어레이로부터의 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링부;
상기 샘플링부에서 샘플링된 신호를 전달받아 이전의 샘플링된 신호와 비교하여 비교 결과를 출력하는 비교부; 및
상기 비교부로부터의 비교 결과에 따라 코드를 결정하는 코드 결정부를 포함하며,
상기 샘플링부는,
상기 픽셀 어레이로부터 입력되는 신호를 샘플링하고, 상기 샘플링된 신호를 상기 단일 이득 버퍼로부터의 기준 전압에 따라 전달하는 샘플링 커패시터; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터의 입출력 신호를 스위칭하는 입출력 스위칭부를 포함하고,
상기 입출력 스위칭부는,
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 픽셀 어레이로부터의 신호를 상기 샘플링 커패시터로 전달하거나 차단하는 제 1 입력 연결 스위치;
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 단일 이득 버퍼로부터의 기준 전압을 상기 샘플링 커패시터로 전달하거나 차단하는 제 2 입력 연결 스위치;
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터와 비교기 간을 연결시키거나 차단하는 제 1 출력 연결 스위치; 및
상기 제어부로부터의 제어 신호에 따라 구동되어 상기 샘플링 커패시터와 상기 단일 이득 버퍼 간을 연결시키거나 차단하는 제 2 출력 연결 스위치
를 포함하는, 씨모스 이미지 센서.
- 삭제
- 제 13 항에 있어서,
상기 기준 전압 선택부는,
상기 복수 개의 기준 전압의 갯수만큼의 스위치 열을 포함하는, 씨모스 이미지 센서.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130082966A KR101979662B1 (ko) | 2013-07-15 | 2013-07-15 | 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130082966A KR101979662B1 (ko) | 2013-07-15 | 2013-07-15 | 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150009111A KR20150009111A (ko) | 2015-01-26 |
| KR101979662B1 true KR101979662B1 (ko) | 2019-05-17 |
Family
ID=52572423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130082966A KR101979662B1 (ko) | 2013-07-15 | 2013-07-15 | 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101979662B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040985A (ja) * | 2009-08-11 | 2011-02-24 | Tadayoshi Yamamoto | Ａｄ変換器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390486B2 (en) * | 2011-05-31 | 2013-03-05 | SK Hynix Inc. | Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors |
-
2013
- 2013-07-15 KR KR1020130082966A patent/KR101979662B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040985A (ja) * | 2009-08-11 | 2011-02-24 | Tadayoshi Yamamoto | Ａｄ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150009111A (ko) | 2015-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9942505B2 (en) | Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes | |
| US7230558B2 (en) | Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode | |
| US8269872B2 (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system | |
| JP5332041B2 (ja) | 固体撮像装置 | |
| US9635301B2 (en) | Solid-state imaging device having parallel and serial transmission modes, image data transmission method, and camera system | |
| US9041580B2 (en) | Solid-state imaging apparatus and semiconductor device | |
| WO2011021320A1 (ja) | 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法 | |
| CN109698918B (zh) | 单斜率比较装置及包括其的模数转换装置和cmos图像传感器 | |
| JP2002232291A (ja) | アナログ−デジタル変換器及びこれを用いたイメージセンサ | |
| KR20180134038A (ko) | 이미지 센서의 램프 신호 생성기 및 이미지 센서 | |
| KR20190020408A (ko) | 고 선형성의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서 | |
| US10498992B2 (en) | Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same | |
| KR101680080B1 (ko) | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc | |
| KR101358744B1 (ko) | 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서 | |
| Park et al. | A 0.1 e-vertical FPN 4.7 e-read noise 71dB DR CMOS image sensor with 13b column-parallel single-ended cyclic ADCs | |
| KR101979662B1 (ko) | 스위치드 커패시터 회로 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
| KR20170089208A (ko) | 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서 | |
| KR102263766B1 (ko) | 영상 신호를 변환하는 아날로그 디지털 변환 장치 | |
| US11611336B2 (en) | Comparator for low-banding noise and CMOS image sensor including the same | |
| JP2005333316A (ja) | 固体撮像装置 | |
| US11233522B2 (en) | High-speed successive approximation analog-to-digital converter with improved mismatch tolerance | |
| CN102137236B (zh) | 图像感测系统及其相关放大/数字化电路 | |
| CN114979526A (zh) | 图像传感器读出电路 | |
| JP2020014224A (ja) | 撮像素子及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |