CN114979526A - 图像传感器读出电路 - Google Patents

Abstract

本发明提供了一种图像传感器读出电路，包括基准电压输入单元，用于输入斜波信号和不同的基准电压；比较单元，其中一个输入端输入像素数据，另外一个输入端与基准电压输入单元电连接以输入斜波信号和基准电压，并根据两个输入端的信号比较输出高位读出数据；计数单元，与比较单元的输出端电连接以输出低位读出数据；控制逻辑单元，控制逻辑单元的输入端与比较单元的输出端电连接以获取高位读出数据并输出，控制逻辑单元的输出端与基准电压输入单元电连接，以控制基准电压输入单元输入不同的信号。本发明大幅度缩减了读出所需时间，有利于提高数据输出帧率，缩短数据读出周期。

Description

图像传感器读出电路

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种图像传感器读出电路。

背景技术

CMOS图像传感器(Image Sensor，CIS)已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。主流CIS读出电路结构是以列级单斜模数转换器(SS-ADC)为主的读出电路，以保证CIS在合理的功耗下具有足够的转换精度和速度。而该结构最主要的缺点是转换所需计数周期较长，其计数周期随ADC分辨率呈指数增长。例如一个12位的SS-ADC，需要4095个计数周期。在CIS的分辨率和帧率较高的应用中，基于传统SS-ADC的读出电路结构已无法满足此类要求。

因此，有必要提供一种新型的图像传感器读出电路以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种图像传感器读出电路，大幅度缩减了读出所需时间，有利于提高数据输出帧率，缩短数据读出周期。

为实现上述目的，本发明的所述一种图像传感器读出电路，包括：

基准电压输入单元，用于输入斜波信号和不同的基准电压；

比较单元，其中一个输入端以输入像素数据，另外一个输入端与所述基准电压输入单元电连接以输入所述斜波信号和所述基准电压，并根据两个输入端的信号比较输出高位读出数据；

计数单元，与所述比较单元的输出端电连接以输出低位读出数据；

控制逻辑单元，所述控制逻辑单元的输入端与所述比较单元的输出端电连接以获取所述高位读出数据并输出，所述控制逻辑单元的输出端与所述基准电压输入单元电连接，以控制所述基准电压输入单元输入不同的信号。

本发明所述图像传感器读出电路的有益效果在于：在采集到像素数据之后，通过控制逻辑单元控制基准电压输入单元输入斜波信号和不同的基准电压，以便于比较单元基于斜波信号和基准电压对像素数据进行逐次逼近的高位转换以输出高位读出数据，而计数单元则对其余的低位数据进行列级单斜转换以输出低位读出数据，针对像素数据中的高位数据和低位数据分别采用不同的转换方式读出，同传统列单斜ADC相比，能有效缩短像素数据读出时间，有利于提高帧率，也有利于提高CIS的数据输出帧率。

可选的，所述比较单元包括第一电容、第二电容和比较器，所述第一电容的一端与所述像素数据的输入端连接，所述第一电容的另一端与所述比较器的第一输入端连接，所述第二电容的一端与所述基准电压输入单元的输出端连接，所述第二电容的另一端与所述比较器的第二输入端连接，所述比较器的输出端分别与所述计数单元和所述控制逻辑单元连接。

可选的，所述比较单元还包括第一复位开关和第二复位开关，所述第一复位开关一端与所述第一输入端连接，另一端与所述比较器的一个复位端连接；所述第二复位开关一端与所述第二输入端连接，另一端与所述比较器的另一个所述复位端连接。

可选的，所述基准电压输入单元包括基准电压生成电路和组合开关，所述基准电压生成电路一端输入基准电流，另一端接地，所述控制逻辑模块与所述组合开关连接以控制所述组合开关的状态，且所述基准电压生成电路包括若干个电阻，相邻的所述电阻之间均连接有电压节点，所述组合开关包括若干个开关，每一个所述电压节点通过所述开关与所述第二电容连接，以输入不同的基准电压。

可选的，所述开关的数量与所述电压节点的数量相同。

可选的，所述基准电压生成电路包括依次连接的第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻，所述电压节点包括第一节点、第二节点、第三节点、第四节点和第五节点，所述第一电阻一端输入所述基准电流，另一端与所述第五节点和所述第二电阻另一端连接，所述第二电阻另一端与所述第四节点和所述第三电阻一端连接，所述第三电阻另一端与所述第三节点和所述第四电阻一端连接，所述第四电阻另一端与所述第二节点和所述第五电阻一端连接，所述第五电阻另一端与所述第一节点和所述第六电阻一端连接，所述第六电阻另一端接地。

可选的，所述第二电阻、所述第三电阻、所述第四电阻、所述第五电阻和所述第六电阻的大小均相同。

可选的，所述开关的数量为六个，分别为斜坡开关、第一开关、第二开关、第三开关、第四开关和第五开关，所述斜波开关一端与所述第二电容连接，另一端与斜波发生器连接以输入所述斜波信号，所述第一节点通过所述第一开关与所述第二电容连接，所述第二节点通过所述第二开关与所述第二电容连接，所述第三节点通过所述第三开关与所述第二电容连接，所述第四节点通过所述第四开关与所述第二电容连接，所述第五节点通过所述第五开关与所述第二电容连接。

可选的，所述基准电压生成电路还包括若干个依次串联连接在所述第六电阻另一端的第七电阻，最末端的所述第七电阻一端接地，每一个所述第七电阻用于提供不同的基准电压。

可选的，所述图像传感器读出电路还包括行选译码驱动单元、斜波发生器和时序控制单元，所述斜波发生器的输出端与所述第二电容连接以输入所述斜波信号，所述时序控制单元的输出端与所述斜波发生器的输入端连接，且所述时序控制单元与所述行选译码驱动单元的输入端连接，所述行选译码驱动单元的输出端与所述像素单元连接。

附图说明

图1为现有技术中的读出电路的的电路图；

图2为现有技术中的读出电路的时序图；

图3为本发明实施例所述图像传感器读出电路的电路图；

图4为本发明实施例所述图像传感器读出电路中基准电压生成电路的电路图；

图5为本发明实施例所述图像传感器读出电路的时序图；

图6为本发明实施例所述像素单元中像素电路的电路图；

图7为本发明实施例的图6中所述像素电路的时序图；

图8为本发明实施例所述图像传感器读出电路的整体电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

在现有技术中，现有的读出电路一般包括像素阵列101、比较器102、计数器103、斜波发生器104、时序控制105、行选译码驱动106和输出信号处理107，像素阵列101由若干个阵列排布的像素电路P组成，比较器102和计数器103组成模数转换器ADC。像素阵列101按逐行的方式读出，具体顺序为ROW(0)、ROW(1)、……、ROW(k-1)、ROW(k)，像素阵列101的每一列有一个输出总线，分别为PIX_OUT(0)、PIX_OUT(1)、…PIX_OUT(n-1)、PIX_OUT(n)。PIX_OUT输出接到ADC。比较器102将像素输出与斜波信号RAMP进行比较，比较结果决定了计数器103计数值的大小。ADC将上述VRST、VSIG电位分别进行判断，并将VRST-VSIG差值转换为数字量输出到系统。

具体的，结合时序图进行说明，参考图2，图2为图1所示读出电路对应的工作时序，也即是图2所述时序的Read读出阶段。进入Read阶段之后，选择信号SEL信号拉“高”，接收信号RX为“高”时对像素单元进行复位。之后接收信号RX、复位信号RST_CM由“高”变“低”，EN_CM为比较器使能控制信号，EN_CM也为“高”使所有的ADC中的比较器102进入工作状态。ADC工作过程由比较和计数两个过程组成，首先斜波信号RAMP开始下降时计数器CNT开始计数，直到比较器103信号发生“低”到“高”翻转时，CNT停止计数并存储当前计数值。要完成像素信号的模数转换，ADC需要进行两次上述操作，斜波信号RAMP作为ADC基准会产生两次，第一次斜波阶段(也即图2的“VR”阶段)ADC将判断并存储复位电位VRST，计数器CNT将在t1时间内计数并存储该t1时间段对应的计数值CN1；第二次斜波阶段(也即图2的“VS”阶段)ADC将判断并存储复位电位VSIG，计数器CNT将在t2时间内计数并存储该t2时间段对应的计数值CN2。最终计数器CNT将输出计数差值ΔCN＝CN2-CN1，对应VSIG-VRST的差值量。

针对现有技术存在的问题，本发明的实施例提供了一种图像传感器读出电路，参考图3，包括：

基准电压输入单元32，用于输入斜波信号和不同的基准电压；

比较单元33，其中一个输入端输入像素数据，另外一个输入端与所述基准电压输入单元32电连接以输入所述斜波信号和所述基准电压，并根据两个输入端的信号比较输出高位读出数据；

计数单元34，与所述比较单元33的输出端电连接以输出低位读出数据；

控制逻辑单元35，所述控制逻辑单元35的输入端与所述比较单元34的输出端电连接以获取所述高位读出数据并输出，所述控制逻辑单元35的输出端与所述基准电压输入单元32电连接，以控制所述基准电压输入单元32输入不同的信号。

在本方案中，在采集到像素数据之后，通过控制逻辑单元35控制基准电压输入单元32输入斜波信号和不同的基准电压，以便于比较单元33基于斜波信号和基准电压对像素数据进行逐次逼近的高位转换以输出高位读出数据，而计数单元34则对其余的低位数据进行列级单斜转换以输出低位读出数据，针对像素数据中的高位数据和低位数据分别采用不同的转换方式读出，同传统列单斜ADC相比，能有效缩短像素数据读出时间，有利于提高帧率，也有利于提高CIS的数据输出帧率。

在一些实施例中，所述比较单元33包括第一电容331、第二电容332和比较器333，所述第一电容331的一端与所述像素数据的输入端连接，所述第一电容331的另一端与所述比较器333的第一输入端连接，所述第二电容332的一端与所述基准电压输入单元32的输出端连接，所述第二电容332的另一端与所述比较器333的第二输入端连接，所述比较器333的输出端分别与所述计数单元34和所述控制逻辑单元35连接。

在一些实施例中，所述比较单元33还包括第一复位开关334和第二复位开关335，所述第一复位开关334一端与所述第一输入端连接，另一端与所述比较器333的一个复位端连接；所述第二复位开关335一端与所述第二输入端连接，另一端与所述比较器333的另一个所述复位端连接。通过增加第一复位开关334和第二复位开关335，便于在读出过程中对比较器333进行复位。

在一些实施例中，所述基准电压输入单元32包括基准电压生成电路321和组合开关322，所述基准电压生成电路321一端输入基准电流IREF，另一端接地，所述控制逻辑模块35与所述组合开关322连接以控制所述组合开关322的状态，且所述基准电压生成电路321包括若干个电阻，相邻的所述电阻之间均连接有电压节点，所述组合开关321包括若干个开关，每一个所述电压节点通过所述开关与所述第二电容332连接，以输入不同的基准电压。

通过输入基准电流IREF至基准电压生成电路321之中，通过基准电压生成电路321上的电压节点输出不同的基准电压，通过控制逻辑模块35输出开关控制信号对组合开关322进行控制，以便于对整个基准电压生成电路321输出的基准电压进行控制，以便于输出不同的基准电压至比较器333之中。

在一些实施例中，所述开关的数量与所述电压节点的数量相同，以便于通过开关控制每一个电压节点输出的基准电压。

在一些实施例中，所述基准电压生成电路321中电阻的数量为六个，所述电压节点的数量为五个，所述组合开关322中开关的数量为六个。

示例性的，参考图4，所述基准电压生成电路321包括依次连接的第一电阻3211、第二电阻3212、第三电阻3213、第四电阻3214、第五电阻3215和第六电阻3216，所述电压节点包括第一节点323、第二节点324、第三节点325、第四节点326和第五节点327，所述第一电阻3211一端输入所述基准电流IREF，另一端与所述第五节点327和所述第二电阻3212另一端连接，所述第二电阻3212另一端与所述第四节点326和所述第三电阻3213一端连接，所述第三电阻3213另一端与所述第三节点325和所述第四电阻3214一端连接，所述第四电阻3214另一端与所述第二节点324和所述第五电阻3215一端连接，所述第五电阻3215另一端与所述第一节点323和所述第六电阻3216一端连接，所述第六电阻3216另一端接地。

基准电流IREF流过基准电压生成电路321，分别产生第一基准电压VB0、第二基准电压VB1、第三基准电压VB2、第四基准电压VB3、第五基准电压VB4。由于第一电阻3211的电阻为R1，其余电阻第二电阻3212、第三电阻3213、第四电阻3214、第五电阻3215和第六电阻3216均为R，所以VB0至VB4每个相邻两个基准电压之间差值相等，通过设置R1、R的大小，可以使得VB4-VB0＝VREF，VREF为逐次逼近转换阶段参考基准电压范围。

在一些实施例中，所述第二电阻3212、所述第三电阻3213、所述第四电阻3214、所述第五电阻3215和所述第六电阻3216的大小均相同，使得第一节点323、第二节点324、第三节点325、第四节点326和第五节点327之间输出的相邻的基准电压的差值相同。

在又一些实施例中，所述基准电压生成电路还包括若干个依次串联连接在所述第六电阻另一端的第七电阻(图中未画出)，最末端的所述第七电阻一端接地，每一个所述第七电阻用于提供不同的基准电压，以便于整个基准电压生成电路能够根据需要生成不同的基准电压，满足不同的基准电压的使用要求。

在一些实施例中，所述开关的数量为六个，分别为斜坡开关3221、第一开关3222、第二开关3223、第三开关3224、第四开关3225和第五开关3226，所述斜波开关3221一端与所述第二电容332连接，另一端与斜波发生器连接以输入所述斜波信号，所述第一节点323通过所述第一开关3222与所述第二电容332连接，所述第二节点324通过所述第二开关3223与所述第二电容332连接，所述第三节点325通过所述第三开关3224与所述第二电容332连接，所述第四节点326通过所述第四开关3225与所述第二电容332连接，所述第五节点327通过所述第五开关3226与所述第二电容332连接。

其中，控制逻辑单元35根据比较器333输出结果CMO的值，输出开关控制信号KS[5:0]以控制斜坡开关3221、第一开关3222、第二开关3223、第三开关3224、第四开关3225和第五开关3226的通断，以输出不同的基准电压至比较器333。

在本实施例中，所述计数单元34为计数器，所述比较器333的第一输入端为正输入端IP，第二输入端为负输入端IN，第一电容331记为C0，第二电容332记为C1，C0＝C1，比较器333的正输入端IP、负输入端IN分别接电容第一电容331、第二电容332的上极板。第一电容331的下极板与像素采集单元31的输出端连接，第二电容332的下极板分别通过斜坡开关3221、第一开关3222、第二开关3223、第三开关3224、第四开关3225和第五开关3226接斜波发生器、第一节点323、第二节点324、第三节点325、第四节点326和第五节点327，以输入斜波信号RAMP、第一基准电压VB0、第二基准电压VB1、第三基准电压VB2、第四基准电压VB3、第五基准电压VB4。而比较器333输出比较结果CMO至计数器，控制计数器计数结果并最终输出数据DATA到系统进行后续数据处理。

参考图5，结合图5的时序以说明本方案中的图像传感器读出电路的工作过程，以12位分辨率ADC为例。将第一复位开关334记为Sk0，第二复位开关335记为Sk1，输入的像素数据记为PIX_OUT，将斜坡开关3221、第一开关3222、第二开关3223、第三开关3224、第四开关3225和第五开关3226分别记为Sr、S0、S1、S2、S3和S4，第二电容332与斜坡开关3221、第一开关3222、第二开关3223、第三开关3224、第四开关3225和第五开关3226的连接节点记为FB。

在0-t0时刻，首先将Sk0、Sk1控制信号为高以将复位开关Sk0、Sk1导通，对比较器333进行复位，此时Sr、S0、S1、S3、S4开关均断开，S2导通，VB2接到FB点。从t0至t3为逐次逼近转换阶段，在t0至t1时刻，VB2先接入FB，此时比较器333将VB2与PIX_OUT进行比较，若PIX_OUT比VB2小，则比较器333的输出CMO为低电位，此时控制逻辑单元35输出最高位DATA[11]＝0，并且根据CMO结果，在t1至t2时刻内，将S1导通，其他开关Sr、S0、S3、S4断开，使比VB2小一档的基准电压VB1接入FB，若VB1依然大于PIX_OUT，则次高位DATA[10]＝0。在t2至t3内，S0导通，其他开关Sr、S1、S3、S4开关断开，使比VB1小一档的基准电压VB0接入FB，若PIX_OUT>VB0，则在t3至t4内，使复位开关Sk0、Sk1为高电位以对比较器333进行复位，且FB接到VB1(S1导通，其他开关Sr、S0、S3、S4开关断开)，同时斜坡发生器输入基准接VB1。在t4至t5内，斜坡发生器将产生由高到低的范围为VREF/4的RAMP信号，由于上一个时刻，FB为VB1，则RAMP将由VB1至VB0直线变化。计数器从t4时刻开始使能并计数，当RAMP小于PIX_OUT时(tp时刻)，CMO输出由高变低，计数器停止计数，并将t4至tp时间内的计数值CNp作为数据低10位发送到系统进行后续数据处理，即DATA[9:0]的输出由计数器计数值所决定。

上述过程是PIX_OUT电位其中一种可能性，PIX_OUT还有可能落在VB1至VB2、VB2至VB3、VB3至VB4之间，但是工作原理是一致的，也就是最终单斜A/D转换前的t3至t4，会将FB置于高于PIX_OUT的一个基准电位档，然后再在t4至t5接入斜坡信号进行低10位的量化，此处不再赘述。

图5所述时序过程相当于一次A/D转换，图2中现有技术的“VR”、“VS”过程分别为两次A/D转换，所以图1中提出的读出电路操作时序相当于“VR”、“VS”过程分别用图7时序过程替换。传统的纯单斜A/D转换耗时最长的是图2“VS”阶段，图7所述时序能明显缩短传统读出电路时序中“VS”阶段的时间。

具体的，逐次逼近A/D量化每一个位转换的时间取决于比较器判断延迟和基准建立及开关切换速度，一般每一位所需时间大约为100ns～500ns，则处理高两位所需时间为1μs，外加两次复位所需的时间1μs，则逐次逼近阶段转换所需时间为2μs，而单斜A/D转换阶段若计数器时钟为200MHz，则低10位转换所需时间为5.12μs，整个12位ADC转换所需时间为7.121μs。假如12位完全由单斜A/D方式转换，则所需20.48μs(也即为图2“VS”阶段时间)。图2“VR”阶段若用提出的时序替换，也能相应缩短转换时间，只是缩短的比例相对“VS”较小，本方案提出的读出电路转换时间至少比传统读出电路转换时间缩短13μs以上。

CIS若为1080p/30fps输出模式，传统的读出电路一个行读周期大约为30μs，而采用本方案提出的读出电路一个行读周期大约为17μs，输出同样画幅的数据帧率可以提高到52fps。可见高位采用逐次逼近的转换方式能明显缩短转换周期，且逐次逼近转换的位数越多，ADC整体转换时间越短。

示例性的，选择是高位选取1～3位进行逐次逼近转换，其余低位采取单斜A/D转换，以有效缩短A/D转换的时间，也就是多段读出电路的操作时间，有利于提高CIS帧率。

在一些实施例中，参考图6，所述像素单元36包括若干个阵列排布的像素电路361，所述像素电路361包括感光二极管3611、电荷传输管3612、复位管3613、行选通管3614和放大管3615，所述感光二极管的3611阳极接地，所述感光二极管3611的阴极与所述电荷传输管3612的源极连接，所述电荷传输管3612的漏极和所述复位管3613的源极均与所述放大管3615的栅极连接，所述复位管3613的漏极和所述放大管3615的漏极均接工作电压，所述电荷传输管3612的栅极输入发送信号TX，所述复位管3613的栅极输入接收信号RX，所述行选通管3614的栅极输入选通信号SEL，所述行选通管3614的源极与电流源连接，所述行选通管3614源极连接与像素数据的输入端连接。

其中，感光二极管3611用于感光，并生成与光照强度成正比的光电子。电荷传输管3612作用是转移感光二极管3611内的光电子，当TX为高电压时，电荷传输管3612导通，会将感光二极管3611内的光电子转移到浮空节点FD上。复位管3613作用是在RX为高电位时，对浮空节点FD进行复位。当SEL为高电位行选通管3614导通时，放大管3615、行选通管3614与到地的电流源形成通路，此时放大管3615本质上为一个源极跟随器，跟随浮空节点FD电位的变化并最终由PIX_OUT输出。

示例性的，为了对像素电路361的工作过程进行具体说明，结合操作时序进行说明，参考图7，像素电路361的工作过程分为复位(Rst)、曝光(Exp)、信号读取(Read)。在Rst阶段，TX、RX为“高”，电荷传输管3,612、复位管3613均导通，FD复位且其电位被拉高到VDD。之后，RX、TX为“低”，进入Exp阶段，感光二极管3611感光并积累电子。进入Read阶段，SEL为“高”，RX先为“高”复位FD，RX再拉“低”，TX保持为“低”，此时放大管3615受控于FD电位并通过PIX_OUT输出复位电位VRST。之后，TX拉“高”将感光二极管3611上的电子转移到FD，此时放大管3615受控于FD电位并通过PIX_OUT输出积分电位VSIG。而VRST、VSIG电位由后续的图像读取电路读取并转换为数字量后进行减法操作，得到感光二极管3611上光电子实际对应的数字量。若模数转换器ADC转换精度为12位，ADC参考电压范围为VREF，则最终输出为DOUT＝(VRST-VSIG)×2¹²/VREF。

需要说明的是，在本实施例中是以CIS标准四管像素单元电路结构进行说明的，但是本方案既可以采用四管像素单元，也可以采用其余结构的像素单元，其它结构的像素单元工作过程类似，此处不再赘述。

在一些实施例中，参考图8，所述图像传感器读出电路还包括行选译码驱动单元37、斜波发生器38和时序控制单元39，所述斜波发生器38的输出端与所述第二电容331连接以输入所述斜波信号，所述时序控制单元39的输出端与所述斜波发生器38的输入端连接，且所述时序控制单元39与所述行选译码驱动单元37的输入端连接，所述行选译码驱动单元37的输出端与所述像素单元39连接。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (10)

1.一种图像传感器读出电路，其特征在于，包括：

基准电压输入单元，用于输入斜波信号和不同的基准电压；

比较单元，其中一个输入端输入像素数据，另外一个输入端与所述基准电压输入单元电连接以输入所述斜波信号和所述基准电压，并根据两个输入端的信号比较输出高位读出数据；

计数单元，与所述比较单元的输出端电连接以输出低位读出数据；

控制逻辑单元，所述控制逻辑单元的输入端与所述比较单元的输出端电连接以获取所述高位读出数据并输出，所述控制逻辑单元的输出端与所述基准电压输入单元电连接，以控制所述基准电压输入单元输入不同的信号。

2.根据权利要求1所述的图像传感器读出电路，其特征在于，所述比较单元包括第一电容、第二电容和比较器，所述第一电容的一端与所述像素数据的输入端连接，所述第一电容的另一端与所述比较器的第一输入端连接，所述第二电容的一端与所述基准电压输入单元的输出端连接，所述第二电容的另一端与所述比较器的第二输入端连接，所述比较器的输出端分别与所述计数单元和所述控制逻辑单元连接。

3.根据权利要求2所述的图像传感器读出电路，其特征在于，所述比较单元还包括第一复位开关和第二复位开关，所述第一复位开关一端与所述第一输入端连接，另一端与所述比较器的一个复位端连接；所述第二复位开关一端与所述第二输入端连接，另一端与所述比较器的另一个所述复位端连接。

4.根据权利要求2所述的图像传感器读出电路，其特征在于，所述基准电压输入单元包括基准电压生成电路和组合开关，所述基准电压生成电路一端输入基准电流，另一端接地，所述控制逻辑模块与所述组合开关连接以控制所述组合开关的状态，且所述基准电压生成电路包括若干个电阻，相邻的所述电阻之间均连接有电压节点，所述组合开关包括若干个开关，每一个所述电压节点通过所述开关与所述第二电容连接，以输入不同的基准电压。

5.根据权利要求4所述的图像传感器读出电路，其特征在于，所述开关的数量与所述电压节点的数量相同。

6.根据权利要求4所述的图像传感器读出电路，其特征在于，所述基准电压生成电路包括依次连接的第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻，所述电压节点包括第一节点、第二节点、第三节点、第四节点和第五节点，所述第一电阻一端输入所述基准电流，另一端与所述第五节点和所述第二电阻另一端连接，所述第二电阻另一端与所述第四节点和所述第三电阻一端连接，所述第三电阻另一端与所述第三节点和所述第四电阻一端连接，所述第四电阻另一端与所述第二节点和所述第五电阻一端连接，所述第五电阻另一端与所述第一节点和所述第六电阻一端连接，所述第六电阻另一端接地。

7.根据权利要求6所述的图像传感器读出电路，其特征在于，所述第二电阻、所述第三电阻、所述第四电阻、所述第五电阻和所述第六电阻的大小均相同。

8.根据权利要求6所述的图像传感器读出电路，其特征在于，所述开关的数量为六个，分别为斜坡开关、第一开关、第二开关、第三开关、第四开关和第五开关，所述斜波开关一端与所述第二电容连接，另一端与斜波发生器连接以输入所述斜波信号，所述第一节点通过所述第一开关与所述第二电容连接，所述第二节点通过所述第二开关与所述第二电容连接，所述第三节点通过所述第三开关与所述第二电容连接，所述第四节点通过所述第四开关与所述第二电容连接，所述第五节点通过所述第五开关与所述第二电容连接。

9.根据权利要求6所述的图像传感器读出电路，其特征在于，所述基准电压生成电路还包括若干个依次串联连接在所述第六电阻另一端的第七电阻，最末端的所述第七电阻一端接地，每一个所述第七电阻用于提供不同的基准电压。

10.根据权利要求2所述的图像传感器读出电路，其特征在于，所述图像传感器读出电路还包括行选译码驱动单元、斜波发生器和时序控制单元，所述斜波发生器的输出端与所述第二电容连接以输入所述斜波信号，所述时序控制单元的输出端与所述斜波发生器的输入端连接，且所述时序控制单元与所述行选译码驱动单元的输入端连接，所述行选译码驱动单元的输出端与所述像素单元连接。

Images