KR20110020529A - 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법 - Google Patents

씨모스 이미지 센서 및 그것의 영상 신호 검출 방법 Download PDF

Info

Publication number
KR20110020529A
KR20110020529A KR1020090078192A KR20090078192A KR20110020529A KR 20110020529 A KR20110020529 A KR 20110020529A KR 1020090078192 A KR1020090078192 A KR 1020090078192A KR 20090078192 A KR20090078192 A KR 20090078192A KR 20110020529 A KR20110020529 A KR 20110020529A
Authority
KR
South Korea
Prior art keywords
signal
transistor
comparator
sensing node
voltage level
Prior art date
Application number
KR1020090078192A
Other languages
English (en)
Other versions
KR101605831B1 (ko
Inventor
임승현
이정환
조건희
한건희
유귀성
함석헌
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020090078192A priority Critical patent/KR101605831B1/ko
Priority to US12/828,478 priority patent/US8432471B2/en
Publication of KR20110020529A publication Critical patent/KR20110020529A/ko
Application granted granted Critical
Publication of KR101605831B1 publication Critical patent/KR101605831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예에 따른 씨모스 이미지 센서는 포토다이오드; 상기 포토다이오드에 의하여 감지된 신호를 감지 노드로 전달하는 스위치; 및 상기 감지 노드에 직접 전기적으로 연결되며, 상기 감지 노드의 감지된 신호와 램프 신호를 비교하고, 초기화 동작 동안, 상기 감지 노드의 오프셋을 소정의 전압 레벨로 유지하는 비교기를 포함한다. 따라서, 본 발명은 화소들 간의 오프셋 편차를 방지한다. 또한, 본 발명은 감지 신호를 비교기로 직접 입력함으로써 감지 신호의 동적 대역을 확대하고, 노이즈를 감소한다.

Description

씨모스 이미지 센서 및 그것의 영상 신호 검출 방법{CMOS IMAGE SENSER AND IMAGE SIGNAL DETECTING METHOD THEREOF}
본 발명은 씨모스 이미지 센서(CMOS Image Sensor)에 관한 것으로, 구체적으로는 화소들 간의 리셋 오프셋을 저감하는 비교기를 포함하는 씨모스 이미지 센서에 관한 것이다.
디지털 카메라에 많이 사용되는 씨모스 이미지 센서는 광학 신호를 전기적인 신호로 변환한다. 이는 포토다이오드(Photo-Diode)와 독출(Read-Out) 회로로 구성된 CMOS 이미지 센서의 화소(Pixel)에서 일어난다. 포토다이오드는 흡수된 빛에 의해 전하를 생성하고 생성된 전하를 아날로그 전압으로 변환하여 변환된 아날로그 전압을 독출회로로 전달한다. 독출회로는 아날로그 전압 신호를 디지털 데이터로 변환한다.
아날로그 디지털 변환과정은 비교기를 이용하여 아날로그 전압을 입력받아 램프전압과 비교하여 이루어진다. 비교기는 아날로그 전압과 램프전압을 비교하고, 램프 신호가 아날로그 전압과 같아질 때의 카운트 값이 아날로그 전압이 디지털로 변환된 디지털 데이터가 된다.
일반적으로 화소(Pixel)은 4개의 트랜지스터(Transistor)를 이용하여 구현된다. 제 1 트랜지스터는 화소를 초기화한다. 제 2 트랜지스터는 화소의 영상정보를 전송한다. 제 3 트랜지스터는 화소를 선택한다. 제 4 트랜지스터는 소스 팔로워(Source Follower)를 구성하여 화소의 영상정보를 전송하기 위한 버퍼(Buffer)로서 사용된다.
따라서, 화소가 감지 신호(Floating Diffusion)를 소스 팔로워를 통하여 독출회로로 전송하게 되면, 감지 신호는 동적 대역(Dynamic range)을 제한받고, 노이즈가 증가되는 문제가 발생된다.
본 발명의 목적은 화소들 간의 리셋 오프셋 편차를 방지하는 것이다.
또한, 본 발명의 목적은 감지 신호를 비교기로 직접 입력함으로써 감지 신호의 동적 대역을 확대하고, 노이즈를 감소하는 씨모스 이미지 센서를 제공하는 것이다.
본 발명의 실시예에 따른 씨모스 이미지 센서는 포토다이오드; 상기 포토다이오드에 의하여 감지된 신호를 감지 노드로 전달하는 스위치; 및 상기 감지 노드에 직접 전기적으로 연결되며, 상기 감지 노드의 감지된 신호와 램프 신호를 비교하는 비교기를 포함하되, 상기 비교기는 초기화 모드 동안, 상기 비교기의 리셋 오프셋을 일정한 전압 레벨의 오프셋 전압 레벨로 유지된다.
실시예로서, 상기 비교기로부터 전송된 비교 결과에 따라 상기 감지된 신호에 대응하는 디지털 데이터를 출력하는 카운터를 더 포함한다.
실시예로서, 상기 스위치, 상기 비교기 및 상기 카운터를 제어하는 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 응답하여 상기 램프 신호를 출력하는 램프 신호 발생기를 더 포함한다.
실시예로서, 상기 스위치는 상기 감지 노드를 초기화하는 RX 트랜지스터; 상기 포토다이오드에 의하여 감지된 신호를 상기 감지 노드에 전달하는 TX 트랜지스터; 상기 감지된 신호에 의하여 제어되는 SF1 트랜지스터; 및 상기 감지 노드를 선택하는 SEL1 트랜지스터를 포함한다.
실시예로서, 상기 비교기는 상기 초기화 모드 동안 다이오드 커넥디드되는 MP 트랜지스터; 초기화 신호에 응답하여 상기 MP 트랜지스터를 다이오드 커넥디드시키는 Moff 트랜지스터; 및 상기 다이오드 커넥디드된 MP 트랜지스터에 의한 제2 전압 레벨을 저장하는 오프셋 캐패시터를 포함한다.
실시예로서, 상기 비교기는 상기 SF1 트랜지스터와 임피던스 매칭되고, 상기 램프 신호에 의하여 제어되는 SF2 트랜지스터; 및 상기 SEL1 트랜지스터와 임피던스 매칭되고, 전원전압에 의하여 제어되는 SEL2 트랜지스터를 더 포함한다.
실시예로서, 상기 오프셋 전압 레벨은 상기 오프셋 캐패시터에 저장된 제2 전압 레벨을 포함한다.
실시예로서, 상기 초기화 모드 동안, 상기 감지 노드는 전원전압에 의하여 초기화된다.
실시예로서, 상기 비교기의 리셋 오프셋은 상기 감지 노드의 리셋 오프셋에 독립적이다.
실시예로서, 상기 램프 신호는 시간의 진행에 따라 감소된다.
씨모스 이미지 센서의 영상 신호 검출 방법은 감지 노드를 초기화하고, 초기화된 감지 노드에 대응되는 리셋 오프셋을 소정의 전압 레벨로 설정하는 단계; 및 상기 소정의 전압 레벨을 디지털 신호로 변환하는 단계를 포함한다.
실시예로서, 상기 감지 노드를 초기화하는 단계는 상기 감지 노드에 전원전압을 인가한다.
실시예로서, 상기 리셋 오프셋은 상기 초기화된 감지 노드의 전압 레벨과 독립적이다.
실시예로서, 상기 소정의 전압 레벨을 디지털 신호로 변환하는 단계는 상기 소정의 전압 레벨과 램프 신호를 비교하는 단계; 및 비교하는 동안 카운트하는 단계를 포함한다.
실시예로서, 상기 램프 신호는 시간의 진행에 따라 감소된다.
실시예로서, 외부의 영상 정보를 입력받아 상기 감지 노드로 전송하는 단계; 및 상기 외부의 영상 정보를 디지털 신호로 변환하는 단계를 더 포함한다.
실시예로서, 상기 외부의 영상 정보를 입력받아 상기 감지 노드로 전송하는 단계는 상기 외부의 영상 정보를 입력받아 감지된 신호를 생성하는 단계; 및 상기 감지된 신호를 상기 감지 노드로 전송하는 단계를 포함한다.
실시예로서, 상기 외부의 영상 정보를 디지털 신호로 변환하는 단계는 상기 외부의 영상 정보과 램프 신호를 비교하는 단계; 및 비교하는 동안 카운트하는 단계를 포함한다.
본 발명은 화소들 간의 리셋 오프셋 편차를 방지한다.
또한, 본 발명은 감지 신호를 비교기로 직접 입력함으로써 감지 신호의 동적 대역을 확대하고, 노이즈를 감소시킨다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 따른 씨모스 이미지 센서를 도시한 블럭도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 씨모스 이미지 센서(100)는 타이밍 컨트롤러(10), 화소 어레이부(20), 아날로그 디지털 변환기(30), 및 버퍼(40)를 포함한다.
타이밍 컨트롤러(10)는 RX, TX 및 SEL 제어 신호를 통하여 화소 어레이부(20)를 제어한다. 또한, 타이밍 컨트롤러(10)는 RON, CLK 및 RST 제어 신호를 통하여 아날로그 디지털 변환기(30)를 제어한다. 그리고, 타이밍 컨트롤러(10)는 R_AD 제어 신호를 통하여 버퍼(40)를 제어한다.
화소 어레이부(20)는 외부의 영상을 감지하여 감지 신호(VFD)를 아날로그 디지털 변환기(30)에 전송한다. 화소 어레이부(20)를 구성하는 화소는 도 2를 통하여 상세히 설명한다.
아날로그 디지털 변환기(30)는 비교기(31), 카운터(32) 및 램프 신호 발생기(33)를 포함한다.
화소 어레이부(20)는 RX, TX 및 SEL 제어 신호들에 응답하여 감지 신호(VFD)를 비교기(31)로 전송한다. 비교기(31)는 감지 신호(VFD)와 램프 신호 발생기(33)로부터 전송된 램프 신호(VRAMP)를 입력 받는다. 램프 신호(VRAMP)란 시간에 비례하여 전압이 증가하거나 또는 감소하는 신호이다. 본 발명의 실시예에 따른 램프 신호(VRAMP)는 시간이 흐름에 따라 전압이 감소된다.
카운터(32)는 CLK 및 RST 제어 신호에 응답하여 감지 신호(VFD)와 램프 신호(VRAMP)를 비교하는 시점부터 카운트(Count)를 시작한다. 비교기(31)는 감지 신호(VFD)와 램프 신호(VRAMP)을 비교하여 그 전압 차에 해당하는 비교 신호(VLATCH)를 타이밍 컨트롤러(10)로 전송한다. 카운터(32)는 타이밍 컨트롤러(10)로부터 CLK 제어 신호에 응답하여 카운트를 정지한다. 카운터(32)에 저장된 카운트 값이 감지 신호(VFD)에 해당하는 디지털 데이터이다. 디지털로 변환한 아날로그 신호는 버퍼(40)에 저장한다. 타이밍 컨트롤러(10)는 R_AD 제어 신호를 전송하여 R_D 데이터 신호 를 전송받는다.
화소 어레이부(20)와 비교기(31)의 회로 구성은 도 2를 통하여 상세히 설명한다.
도 2는 도 1에 도시된 화소 어레이부의 화소와 비교기를 도시한 회로도이다. 도 2에 도시된 화소는 화소 어레이부(20)에 도시된 N X M 개의 화소들 중 하나를 도시한다.
도 1 및 도 2를 참조하면, 화소(20)는 4개의 NMOS 트랜지스터(MRX, MTX, MSF1, MSEL1) 및 포토다이오드(PD)로 구성된다.
MRX 트랜지스터는 전원전압(VDD)과 감지 노드(FD) 사이에 연결되고, RX 제어 신호에 의해서 제어된다. MRX 트랜지스터는 RX 제어 신호에 응답하여 화소(20)를 초기화한다.
MTX 트랜지스터는 감지 노드(FD)와 포토다이오드(PD) 사이에 연결되고, TX 제어 신호에 의해서 제어된다. MTX 트랜지스터는 TX 제어 신호에 응답하여 포토다이오드(PD)의 감지 신호(VFD)를 감지 노드(FD)로 전달한다.
MSF1 트랜지스터는 전원전압(VDD)과 MSEL 트랜지스터 사이에 연결되고, 감지 노드(FD)에 의해서 제어된다. MSF1 트랜지스터와 전류원(Ib)은 소오스 팔로워(Source Follower)를 구성한다. 상기 소오스 팔로워는 버퍼(Buffer)로서 동작한다. 즉, 감 지 노드(FD)의 전압이 전원전압(VDD)이라면, 비교기(31)로 전송되는 감지 신호(VFD)는 전원전압(VDD)과 MSF1 트랜지스터의 문턱전압의 전압차가 된다. 따라서, MSF1 트랜지스터의 게이트로 입력되는 감지 노드(FD)의 동적 대역(Dynamic Range)은 제한 받게 된다.
또한, 감지 노드(FD)를 통한 감지 신호(VFD)은 MSF1 트랜지스터와 MSEL1 트랜지스터를 거쳐서 비교기(31)로 전달되므로, 감지 신호(VFD)는 MSF1 트랜지스터와 MSEL1 트랜지스터에 의한 노이즈(Noise)가 존재할 것이다.
MSEL1 트랜지스터는 MSF1 트랜지스터와 Ib 전류원 사이에 연결되고, SEL 제어 신호에 의해서 제어된다. MSEL1 트랜지스터는 SEL 제어 신호에 응답하여 여러 개의 화소들중 하나의 화소를 선택한다.
타이밍 컨트롤러(10)는 RX 제어 신호를 활성화하여 감지노드(FD)를 초기화한다. 화소(20)는 초기화된 감지 신호(VFD)을 비교기(31)로 출력한다. 비교기(31)는 감지 신호(VFD)와 램프 신호(VRAMP)를 비교한다. 감지 신호(VFD)와 램프 신호(VRAMP)를 비교하는 비교기(31)는 도 3을 통하여 상세히 설명될 것이다.
도 3은 도 2에 도시된 램프 신호 및 감지 신호를 비교한 그래프이다.
도 1 내지 도 3을 참조하면, X축은 시간축이고, Y축은 전압을 나타낸다.
램프 신호 발생기(33)는 타이밍 컨트롤러(10)의 RON 제어 신호에 응답해서 램프 신호(VRAMP)를 발생한다. 본 발명의 실시예에 따른 램프 신호(VRAMP)은 시간의 경과에 따라 일정 비율로 감소된다.
비교기(31)는 감지 신호(VFD)와 램프 신호(VRAMP)를 비교한다. 이 때, 타이밍 컨트롤러(10)는 CLK 제어 신호를 활성화하여 카운터(32)를 구동시킨다.
tlatch 이전에는 감지 신호(VFD)의 전압 레벨이 램프 신호(VRAMP)의 전압 레벨보다 낮다. 그러나, tlatch 이후에는 램프 신호(VRAMP)의 전압 레벨이 감지 신호(VFD)의 전압 레벨보다 낮아진다. 이 때, 비교기(31)는 비교 신호(VLATCH)를 활성화한다. 타이밍 컨트롤러(10)는 비교 신호(VLATCH)가 활성화되면 CLK 제어 신호를 발생하지 않는다. 따라서, 카운터(32)의 동작은 정지된다. 이때 정지된 카운터(32)의 카운트 값이 감지 신호(VFD)의 디지털 데이터가 된다.
계속해서 도 1 및 도 2를 참조하면, 타이밍 컨트롤러(10)는 TX 제어 신호를 활성화하여 포토다이오드(PD)로부터 전송된 감지 신호(VFD)를 감지노드(FD)로 전달한다. 화소(20)는 비교기(31)로 외부의 영상정보에 대응하는 감지 신호(VFD)를 전송한다.
비교기(31)는 화소(20)로부터 정확한 아날로그 신호를 디지털 신호로 변환하기 위하여 디지털 더블 샘플링(DDS:Digital Double Sampling)을 수행한다. 디지털 더블 샘플링이란 화소로부터의 정확한 아날로그 신호를 디지털 데이터로 변환하기 위하여 화소를 초기화하였을 때의 아날로그 신호를 디지털로 변환한 디지털 데이터(Drst)에서 외부의 영상신호를 입력받은 화소로부터 영상신호에 대응하는 아날로그 신호를 디지털로 변환한 디지털 데이터(Dsig)와의 차(Dsig - Drst)를 구하는 것이다.
비교기(31)는 Coff 캐패시터, MP, Moff, MSF2, MSEL2 및 MC2 트랜지스터, 그리고 Ib 및 Ib2 전류원을 포함한다.
MP 트랜지스터는 전원전압(VDD)과 Moff 트랜지스터의 소오스 사이에 연결되고, Moff 트랜지스터의 드레인에 의하여 제어된다. Moff 트랜지스터는 Coff 캐패시터과 Moff 트랜지스터의 드레인 사이에 연결되고, RSTn 제어 신호에 의하여 제어된다. RSTn 제어 신호가 활성화되면, MP 트랜지스터는 다이오드 커넥티드(Diode-connected)된다. 즉, MP 트랜지스터에는 드레인과 소오스가 연결된다.
Coff 캐패시터는 전원전압(VDD)과 Moff 트랜지스터의 드레인에 연결된다. 즉, Coff 캐패시터는 다이오드 커넥디드된 MP 트랜지스터에 의하여 형성된 일정한 전압 레벨(즉, 리셋 오프셋)을 저장한다.
예를 들면, RST 제어 신호가 활성화되면, 감지 노드(FD)는 초기화된다. 그리고, 화소(20)들 간의 리셋 오프셋(Reset Offset)의 편차를 제거하기 위하여 RSTn 제어 신호는 활성화된다. Coff 캐패시터는 다이오드 커넥티드된 MP 트랜지스터의 문 턱 전압(VT) 및 MP 트랜지스터의 포화 전압(ΔSAT)의 합이 저장된다. 비교기(31)의 출력 전압(VC)는 역시 VT + ΔSAT로 결정된다. 즉, 초기화된 감지 노드(FD)의 전압 레벨은 항상 VT + ΔSAT로 결정된다. 따라서, 본 발명은 화소들 간의 리셋 오프셋 편차를 방지할 수 있다.
MSF2 트랜지스터는 MP 트랜지스터의 드레인과 MSEL2 트랜지스터의 드레인 사이에 연결되고, 램프 신호(VRAMP)에 의하여 제어된다. MSF2 트랜지스터는 MSF1 트랜지스터와 매칭(matching)된다.
MSEL2 트랜지스터는 Ib 전류원과 MSF2 트랜지스터의 소오스 사이에 연결되고, 전원전압(VDD)에 의하여 제어된다. 즉, MSEL2 트랜지스터는 MSEL1 트랜지스터와 매칭하기 위하여 추가된다.
MC2 트랜지스터는 전원전압(VDD)과 Ib2 전류원 사이에 연결되고, 비교기(31)의 출력 전압(VC1)에 의하여 제어된다. MC2 트랜지스터는 비교기(31)의 출력 전압(VC1)를 버퍼링(Buffering)한다.
일반적으로, 비교기(31)의 리셋 오프셋은 초기화된 감지 노드(FD)의 전압 레벨에 의하여 설정된다. 디지털 더블 샘플링 방법은 비교기의 리셋 오프셋을 제거할 수 있으나, 리셋 오프셋의 크기만큼 최대 입력 신호의 크기가 줄어든다. 또한, 리셋 오프셋의 크기가 커지면, 비교기의 출력은 전원전압(VDD) 또는 접지전압(VSS)으로 치우쳐 출력될 수 있다. 따라서, 본 발명은 비교기(31)의 리셋 오프셋을 소정의 낮은 전압 레벨로 설정한다.
도 2에 도시된 화소 및 비교기의 구체적인 동작은 도 4에 도시된 타이밍도를 통하여 상세히 설명된다.
도 4는 도 2에 도시된 화소 및 비교기의 동작을 도시한 타이밍도이다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 씨모스 이미지 센서(100)의 동작은 초기화 모드와 영상 입력 모드로 나뉜다. 초기화 모드는 화소를 초기화하고(T1), 초기화된 화소에 대응하는 전압을 아날로그-디지털 변환한다(T2). 영상 입력 모드는 외부의 영상정보를 화소에 전달하고(T3), 외부의 영상정보에 대응하는 전압을 아날로그-디지털 변환한다(T4).
T1 시간 동안, RX 제어 신호가 활성화되면, 감지 노드(FD)는 전원전압(VDD)에 의하여 초기화된다. 이 후에, RSTn 제어 신호가 활성화되면, 감지 노드(FD)는 초기화된 감지 전압에서 일정한 전압 레벨로 천이(Transition)된다. 즉, 감지 노드(FD)의 전압 레벨은 다아오드 커넥디드된 MP 트랜지스터에 의하여 형성된 소정의 전압 레벨을 유지한다. 이 때의 감지 노드(FD)의 전압 레벨은 Coff 캐패시터에 의하여 저장된다.
T2 시간 동안, 비교기(31)는 소정의 전압 레벨을 가지는 감지 신호(VFD)을 램프 신호(VRAMP)과 비교하고, 비교 신호(VLATCH)를 타이밍 컨트롤러(10)에 전송한다. 또한, 타이밍 컨트롤러(10)는 비교 신호(VLATCH)를 입력받아 CLK 및 RST 제어 신호를 생성한다. 카운터(32)는 CLK 및 RST 제어 신호에 응답하여 소정의 전압 레벨을 가지는 감지 신호(VFD)를 디지털 신호(Drst)로 변환한다. 화소 어레이부(20)의 초기화에 의한 아날로그 신호를 디지털 데이터로 변환하는 것은 Drst라 정의된다.
T3 시간 동안, 포토다이오드(FD)는 외부의 영상 신호를 감지한다. TX 제어 신호가 활성화되면, 감지된 신호(VFD)는 감지 노드(FD)에 전송된다.
T4 시간 동안, 비교기(31)는 감지된 신호(VFD)를 램프 신호(VRAMP)과 비교하고, 비교 신호(VLATCH)를 타이밍 컨트롤러(10)에 전송한다. 또한, 타이밍 컨트롤러(10)는 비교 신호(VLATCH)를 입력받아 CLK 및 RST 제어 신호를 생성한다. 카운터(32)는 CLK 및 RST 제어 신호에 응답하여 소정의 전압 레벨을 가지는 감지 신호(VFD)를 디지털 신호(Dsig)로 변환한다. 외부의 영상정보에 의한 아날로그 신호를 디지털 신호로 변환하는 것은 Dsig라 정의된다. 즉, 디지털 더블 샘플링이란 (Dsig - Drst)의 값을 구하는 과정이다.
따라서, 본 발명은 초기화 모드 동안, 화소들의 감지 노드의 초기화 상태를 일정한 전압 상태로 유지하여 화소들 간의 리셋 오프셋 편차를 방지한다.
도 5은 씨모스 이미지 센서를 포함하는 디지털 카메라의 시스템을 도시한 블럭도이다.
도 5을 참조하면, 디지털 카메라 시스템은 씨모스 이미지 센서(100), 프로세 서(200), 메모리(300), 디스플레이(400) 및 버스(500)를 포함한다. 도 1에 도시된 바와 같이, 씨모스 이미지 센서(100)는 프로세서(200)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)한다. 또한, 씨모스 이미지 센서는 도 1 및 도 2에 도시된 바와 같은 구성을 포함할 것이다.
프로세서(200)는 캡쳐된 영상정보를 버스(500)를 통하여 메모리(300)에 저장한다. 프로세서(200)는 메모리(300)에 저장된 영상정보를 디스플레이(400)로 출력한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 실시예에 따른 씨모스 이미지 센서를 도시한 블럭도이다.
도 2는 도 1에 도시된 화소 어레이부의 화소와 비교기를 도시한 회로도이다.
도 3은 도 2에 도시된 램프 신호 및 감지 신호를 비교한 그래프이다.
도 4는 도 2에 도시된 화소 및 비교기의 동작을 도시한 타이밍도이다.
도 5은 씨모스 이미지 센서를 포함하는 디지털 카메라의 시스템을 도시한 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 컨트롤러 20 : 화소 어레이부
30 : 아날로그 디지털 변환기 31 : 비교기
32 : 카운터 33 : 램프 신호 발생기
40 : 버퍼 100 : 씨모스 이미지 센서

Claims (10)

  1. 포토다이오드;
    상기 포토다이오드에 의하여 감지된 신호를 감지 노드로 전달하는 스위치; 및
    상기 감지 노드에 직접 전기적으로 연결되며, 상기 감지 노드의 감지된 신호와 램프 신호를 비교하는 비교기를 포함하되,
    상기 비교기는,
    초기화 모드 동안, 상기 비교기의 리셋 오프셋을 일정한 전압 레벨의 오프셋 전압 레벨로 유지되는 씨모스 이미지 센서.
  2. 제 1 항에 있어서,
    상기 비교기로부터 전송된 비교 결과에 따라 상기 감지된 신호에 대응하는 디지털 데이터를 출력하는 카운터를 더 포함하는 씨모스 이미지 센서.
  3. 제 2 항에 있어서,
    상기 스위치, 상기 비교기 및 상기 카운터를 제어하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러의 제어에 응답하여 상기 램프 신호를 출력하는 램프 신호 발생기를 더 포함하는 씨모스 이미지 센서.
  4. 제 1 항에 있어서,
    상기 스위치는,
    상기 감지 노드를 초기화하는 RX 트랜지스터;
    상기 포토다이오드에 의하여 감지된 신호를 상기 감지 노드에 전달하는 TX 트랜지스터;
    상기 감지된 신호에 의하여 제어되는 SF1 트랜지스터; 및
    상기 감지 노드를 선택하는 SEL1 트랜지스터를 포함하는 씨모스 이미지 센서.
  5. 제 4 항에 있어서,
    상기 비교기는,
    상기 초기화 모드 동안 다이오드 커넥디드되는 MP 트랜지스터;
    초기화 신호에 응답하여 상기 MP 트랜지스터를 다이오드 커넥디드시키는 Moff 트랜지스터; 및
    상기 다이오드 커넥디드된 MP 트랜지스터에 의한 전압 레벨을 저장하는 오프셋 캐패시터를 포함하는 씨모스 이미지 센서.
  6. 제 5 항에 있어서,
    상기 비교기는,
    상기 SF1 트랜지스터와 임피던스 매칭되고, 상기 램프 신호에 의하여 제어되는 SF2 트랜지스터; 및
    상기 SEL1 트랜지스터와 임피던스 매칭되고, 전원전압에 의하여 제어되는 SEL2 트랜지스터를 더 포함하는 씨모스 이미지 센서.
  7. 제 5 항에 있어서,
    상기 오프셋 전압 레벨은 상기 오프셋 캐패시터에 저장된 전압 레벨을 포함하는 씨모스 이미지 센서.
  8. 제 1 항에 있어서,
    상기 초기화 모드 동안, 상기 감지 노드는 전원전압에 의하여 초기화되는 씨모스 이미지 센서.
  9. 제 1 항에 있어서,
    상기 비교기의 리셋 오프셋은 상기 감지 노드의 리셋 오프셋에 독립적인 씨모스 이미지 센서.
  10. 제 1 항에 있어서,
    상기 램프 신호는 시간의 진행에 따라 감소되는 씨모스 이미지 센서.
KR1020090078192A 2009-08-24 2009-08-24 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법 KR101605831B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090078192A KR101605831B1 (ko) 2009-08-24 2009-08-24 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법
US12/828,478 US8432471B2 (en) 2009-08-24 2010-07-01 CMOS image sensor and image signal detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090078192A KR101605831B1 (ko) 2009-08-24 2009-08-24 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법

Publications (2)

Publication Number Publication Date
KR20110020529A true KR20110020529A (ko) 2011-03-03
KR101605831B1 KR101605831B1 (ko) 2016-03-24

Family

ID=43605066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090078192A KR101605831B1 (ko) 2009-08-24 2009-08-24 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법

Country Status (2)

Country Link
US (1) US8432471B2 (ko)
KR (1) KR101605831B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025627A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 영상 신호를 변환하는 아날로그 디지털 변환 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130066954A (ko) * 2011-12-13 2013-06-21 에스케이하이닉스 주식회사 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서
KR102057575B1 (ko) 2013-07-25 2019-12-20 삼성전자주식회사 이미지 센서 및 그것의 제어 방법
WO2020087808A1 (en) * 2018-11-02 2020-05-07 Shenzhen GOODIX Technology Co., Ltd. Image sensor having analog-to-digital converter selectively enabling storage of count value, and analog-to-digital conversion method
TW202231054A (zh) 2021-01-14 2022-08-01 日商索尼半導體解決方案公司 攝像裝置及電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06153096A (ja) 1992-11-12 1994-05-31 Sony Corp Ｃｃｄ固体撮像素子
JP2000152090A (ja) 1998-11-06 2000-05-30 Sony Corp 固体撮像装置
JP2001078096A (ja) 1999-09-06 2001-03-23 Sony Corp ソースフォロア型バッファ回路
DE19959539A1 (de) 1999-12-09 2001-06-13 Thomson Brandt Gmbh Bildaufnehmer
JP2001230936A (ja) 2000-02-18 2001-08-24 Ricoh Co Ltd ファクシミリ装置
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
JP3734717B2 (ja) 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
JP2003174596A (ja) 2001-12-06 2003-06-20 Fuji Film Microdevices Co Ltd 固体撮像装置用出力回路
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
KR100671693B1 (ko) 2005-03-29 2007-01-19 매그나칩 반도체 유한회사 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
US7468501B2 (en) * 2005-05-12 2008-12-23 California Institute Of Technology Linear dynamic range enhancement in a CMOS imager
JP2007074447A (ja) * 2005-09-07 2007-03-22 Fujitsu Ltd Ｃｍｏｓセンサ
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
JP2008136042A (ja) 2006-11-29 2008-06-12 Sony Corp 固体撮像装置、撮像装置
GB0806427D0 (en) * 2008-04-09 2008-05-14 Cmosis Nv Parallel analog-to-digital conversion in pixel arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025627A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 영상 신호를 변환하는 아날로그 디지털 변환 장치

Also Published As

Publication number Publication date
US20110043676A1 (en) 2011-02-24
KR101605831B1 (ko) 2016-03-24
US8432471B2 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
KR100830582B1 (ko) 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
EP2568699B1 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
CN100515050C (zh) 固态图像拾取装置及其驱动方法和成像设备
KR100517548B1 (ko) 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
US10447957B2 (en) Unit pixel and operating method thereof and CMOS image sensor using the same
US9819888B2 (en) Image pickup device, image pickup system, driving method for image pickup device, and driving method for image pickup system
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
KR20200145654A (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11196952B2 (en) Comparing circuit and an image sensor including a current stabilization circuit
US20170318247A1 (en) Comparator with correlated double sampling scheme, cmos image sensor including the same, and operating method thereof
KR101605831B1 (ko) 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법
KR100879386B1 (ko) 씨모스 이미지 센서 및 그것을 포함하는 디지털 카메라그리고 씨모스 이미지 센서의 영상 신호 검출 방법
US20120199723A1 (en) Solid-state imaging device
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
US10187599B2 (en) Pixel signal readout device, method thereof, and CMOS image sensor including the same
CN109429022B (zh) 图像传感器的图像处理系统及方法
KR20220105292A (ko) 이미지 센싱 장치 및 그의 동작 방법
KR20180087922A (ko) 노이즈 감소 기능을 가지는 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 5