KR20200145654A - 이미지 센서, 픽셀 어레이 및 그 동작 방법 - Google Patents

이미지 센서, 픽셀 어레이 및 그 동작 방법 Download PDF

Info

Publication number
KR20200145654A
KR20200145654A KR1020200026174A KR20200026174A KR20200145654A KR 20200145654 A KR20200145654 A KR 20200145654A KR 1020200026174 A KR1020200026174 A KR 1020200026174A KR 20200026174 A KR20200026174 A KR 20200026174A KR 20200145654 A KR20200145654 A KR 20200145654A
Authority
KR
South Korea
Prior art keywords
pixel
voltage
selection
clamp
signal
Prior art date
Application number
KR1020200026174A
Other languages
English (en)
Inventor
정연환
배재영
한재승
김경민
채희성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20200145654A publication Critical patent/KR20200145654A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/3741—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3696—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 개시의 기술적 사상의 일측면에 따른 이미지 센서는 제1 컬럼 라인에 전기적으로 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이 및 클램프 전압 및 선택 전압을 인가받으며, 상기 클램프 전압에 기반하여 상기 제1 픽셀을 선택하고, 상기 선택 전압에 기반하여 상기 제2 픽셀을 선택하도록 구성되는 로우 드라이버를 포함하고, 상기 제1 컬럼 라인의 전압은, 상기 제2 픽셀의 독출 동작 동안에, 상기 제1 픽셀의 제1 출력 전압 및 상기 제2 픽셀의 제2 출력 전압 중에서 더 높은 전압에 기반하여 결정될 수 있다.

Description

이미지 센서, 픽셀 어레이 및 그 동작 방법 {Image sensor, pixel array and operation method of the image sensor}
본 개시의 기술적 사상은 이미지 센서 및 픽셀 어레이에 관한 것으로서, 보다 상세하게는 복수의 픽셀들에 기초하여 픽셀 신호를 생성하는 이미지 센서 및 픽셀 어레이에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 광전하가 인가된 픽셀에서 출력되는 픽셀 신호를 다른 픽셀을 이용하여 조절하는 이미지 센서 및 픽셀 어레이를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 이미지 센서는 제1 컬럼 라인에 전기적으로 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이 및 클램프 전압 및 선택 전압을 인가받으며, 상기 클램프 전압에 기반하여 상기 제1 픽셀을 선택하고, 상기 선택 전압에 기반하여 상기 제2 픽셀을 선택하도록 구성되는 로우 드라이버를 포함하고, 상기 제1 컬럼 라인의 전압은, 상기 제2 픽셀의 독출 동작 동안에, 상기 제1 픽셀의 제1 출력 전압 및 상기 제2 픽셀의 제2 출력 전압 중에서 더 높은 전압에 기반하여 결정될 수 있다.
본 개시의 기술적 사상의 일측면에 따른 픽셀 어레이는 픽셀을 선택하는 신호로써 클램프 전압을 인가받고, 인가된 상기 클램프 전압에 응답하여 제1 출력 전압을 출력하는 제1 로우 픽셀, 픽셀을 선택하는 신호로써 선택 전압을 인가받고, 인가된 상기 선택 전압에 응답하여 포토 다이오드에서 출력된 광전압에 기초한 제2 출력 전압을 출력하는 제2 로우 픽셀 및 상기 제1 로우 픽셀 및 상기 제2 로우 픽셀이 전기적으로 연결되며, 상기 제1 출력 전압 및 상기 제2 출력 전압 중에서 더 높은 전압을 출력하는 제1 컬럼 라인을 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 복수의 픽셀들을 포함하는 이미지 센서의 동작 방법은 제1 픽셀 및 제2 픽셀의 리셋 트랜지스터를 턴온시키는 단계, 리셋 동작 동안, 제2 픽셀을 선택하는 선택 전압을 제2 픽셀에 인가하는 단계, 제2 픽셀의 전송 트랜지스터를 턴온시키고, 제1 픽셀을 선택하는 클램프 전압을 제1 픽셀에 인가하는 단계 및 독출 동작 동안, 상기 제1 픽셀의 제1 출력 전압 및 상기 제2 픽셀의 제2 출력 전압 중에서 더 높은 전압을 픽셀 신호로써 출력하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 이미지 센서 및 픽셀 어레이에 따르면, 컬럼 라인에서 출력되는 픽셀 신호를 복수의 픽셀들을 이용하여 조절함으로써 픽셀 노이즈를 감소시킬 수 있다. 또한, 본 개시의 예시적 실시예에 따른 이미지 센서 및 픽셀 어레이는, 별도의 클램프 라인을 구비하지 않고, 선택 트랜지스터로 클램프 전압을 인가함으로써 픽셀 신호를 조절할 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 클램프 컨트롤러를 설명하기 위한 회로도이다.
도 4는 본 개시의 예시적 실시예에 따른 클램프 컨트롤러를 설명하기 위한 회로도이다.
도 5는 본 개시의 예시적 실시예에 따른 클램프 컨트롤러의 동작을 설명하기 위한 회로도이다.
도 6은 본 개시의 예시적 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 회로도이다.
도 7은 본 개시의 예시적 실시예에 따른 서브 드라이빙 모듈을 설명하기 위한 블록도이다.
도 8은 본 개시의 실시예에 따라 픽셀 신호가 클램핑되지 않는 경우 이미지 센서 동작을 설명하기 위한 타이밍 다이어그램이다.
도 9는 본 개시의 실시예에 따라 픽셀 신호가 클램핑되는 경우 이미지 센서의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 10은 본 개시의 예시적 실시예에 따른 클램프 전압과 아날로그 게인의 관계를 설명하기 위한 그래프이다.
도 11은 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법을 설명하기 위한 흐름도이다.
도 12는 본 개시의 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
이미지 센서(100)는 픽셀 어레이(Pixel array, 110), 로우 드라이버(Row Driver, 120), 아날로그-디지털 컨버터(Analog Digital Converter; 이하 ADC, 130), 타이밍 생성기(Timing Generator, 170) 및 버퍼(Buffer, 180)를 포함할 수 있다.
이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)), 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
픽셀 어레이(110)는 각각이 복수의 로우(row) 라인(RL)들 및 복수의 컬럼(column) 라인(CL)들과 접속될 수 있고, 매트릭스 형태로 배치된 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 광 감지 소자(또는 포토 다이오드라고도 함)를 포함할 수 있다. 광 감지 소자는 외부에서 입사된 빛에 의해 광 전하를 생성할 수 있으며, 복수의 픽셀들 중 적어도 일부는 광 전하를 전압 또는 전류 신호로 변환하여 픽셀 신호(PXS)로써 출력할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우(row) 단위로 구동한다. 로우 드라이버(120)는 타이밍 생성기(170)에서 수신한 제어 신호(CTR)에 따라 픽셀 어레이(110)의 적어도 하나의 로우 라인을 선택할 수 있다. 선택된 로우 라인에 연연결된 픽셀은 픽셀 신호(PXS)를 출력한다. 한편, 로우 드라이버(120)는 픽셀의 독출 동작을 제어할 수 있다. 이하에서 독출 동작이란, 픽셀을 리셋하고 픽셀로부터 빛의 세기에 대응하는 크기의 픽셀 신호(PXS)를 출력하는 동작을 의미할 수 있다.
로우 드라이버(120)는 클램프 컨트롤러(121)를 포함할 수 있다. 클램프 컨트롤러(121)는 픽셀 어레이(110)에서 픽셀 신호(PXS)를 생성하기 위한 선택 전압(VSEL) 및 클램프 전압(VCLP)을 전송할 수 있다. 또한, 클램프 컨트롤러(121)는 픽셀 어레이(110)를 구성하는 복수의 픽셀들 중 적어도 하나의 픽셀과 전기적으로 연결될 수 있다. 이 경우, 클램프 컨트롤러(121)는 선택 전압(VSEL)에 기반하여 제1 픽셀의 광 전하에 기반하여 제1 픽셀의 출력인 제1 출력 전압을 출력할 수 있다. 또한, 클램프 컨트롤러(121)는 클램프 전압(VCLP)에 기반하여 제1 출력 전압을 제한하는 제2 출력 전압을 출력할 수 있다. 예컨대, 제1 출력 전압은 과도하게 밝은 이미지 영역을 구성할 수 있으며, 제2 출력 전압은 이미지 영역의 밝기를 제한하도록 구성될 수 있다. 즉, 클램프 컨트롤러(121)는 클램핑 기능을 수행하기 위해 클램프 전압(VCLP)을 출력할 수 있다. 또한, 클램프 전압(VCLP)의 레벨에 따라 밝기를 제한하는 정도가 달라질 수 있다.
ADC(130)는 픽셀 어레이(110)로부터 입력되는 아날로그 픽셀 신호를 디지털 신호로 변환한다. 예를 들어, ADC(130)는 리셋 신호와 이미지 신호의 차이를 유효하게 검출하기 위하여, 픽셀 신호를 램프 신호와 비교한 결과를 생성할 수 있다. ADC(130)는 비교 결과로 출력된 신호를 카운트하여 디지털 신호로 변환할 수 있다.
타이밍 생성기(170)는 이미지 센서(100)를 전반적으로 제어할 수 있다. 예를 들어, 로우 드라이버(120) 및 ADC(130) 각각에 제어 신호(CTR) 또는 클럭 신호(CLK)를 전송하여 로우 드라이버(120) 및 ADC(130)의 동작 또는 타이밍을 제어할 수 있다. 예를 들어, 타이밍 생성기(170)는 로우 드라이버(120)에 컨트롤 신호(CTR)를 제공하여 선택 전압(VSEL) 및 클램프 전압(VCLP)을 제어할 수 있다. 클램프 전압(VCLP)는 컨트롤 신호(CTR)에 따라 상이한 전압 레벨을 가질 수 있다.
버퍼(180)는 ADC(130)로부터 출력된 디지털 픽셀 신호(DPS)를 임시로 저장한 후 센싱하고 증폭하여 이미지 데이터(IDTA)로서 출력할 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다. 이하에서는 도 1의 참조부호와 함께 설명된다.
픽셀 어레이(110)는 각각이 복수의 로우 라인(RL)들 및 복수의 컬럼 라인(CL)들과 접속되며 복수의 픽셀들(PX)을 포함한다.
복수의 픽셀들(PX) 각각은 광 감지 소자를 포함한다. 예컨대, 광 감지 소자는 포토 다이오드, 포토 트랜지스터, 포트 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다. 복수의 픽셀들(PX) 각각은 적어도 하나의 광 감지 소자를 포함할 수 있으며, 예를 들어, 복수의 픽셀들(PX) 각각은 복수의 광 감지 소자를 포함할 수 있다. 복수의 광 감지 소자들은 광이 입사하는 방향으로 서로 적층될 수 있다.
복수의 픽셀들(PX) 각각은 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 복수의 픽셀들(PX)은 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 복수의 픽셀들(PX) 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터가 배치될 수 있다.
복수의 픽셀들(PX)은 광 감지 소자를 이용하여 빛을 감지하고, 광량에 비례하여 광전하를 출력할 수 있다. 예를 들어, 복수의 픽셀들(PX)은 밝은 빛이 인가되면 많은 전자(광전하)를 방출할 수 있다. 빛이 밝아질수록 광 감지 소자에서 출력되는 전압 레벨은 낮아질 수 있다. 다시 말해, 제2 픽셀(111b)에서 출력되는 제2 출력 전압의 레벨이 과도하게 낮아지는 경우 밴드 노이즈(Band noise)가 발생될 수 있으므로, 제2 출력 전압의 레벨을 제한하기 위해 제1 픽셀(111a)은 제1 전압을 출력할 수 있다.
클램프 컨트롤러(121)는 픽셀 어레이(110)의 적어도 하나의 로우들을 구동하며, 예컨대 복수의 픽셀들(PX)의 독출 동작을 수행하도록 제어할 수 있다. 로우 드라이버(120)는 타이밍 생성기(170)에서 생성된 로우 제어신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 로우 제어신호에 응답하여 픽셀 어레이(110)를 구성하는 로우 라인들 중에서 적어도 어느 하나의 로우 라인을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 선택 전압(VSEL) 및 클램프 전압(VCLP)을 생성할 수 있다. 제2 픽셀(111b)은 광전하에 기반한 제2 출력 전압을 출력할 수 있으며, 제1 픽셀(111a)은 클램프 전압(VCLP)에 기반하며, 제2 출력 전압을 제한하는, 제1 출력 전압을 생성할 수 있다. 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 선택 전압(VSEL) 및 클램프 전압(VCLP)에 의해 선택되는 로우들로부터 픽셀 신호(PXS)를 출력할 수 있다.
ADC(130)는 픽셀 어레이(110)로부터 입력되는 아날로그 픽셀 신호를 디지털 신호로 변환한다. ADC(130)는 비교 블록(140) 및 카운터 블록(150)을 포함할 수 있다.
비교 블록(140)은 픽셀 어레이(110)를 구성하는 컬럼 라인(CL)들 중에서 어느 하나의 컬럼 라인에 접속된 단위 픽셀로부터 출력되는 픽셀 신호(PXS)를 램프 신호(RAMP)와 비교한다. 비교 블록(140)은 각각의 컬럼에 대응하여 구비되는 복수의 비교 회로(141)들을 포함하며, 각 비교 회로(141)들은 픽셀 어레이(110) 및 램프 신호 발생기(160)와 연결된다.
비교 회로(141)는 픽셀 신호(PXS)와 램프 신호 발생기(160)로부터 발생된 램프 신호(RAMP)를 입력받아 서로 비교하고, 비교 결과 신호를 출력단으로 출력할 수 있다.
비교 회로(141)는 상관 이중 샘플링 기법(Correlated Double Sampling)이 적용되는 비교 결과 신호를 생성할 수 있으며, 상관 이중 샘플링 회로로 지칭될 수 있다. 복수의 픽셀들(PX)로부터 출력되는 픽셀 신호들은 각 픽셀마다 가지는 픽셀 고유의 특성(예컨대, FPN(Fixed Pattern Noise) 등)에 의한 편차 및/또는 복수의 픽셀들(PX)로부터 픽셀 신호를 출력하기 위한 로직의 특성 차이에 기인한 편차를 가질 수 있다. 이러한 픽셀 신호들간의 편차를 보상하기 위하여, 픽셀 신호들 각각에 대하여 리셋 성분(또는 리셋 신호) 및 이미지 성분(또는 이미지 신호)을 구하고 그 차이를 유효한 신호 성분으로 추출하는 것을 상관 이중 샘플링이라고 한다. 비교 회로(141)는 상관 이중 샘플링 기법이 적용되는 비교 결과 신호를 출력할 수 있다.
램프 신호 발생기(160)는 램프 신호(RAMP)를 생성할 수 있다. 램프 신호 발생기(160)는 타이밍 생성기(170)로부터 제공되는 램프 제어 신호에 기초해 동작할 수 있다. 램프 제어 신호는 램프 인에이블 신호, 모드 신호 등을 포함할 수 있다. 램프 신호 발생기(160)는 램프 인에이블 신호가 활성화되면, 모드 신호에 기초하여 설정되는 기울기를 가지는 램프 신호를 생성할 수 있다.
카운터 블록(150)은 복수의 카운터(151)들을 포함할 수 있다. 복수의 카운터(151)들 각각은 비교 회로(141)들의 출력단에 연결되어 각 비교 회로(141)의 출력에 기초하여 카운트할 수 있다. 카운터 제어 신호는 카운터 클럭 신호, 복수의 카운터(151)들의 리셋(reset) 동작을 제어하는 카운터 리셋 신호, 및 복수의 카운터(151)들 각각의 내부 비트를 반전시키는 반전 신호 등을 포함할 수 있다. 카운터 블록(150)은 카운터 클럭 신호에 따라 비교 결과 신호를 카운팅하여 디지털 신호로 출력한다.
카운터(151)는 업/다운 카운터(Up/Down Counter) 및 비트-와이즈 카운터(Bit-wise Inversion Counter)등을 포함할 수 있다. 이때, 비트-와이즈 카운터는 업/다운 카운터와 비슷한 동작을 수행할 수 있다. 예컨대, 비트-와이즈 카운터는 업 카운트만 수행하는 기능 및 특정 신호가 들어오면 카운터 내부의 모든 비트를 반전하여 1의 보수(1's complement)로 만드는 기능을 수행할 수 있다. 비트-와이즈 카운터는 리셋 카운트(reset count)를 수행한 후 이를 반전하여 1의 보수, 즉, 음수 값으로 변환할 수 있다.
버퍼(180)는 컬럼 메모리 블록(181) 및 센스 앰프(182)를 포함하고, 컬럼 메모리 블록(181)은 복수의 메모리(183)들을 포함할 수 있다. 복수의 메모리(183)들 각각은 복수의 카운터(151) 각각으로부터 출력되는 디지털 신호를 임시 저장한 후 센스 앰프(182)로 출력하며, 센스 앰프(182)는 복수의 메모리(183)들로부터 출력되는 디지털 신호들을 센싱하고 증폭할 수 있다. 센스 앰프(182)는 증폭된 디지털 신호들을 이미지 데이터(IDTA)로서 출력할 수 있다.
한편, 도 2에 도시된 로우 라인(RL)들 및 컬럼 라인(CL)들을 포함하는 이미지 센서(100)에 포함된 구성들의 개수 및 구조는 예시적인 것에 불과하며 이에 제한해석 될 수 없다.
도 3은 본 개시의 예시적 실시예에 따른 클램프 컨트롤러를 설명하기 위한 회로도이다.
픽셀 어레이(110)는 동일한 컬럼 라인(CL)에 연결된 제1 픽셀(111a) 및 제2 픽셀(111b)을 포함할 수 있다. 제1 픽셀(111a) 및 제2 픽셀(111b)은 서로 다른 로우에 포함된 픽셀이 될 수 있다. 일 예로, 제1 픽셀(111a) 및 제2 픽셀(111b)은 인접한 로우에 위치할 수 있으며, 다른 예로, 제1 픽셀(111a) 및 제2 픽셀(111b) 사이에 적어도 하나의 픽셀이 형성될 수 있다. 동일한 컬럼 라인(CL)에 연결되었다는 측면에서, 제1 픽셀(111a) 및 제2 픽셀(111b)은 각각 제1 로우 픽셀 및 제2 로우 픽셀로 칭할 수 있다. 설명의 편의상 각각의 로우에 포함하는 픽셀 중 하나만을 도시하였으나, 이하에서 설명하는 제1 픽셀(111a) 및 제2 픽셀(111b)은 각각의 로우에 포함된 복수의 픽셀로 예시될 수 있다.
도 3을 참고하면, 제1 픽셀(111a)은 제1 리셋 트랜지스터(RX1), 제1 전송 트랜지스터(TX1), 제1 드라이브 트랜지스터(DX1), 제1 선택 트랜지스터(SX1), 제1 포토 다이오드(PD1), 제1 플로팅 디퓨전 노드(FD1) 및 제1 노드(N1)를 포함할 수 있다. 유사하게, 제2 픽셀(111b)은 제2 리셋 트랜지스터(RX2), 제2 전송 트랜지스터(TX2), 제2 드라이브 트랜지스터(DX2), 제2 선택 트랜지스터(SX2), 제2 포토 다이오드(PD2), 제2 플로팅 디퓨전 노드(FD2) 및 제2 노드(N2)를 포함할 수 있다. 이 경우, 포토 다이오드들(PD1, PD2)은 다른 유형의 광 감지 소자로 구현될 수 있다.
도 3을 참고하면, 클램프 컨트롤러(121)는 드라이빙 모듈(210), 선택 전압 모듈(220) 및 클램프 전압 모듈(230)을 포함할 수 있다. 제1 드라이빙 모듈(210a), 제1 선택 전압 모듈(220a) 및 제1 클램프 전압 모듈(230a)은 제1 픽셀(111a)을 제어하기 위해 구비될 수 있으며, 제2 드라이빙 모듈(210b), 제2 선택 전압 모듈(220b) 및 제2 클램프 전압 모듈(230b)는 제2 픽셀(111b)을 제어하기 위해 구비될 수 있다.
제1 드라이빙 모듈(210a) 및 제2 드라이빙 모듈(210b)은, 제1 선택 전압 모듈(220a) 및 제2 선택 전압 모듈(220b)을 제어하기 위해 선택 제어 신호(SEL_EN) 및 클램프 제어 신호(SEL_CTRL)를 출력할 수 있다. 구체적으로, 제1 드라이빙 모듈(210a)은 제1 선택 전압 모듈(220a)이 제1 선택 신호(SEL1)로써 선택 전압(VSEL)을 제1 픽셀(111a)에 인가하도록, 선택 제어 신호(SEL_EN) 및 클램프 제어 신호(SEL_CTRL)를 출력할 수 있다. 또한, 제1 드라이빙 모듈(210a)은 제1 클램프 전압 모듈(230a)이 제1 선택 신호(SEL1)로써 클램프 전압(VCLP)을 제1 픽셀(111a)에 인가하도록, 제1 클램프 제어 신호(SEL_CTRL)를 출력할 수 있다. 제2 드라이빙 모듈(210b)의 동작은 위와 유사하므로 생략하기로 한다.
제1 선택 전압 모듈(220a)은 선택 전압(VSEL)을 인가받고, 선택 제어 신호(SEL_EN) 및 클램프 제어 신호(SEL_CTRL)에 기반하여 스위칭 동작을 수행함으로써, 선택 전압(VSEL)을 출력할 수 있다. 일 예로, 제1 선택 전압 모듈(220a)은 이미지 센서(100)에 포함된 전압 생성기 및/또는 타이밍 생성기(170)로부터 선택 전압(VSEL)을 인가받을 수 있으며, 다른 예로, 제1 선택 전압 모듈(220a)은 선택 전압(VSEL)을 생성할 수도 있다. 제2 선택 전압 모듈(220b)의 동작은 위와 유사하므로 생략하기로 한다.
제1 클램프 전압 모듈(230a)은 클램프 전압(VCLP)을 인가받고, 클램프 제어 신호(SEL_CTRL)에 기반하여 스위칭 동작을 수행함으로써, 클램프 전압(VCLP)을 출력할 수 있다. 일 예로, 제1 클램프 전압 모듈(230a)은 이미지 센서(100)에 포함된 전압 생성기 및/또는 타이밍 생성기(170)로부터 클램프 전압(VCLP)을 인가받을 수 있으며, 다른 예로, 제1 선택 전압 모듈(220a)은 클램프 전압(VCLP)을 생성할 수도 있다. 제2 클램프 전압 모듈(230b) 의 동작은 위와 유사하므로 생략하기로 한다.
도 4는 본 개시의 예시적 실시예에 따른 클램프 컨트롤러를 설명하기 위한 회로도이다.
도 4를 참조하면, 제1 드라이빙 모듈(210a) 및 제2 드라이빙 모듈(210b)은 각각 제1 서브 드라이빙 모듈들(211a, 211b) 및 제2 서브 드라이빙 모듈들(212a, 212b)을 포함할 수 있다. 제1 서브 드라이빙 모듈(211a)은 선택 제어 신호(SEL_EN)를 출력할 수 있으며, 제2 서브 드라이빙 모듈(212a)은 클램프 제어 신호(SEL_CTRL)를 출력할 수 있다. 제1 서브 드라이빙 모듈(211a) 및 제1 서브 드라이빙 모듈(211b)은 각각 타겟이 되는 픽셀이 다를 뿐 기능은 동일하며, 제2 서브 드라이빙 모듈들(212a, 212b) 또한 마찬가지이다. 이하에서는, 제1 서브 드라이빙 모듈(211a) 및 제2 서브 드라이빙 모듈(212a)을 예시하여 설명하며, 제1 서브 드라이빙 모듈(211b) 및 제2 서브 드라이빙 모듈(212b)은 그와 유사하므로 생략하기로 한다.
제1 선택 전압 모듈(220a)은 서로 전기적으로 연결된 제1 선택 제어 트랜지스터(221a), 제2 선택 제어 트랜지스터(222a) 및 제3 선택 제어 트랜지스터(223a)를 포함할 수 있다. 제1 선택 전압 모듈(220a)은 수신된 신호에 기반하여 선택 전압(VSEL)을 제1 선택 신호(SEL1)로써 출력할 수 있다. 제1 선택 제어 트랜지스터(221a)는 소스/드레인 단자를 통해 선택 전압(VSEL)을 인가받을 수 있으며, 게이트 단자를 통해 선택 제어 신호(SEL_EN)를 수신할 수 있다. 제2 선택 제어 트랜지스터(222a)는 게이트 단자를 통해 클램프 제어 신호(SEL_CTRL)를 수신할 수 있다. 또한, 제3 선택 제어 트랜지스터(223a)는 게이트 단자를 통해 선택 제어 신호(SEL_EN)를 수신할 수 있다.
제1 클램프 전압 모듈(230a)은 클램프 제어 트랜지스터(231a)를 포함할 수 있다. 클램프 제어 트랜지스터(231a)는 소스/드레인 단자를 통해 클램프 전압(VCLP)을 인가받을 수 있으며, 게이트 단자를 통해 클램프 제어 신호(SEL_CTRL)를 수신할 수 있다. 제1 클램프 전압 모듈(230a)은 수신된 신호에 기반하여 클램프 전압(VCLP)을 제1 선택 신호(SEL1)로써 출력할 수 있다. 제1 픽셀(111a)은 제1 출력 전압(VOUT1)을 출력할 수 있으며, 제1 선택 신호(SEL1)에 기반하여 제1 출력 전압(VOUT1)의 레벨이 결정될 수 있다. 일 예로, 제1 출력 전압(VOUT1)의 레벨은 클램프 전압(VCLP)의 레벨에 기반할 수 있으며, 다른 예로, 제1 출력 전압(VOUT1)의 레벨은 제1 포토 다이오드(PD1)에서 출력된 광전류 또는 광전압에 기반할 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 클램프 컨트롤러의 동작을 설명하기 위한 회로도이다.
도 5를 참조하면, 제1 선택 제어 트랜지스터(221a)는 로직 하이의 선택 제어 신호(SEL_EN)를 수신하고, 제1 선택 제어 트랜지스터(221a)는 턴 오프됨으로써 선택 전압(VSEL)을 출력하지 않을 수 있다. 도시된 도 5의'H'는 로직 하이의 신호를 의미할 수 있으며, 'L'은 로직 로우의 신호를 의미할 수 있다. 한편, 클램프 제어 트랜지스터(231a)는 로직 로우의 클램프 제어 신호(SEL_CTRL)을 수신하고, 제1 클램프 제어 트랜지스터(231a)는 턴 온됨으로써 클램프 전압(VCLP)을 제1 선택 트랜지스터(SX1)로 출력할 수 있다. 다시 말해, 제1 클램프 전압 모듈(230a)은 클램프 전압(VCLP)을 제1 선택 신호(SEL1)로써 출력할 수 있으며, 제1 픽셀(111a)의 제1 선택 트랜지스터(SX1)는 클램프 전압(VCLP)의 레벨에 기반한 제1 출력 전압(VOUT1)을 출력할 수 있다. 여기서, 제1 선택 트랜지스터(SX1)는 컬럼 라인(CL)과 연결될 수 있으며, 제2 트랜지스터(SX2) 또한 컬럼 라인(CL)과 연결될 수 있다.
한편, 제2 픽셀(111b)의 관점에서 이미지 센서(100)의 동작은 아래와 같다. 제1 선택 제어 트랜지스터(221b)는 로직 로우의 선택 제어 신호(SEL_EN)를 수신하고, 제1 선택 제어 트랜지스터(221b)는 턴 온됨으로써 선택 전압(VSEL)을 제2 선택 트랜지스터(SX2)의 게이트 단자로 출력할 수 있다. 이 경우, 클램프 제어 트랜지스터(231b)는 로직 하이의 클램프 제어 신호(SEL_CTRL)을 수신하고, 클램프 제어 트랜지스터(231b)는 턴 오프됨으로써 클램프 전압(VCLP)을 출력하지 않을 수 있다. 따라서, 제2 선택 전압 모듈(220b)은 선택 전압(VSEL)을 제2 선택 신호(SEL2)로써 출력할 수 있으며, 제2 픽셀(111b)의 제2 선택 트랜지스터(SX2)는 제2 포토 다이오드(PD2)에서 출력된 광전류 또는 광전압의 레벨에 기반한 제2 출력 전압(VOUT2)을 출력할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 회로도이다.
본 개시의 예시적 실시예에 따르면, 제1 픽셀(111a)을 선택하는 제1 선택 신호(SEL1)로써 클램프 전압(VCLP)이 인가될 수 있으며, 제2 픽셀(111b)을 선택하는 제2 선택 신호(SEL2)로써 선택 전압(VSEL)이 인가될 수 있다. 여기서, 클램프 전압(VCLP)은 제2 출력 전압(VOUT2)의 레벨이 과도하게 낮은 경우(즉, 이미지 영역이 과도하게 밝은 경우), 제2 출력 전압(VOUT2)의 레벨의 하한을 구성하는 전압일 수 있다. 제2 출력 전압(VOUT2)의 레벨의 하한은 제1 출력 전압(VOUT1)의 레벨일 수 있다. 또한, 선택 전압(VSEL)은, 제2 포토 다이오드(PD2)의 광전압(Vsig)에 기반한 제2 출력 전압(VOUT2)이, 픽셀 신호(PXS)로써 출력되도록 구성된 전압일 수 있다. 즉, 제2 픽셀(111b)은 피사체를 캡쳐한 것에 응답하여 제2 출력 전압(VOUT2)을 출력할 수 있다.
제1 픽셀(111a)은 클램프 전압(VCLP)에 기반한 제1 출력 전압(VOUT1)을 출력할 수 있다. 구체적으로, 제1 픽셀(111a)의 제1 전송 트랜지스터(TX1)는 비활성화 레벨의 제1 전송 신호(TG1)에 의해 턴 오프될 수 있다. 따라서, 제1 포토 다이오드(PD1)의 광전류 또는 광전압은 제1 플로팅 디퓨전 노드(FD1)에 전달되지 않을 수 있다. 제1 선택 트랜지스터(SX1)는 제1 선택 신호(SEL1)로써 인가된 클램프 전압(VCLP)을 인가받을 수 있다. 제1 선택 트랜지스터(SX1)는 소스 팔로워 트랜지스터로 구성될 수 있다. 이에 따라, 제1 출력 전압(VOUT1)은 클램프 전압(VCLP)에서 게이트-소스 전압(VSXgx)을 차감한 레벨을 가질 수 있다.
제2 픽셀(111b)은 선택 전압(VSEL)에 기반하여 광전압(Vsig)에 의한 제2 출력 전압(VOUT2)을 출력할 수 있다. 구체적으로, 제2 픽셀(111b)의 제2 전송 트랜지스터(TX2)는 활성화 레벨의 제2 전송 신호(TG2)에 의해 턴 온될 수 있다. 따라서, 제2 포토 다이오드(PD2)의 광전압(Vsig)은 제2 플로팅 디퓨전 노드(FD2)로 인가될 수 있다. 한편, 제2 리셋 트랜지스터(RX2)가 턴 온됨에 따라 픽셀 전압(VPIX) 또한 제2 플로팅 디퓨전 노드(FD2)로 인가될 수 있다. 이 경우, 광전압(Vsig)은 광전자에 의한 네거티브 레벨의 전압이므로, 제2 플로팅 디퓨전 노드(FD2)에 인가되는 전압은 픽셀 전압(VPIX)에서 광전압(Vsig)을 차감한 레벨일 수 있다. 즉, VFD2 = VPIX - Vsig과 같이 표현될 수 있다. 여기서 VFD2는 제2 플로팅 디퓨전 노드(FD2)의 전압을 의미할 수 있다.
제2 드라이브 트랜지스터(DX2)는 소스 팔로워로써 동작할 수 있으며, 제2 노드(N2)의 전압은 제2 플로팅 디퓨전 노드(FD2)의 전압에서 광전압(Vsig) 및 게이트-소스 전압(VSFgs)을 차감한 레벨을 가질 수 있다. 또한, 제2 선택 트랜지스터(SX2)의 게이트 단자에 인가되는 선택 전압(VSEL)은 클램프 전압(VCLP) 보다 작을 수 있으며, 이 경우 제2 선택 트랜지스터(SX2)의 소스/드레인 단자들 양 단에서 관측되는 저항의 값은 0(zero)에 수렴할 수 있다. 예컨대, 선택 전압(VSEL)은 3V 이상의 전압 레벨 중에서 최적 값으로 조절하여 제2 선택 트랜지스터(SX2)의 소스/드레인 단자들 양단에서 저항 값이 관측되지 않도록 구성될 수 있다. 이 때, 클램프 전압(VCLP)은 1V 내지 2V의 값을 가질 수 있다. 이에 따라, 제2 노드(N2)에서 관측되는 전압은, 픽셀 전압(VPIX)에서 광전압(Vsig) 및 게이트-소스 전압(VSFgs)을 차감한 레벨을 가질 수 있으며, 제2 선택 트랜지스터(SX2)의 소스/드레인 단자들 양단의 저항은 관측되지 않으므로, 제2 출력 전압(VOUT2)은 제2 노드(N2)의 전압과 동일할 수 있다. 즉, 제2 출력 전압(VOUT2)은 픽셀 전압(VPIX)에서 광전압(Vsig) 및 게이트-소스 전압(VSFgs)을 차감한 레벨을 가질 수 있다.
본 개시의 일 실시예에 따르면, 컬럼 라인(CL)이 최종적으로 출력하는 신호인 픽셀 신호(PXS)는 제1 출력 전압(VOUT1) 및 제2 출력 전압(VOUT2) 중 더 높은 레벨의 전압으로 결정될 수 있다. 예컨대, 제1 선택 트랜지스터(SX1) 및 제2 선택 트랜지스터(SX2)는 승자승 회로로 구현될 수 있다. 이 경우, 광전압(Vsig)의 레벨이 상대적으로 낮은 경우, 제2 출력 전압(VOUT2)의 레벨이 제1 출력 전압(VOUT1)의 레벨보다 높아질 수 있으며, 픽셀 신호(PXS)로써 제2 출력 전압(VOUT2)이 출력될 수 있다. 반면, 광전압(Vsig)의 레벨이 상대적으로 큰 경우, 제2 출력 전압(VOUT2)의 레벨이 제1 출력 전압(VOUT1)의 레벨보다 낮아질 수 있으며, 이 경우, 픽셀 신호(PXS)로써 제1 출력 전압(VOUT1)이 출력될 수 있다. 다시 말해, 컬럼 라인(CL)의 전압(즉, 픽셀 신호(PXS))은 제2 픽셀(111b)의 독출 동작 동안 클램프 전압(VCP)에서 게이트-소스 전압(VSXgx)을 차감한 값보다 같거나 큰 전압을 가질 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 서브 드라이빙 모듈을 설명하기 위한 블록도이다.
도 7을 참조하면, 서브 드라이빙 모듈(SM)은 프리앰프(PA) 및 레벨 시프터(LS)를 포함할 수 있으며, 도 5에서 전술한 제1 서브 드라이빙 모듈들(211a, 211b) 및 제2 서브 드라이빙 모듈들(212a, 212b)로 구현될 수 있다. 프리앰프(PA)는 외부에서 수신된 신호를 기반으로 제1 프리앰프 출력 신호(PRE_OUT) 및 제2 프리앰프 출력 신호(PRE_OUTb)를 출력할 수 있으며, 제1 프리앰프 출력 신호(PRE_OUT) 및 제2 프리앰프 출력 신호(PRE_OUTb)는 서로 인버팅된 신호일 수 있다. 여기서, 프리앰프(PA)는 타이밍 생성기(170) 또는 전압 생성기로부터 신호를 수신할 수 있다. 한편, 레벨 시프터(LS)는 서브 드라이빙 모듈(SM)과 그 외부의 회로의 전압 레벨을 정합시키기 위해 구비될 수 있으며, 수신된 제1 프리앰프 출력 신호(PRE_OUT) 및 제2 프리앰프 출력 신호(PRE_OUTb)의 전압 레벨을 시프트-업 시키거나, 시프트-다운 시킬 수 있다. 이로써, 레벨 시프터(LS)는 선택 제어 신호(SEL_EN) 및/또는 클램프 제어 신호(SEL_CTRL)를 출력할 수 있다.
도 8은 본 개시의 실시예에 따라 픽셀 신호가 클램핑되지 않는 경우 이미지 센서 동작을 설명하기 위한 타이밍 다이어그램이며, 도 9는 본 개시의 실시예에 따라 픽셀 신호가 클램핑되는 경우 이미지 센서의 동작을 설명하기 위한 타이밍 다이어그램이다. 이하에서는 도 2 및 도 4의 참조부호와 함께 설명된다.
도 8 및 도 9를 참고하면, 로우 단위로 픽셀들을 동작시키는 시간(H-END)동안 서로 다른 전압을 시간의 흐름에 따라 표현한 다이어그램으로, 가로축은 시간을, 세로축은 전압을 나타낸다. 한편, [H]는 로직 하이 레벨을 의미하며, [L]는 로직 로우 레벨을 의미한다. 이 외의 [VPIX], [VPIX-Vgs], [VCLP], [VSEL], [VPIX-Vsig], [VPIX-Vsig-Vgs] 및 도 9의 [VCLP-Vgs]는 각각의 노테이션에 대응되는 아날로그 전압 크기를 의미한다. 이하에서는 좌측부터 우측으로 시간의 흐름에 따라 설명한다.
도 8 및 도 9를 참고하면, 제1 픽셀(111a) 및 제2 픽셀(111b)은 리셋 구간(Reset ADC)에서 동작할 수 있다. 로우 드라이버(120)는 리셋 시간(tR)에 로직 하이의 제1 리셋 신호(RG1)를 인가함에 응답하여, 제1 플로팅 디퓨전 노드(FD1)의 전압은 픽셀 전압(VPIX)의 레벨로 상승할 수 있다. 제1 드라이브 트랜지스터(DX1)의 게이트 단자는 제1 플로팅 디퓨전 노드(FD1)와 연결되어 있기 때문에, 제1 드라이브 트랜지스터(DX1)의 소스/드레인 단자와 연결된 제1 노드(N1)의 전압은 픽셀 전압(VPIX)에서 게이트-소스 전압(Vgs) 만큼 차감된 레벨로 상승할 수 있다.
한편, 리셋 구간(Reset ADC)에서, 로우 드라이버(120)는 리셋 시간(tR)에 로직 하이의 제2 리셋 신호(RG2)를 인가함에 응답하여, 제2 플로팅 디퓨전 노드(FD2)의 전압은 픽셀 전압(VPIX)의 레벨로 상승할 수 있다. 또한, 클램프 컨트롤러(121)는 리셋 시간(tR)에 로직 하이의 선택 전압(VSEL)을 인가할 수 있으며, 선택 전압(VSEL)은 독출 구간(Signal ADC)까지 로직 하이 레벨을 유지할 수 있다. 이에 응답하여, 리셋 구간(Reset ADC) 및 독출 구간(Signal ADC)에서 픽셀 신호(PXS)는 제2 선택 트랜지스터(SX2)의 게이트-소스 전압(VSFgs)만큼 차감된 레벨을 가질 수 있다.
도 8 및 도 9를 참고하면, 제1 픽셀(111a) 및 제2 픽셀(111b)은 신호 구간(Signal ADC)에서 동작할 수 있다. 로우 드라이버(120)는 로직 하이 레벨의 제2 전송 신호(TG2)를 인가함에 응답하여, 이미지 센서(100)는 신호 구간(Signal ADC)에 진입할 수 있다. 로직 하이 레벨의 제2 전송 신호(TG2)에 응답하여, 제2 플로팅 디퓨전 노드(FD2)의 전압 레벨은 광전압(Vsig)에 의해 하락할 수 있다.
도 8을 참고하면, 클램프 컨트롤러(121)는 제1 선택 신호(SEL1)로써 클램프 전압(VCLP)을 인가할 수 있다. 클램프 전압(VCLP)에 기반한 클램핑 레벨(예컨대, 제1 출력 전압(VOUT1)의 레벨)보다 제2 출력 전압(VOUT2)의 레벨(도시된 [VPIX-Vsig-VSFgs])이 높기 때문에, 픽셀 신호(PXS)는 클램핑 되지 않을 수 있다. 반면에, 도 9를 참고하면, 클램프 전압(VCLP)에 기반한 클램핑 레벨(도시된 [VCLP-Vgs])보다 제2 출력 전압(VOUT2)의 레벨(도시된 [VPIX-Vsig-VSFgs])이 낮기 때문에, 픽셀 신호(PXS)는 클램핑 될 수 있다. 여기서, 상기 클램핑 레벨은 클램핑 전압(VCLP)의 레벨에서 제1 선택 트랜지스터(SX1)의 게이트-소스 전압(VSXgs)의 레벨을 차감한 레벨일 수 있다.
이에 따라, 제2 포토 다이오드(PD2)로 과도하게 밝은 빛이 들어오는 경우 (즉, 광전압(Vsig)의 레벨이 과도하게 높아지는 경우), 클램프 전압(VCLP)을 이용하여 소정의 값 이하로 픽셀 신호(PXS)의 전압이 감소하지 않을 수 있다. 따라서, 이미지 센서(100)에서 발생하는 다양한 노이즈(예컨대, HBN(Horizontal Band Noise))를 방지할 수 있다.
본 개시의 일 실시예에 따르면, 클램핑 전압(VCLP)은 범위적 제약을 가질 수 있다. 예컨대, 클램핑 전압(VCLP)은 아래의 수학식 1과 같은 조건에서 픽셀 신호(PXS)를 온전하게 표현할 수 있다.
Figure pat00001
수학식 1에서, VCLP는 클램프 전압, VPIX는 픽셀 전압, VSFgs는 제1 드라이브 트랜지스터(DX1) 또는 제2 드라이브 트랜지스터(DX2)의 게이트-소스 전압, Vsigmax는 광전압의 최대 값, VSXgs는 제1 선택 트랜지스터(SX1) 또는 제2 선택 트랜지스터(SX2)의 게이트-소스 전압을 의미한다.
다른 예로, 클램핑 전압(VCLP)은 아래의 수학식 2와 같은 조건을 만족할 수 있다. 수학식 2는 제1 선택 트랜지스터(SX1) 및/또는 제2 선택 트랜지스터(SX2)가 소스 팔로워로써 동작하기 위한 포화(saturation) 동작 범위일 수 있다.
Figure pat00002
수학식 2에서, VCLP는 클램프 전압, VPIX는 픽셀 전압, VSFgs는 제1 드라이브 트랜지스터(DX1) 또는 제2 드라이브 트랜지스터(DX2)의 게이트-소스 전압, Vthsel은 제1 선택 트랜지스터(SX1) 또는 제2 선택 트랜지스터(SX2)의 임계 전압(threshold voltage)을 의미한다.
도 10은 본 개시의 예시적 실시예에 따른 클램프 전압과 아날로그 게인의 관계를 설명하기 위한 그래프이다. 이하에서는 도 2 및 도 4의 참조부호와 함께 설명된다. 도 10의 (a) 및 (b)는 가로축은 시간, 세로축은 전압을 의미하는 그래프이다.
도 10의 (a)를 참조하면, 클램프 전압(VCLP)은 ADC(130)가 정상적으로 동작할 수 있는 범위(ADC_SAT)에서, 아날로그 게인(analog gain)에 따라 클램프 전압(VCLP)의 레벨이 달라질 수 있다. 예컨대, 이미지 센서(100)에 포함된 타이밍 생성기(170) 또는 전압 생성기는, 아날로그 게인에 관한 정보를 수신하고, 아날로그 게인의 N 배(예컨대, N은 1 내지 16의 값 중 하나)에 대응되는 클램프 전압(VCLP)을 생성할 수 있다. 한편, 아날로그 게인은, ADC(130)가 아날로그 신호를 디지털 신호로 변환하기 전에, 아날로그 신호를 증폭시키기 위한 값일 수 있다.
도 10의 (b)를 참조하면, 클램프 전압(VCLP)은 픽셀 신호(PXS)의 레벨을 제한할 수 있으며, 이 경우 클램프 전압(VCLP)은 아날로그 게인의 N 배의 레벨을 가질 수 있다. 이에 따라, 픽셀 신호(PXS)는 ADC(130)가 정상적으로 동작할 수 있는 범위(ADC_SAT)의 레벨에서 출력될 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법을 설명하기 위한 흐름도이다. 이하에서는, 이하에서는 도 2 및 도 4의 참조부호와 함께 설명된다.
도 11을 참조하면, 제1 픽셀(111a) 및 제2 픽셀(111b) 각각의 리셋 트랜지스터들(RX1, RX2)을 턴온(S110) 시킬 수 있다. 즉, 이미지 센서(100)는 제1 픽셀(111a) 및 제2 픽셀(111b)에 대한 리셋 동작을 수행할 수 있다. 리셋 동작 동안에, 클램프 컨트롤러(121)는 제2 픽셀(111b)을 선택하는 선택 전압(VSEL)을 제2 픽셀(111b)에 인가할 수 있다. 선택 전압(VSEL)을 인가함으로써, 제2 픽셀(111b)은 광전압(Vsig)에 기반한 제2 출력 전압(VOUT2)을 출력할 수 있다.
이 후, 독출 동작 동안 제1 픽셀(111a)의 제1 출력 전압(VOUT1) 및 제2 픽셀(111b)의 제2 출력 전압(VOUT2) 중에서 더 높은 전압을 픽셀 신호(PXS)로써 출력(S130)할 수 있다. 제1 픽셀(111a) 및 제2 픽셀(111b)의 선택 트랜지스터들(SX1, SX2)은 소스 팔로워 및 승자승 회로로써 기능할 수 있다. 따라서, 제1 선택 트랜지스터(SX1)의 소스/드레인 단자로 출력되는 제1 출력 전압(VOUT1) 및 제2 선택 트랜지스터(SX2)의 소스/드레인 단자로 출력되는 제2 출력 전압(VOUT2) 중 더 높은 레벨의 전압을 칼럼 라인(CL)으로 출력할 수 있다. 다시 말해, 제2 출력 전압(VOUT2)의 레벨을 클램프 전압(VCLP)의 레벨에 기반하여 제한할 수 있다.
도 12는 본 개시의 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 12를 참고하면, 본 개시의 실시예에 따른 이미지 처리 시스템(400)은 이미지 센서(100), 이미지 프로세서(200), 디스플레이 유닛(500) 및 렌즈(320)를 포함할 수 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), ADC(130), 램프 신호 발생기(160) 및 타이밍 생성부(170), 제어 레지스터 블록(190) 및 버퍼(180)를 포함할 수 있다. 로우 드라이버(120)는 클램프 컨트롤러(121)를 포함할 수 있다.
이미지 센서(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(320)를 통해 촬상된 물체(310)를 센싱하고, 이미지 프로세서(200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(500)에 출력할 수 있다. 이때, 디스플레이 유닛(500)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(500)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말을 포함할 수 있다.
이미지 프로세서(200)는 카메라 컨트롤러(201), 이미지 신호 프로세서(202) 및 PC I/F(203)를 포함할 수 있다. 카메라 컨트롤러(201)는 제어 레지스터 블록(190)을 제어할 수 있다. 예를 들어, 카메라 컨트롤러(201)는 I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블록(190)을 제어할 수 있다. 그러나, 이에 제한되는 것은 아니며, 카메라 컨트롤러(201)와 컨트롤 레지스터 블록(190) 사이에는 다양한 인터페이스가 적용될 수 있다.
이미지 신호 프로세서(202)는 버퍼(180)의 출력 신호인 이미지 데이터(IDTA)를 입력 받아 이미지를 사람이 보기 좋도록 가공/처리하여 가공/처리된 이미지를 디스플레이 유닛(500)으로 출력할 수 있다. 또는 이미지 신호 프로세서(202)는 PC IF(203)를 통해 외부 호스트로부터 제어 신호를 수신하고, 가공/처리된 이미지를 외부 호스트에 제공할 수 있다. 도 12에서, 이미지 신호 프로세서(202)가 이미지 프로세서(200) 내부에 위치하는 것으로 도시되었으나, 이에 제한되는 것은 아니며, 이미지 신호 프로세서(202)는 이미지 센서(100) 내부에 위치할 수도 있다.
한편, 이미지 센서(100)로서, 도 1을 참조하여 설명한 이미지 센서(100)가 적용될 수 있다. 제어 레지스터 블록(190)은 램프 신호 발생기(160), 타이밍 생성부(170), 및 버퍼(180) 각각에 제어 신호를 출력하여 동작을 제어할 수 있다. 이때, 상기 제어 레지스터 블록(190)은 카메라 컨트롤러(201)의 제어를 받아 동작할 수 있다.
픽셀 어레이(110), 로우 드라이버(120), ADC(130), 타이밍 생성부(170), 및 버퍼(180)에 대하여, 이전 도면들을 참조하여 상세하게 설명한 바 중복되는 설명은 생략하기로 한다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 제1 컬럼 라인에 전기적으로 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및
    클램프 전압 및 선택 전압을 인가받으며, 상기 클램프 전압에 기반하여 상기 제1 픽셀을 선택하고, 상기 선택 전압에 기반하여 상기 제2 픽셀을 선택하도록 구성되는 로우 드라이버를 포함하고,
    상기 제1 컬럼 라인의 전압은, 상기 제2 픽셀의 독출 동작 동안에, 상기 제1 픽셀의 제1 출력 전압 및 상기 제2 픽셀의 제2 출력 전압 중에서 더 높은 전압에 기반하여 결정되는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제2 픽셀은 포토 다이오드가 출력하는 광전압에 기초한 상기 제2 출력 전압을 출력하며, 상기 제1 픽셀은 상기 제2 출력 전압의 전압 레벨을 상기 클램프 전압에 기반하여 제한하는 것을 특징으로 하는 이미지 센서.
  3. 제2항에 있어서,
    상기 클램프 전압은, 아날로그 이득이 높을수록 더 높은 레벨을 가지며,
    상기 제1 픽셀은, 상기 아날로그 이득이 높을수록, 상기 제2 출력 전압의 전압 레벨을 더 높은 레벨로 제한하는 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서,
    상기 제1 픽셀은, 상기 제1 컬럼 라인과 연결된 제1 선택 트랜지스터를 더 포함하며,
    상기 제2 픽셀은, 상기 제1 컬럼 라인과 연결된 제2 선택 트랜지스터를 더 포함하고,
    상기 로우 드라이버는, 상기 제1 선택 트랜지스터의 제1 게이트 단자로 상기 클램프 전압을 인가하며, 상기 제2 선택 트랜지스터의 제2 게이트 단자로 상기 선택 전압을 인가하는 것을 특징으로 하는 이미지 센서.
  5. 제4항에 있어서,
    상기 제1 컬럼 라인의 전압은, 상기 제2 픽셀의 독출 동작 동안, 상기 클램프 전압에서 상기 제1 선택 트랜지스터의 게이트-소스 전압을 차감한 값 보다 같거나 큰 값을 갖는 이미지 센서.
  6. 제4항에 있어서,
    상기 로우 드라이버는,
    클램프 제어 신호를 수신함에 응답하여, 소스/드레인 단자로부터 입력받은 상기 클램프 전압을 상기 제1 게이트 단자로 출력하는 클램프 제어 트랜지스터를 더 포함하는 것을 특징으로 하는 이미지 센서.
  7. 제1항에 있어서,
    상기 로우 드라이버는,
    선택 제어 신호를 수신함에 응답하여, 소스/드레인 단자로부터 입력받은 상기 선택 전압을 상기 제2 게이트 단자로 출력하는 선택 제어 트랜지스터를 더 포함하는 것을 특징으로 하는 이미지 센서.
  8. 제1항에 있어서,
    상기 로우 드라이버는,
    제1 선택 제어 트랜지스터;
    제2 선택 제어 트랜지스터; 및
    상기 제1 선택 제어 트랜지스터 및 상기 제2 선택 제어 트랜지스터의 게이트 단자들과 연결되며, 상기 게이트 단자들로 클램프 제어 신호 및 선택 제어 신호를 출력하는 드라이빙 모듈을 더 포함하는 것을 특징으로 하는 이미지 센서.
  9. 제1항에 있어서,
    상기 로우 드라이버는, 상기 제2 픽셀의 독출 동작 동안, 상기 클램프 전압으로써 상기 제1 픽셀의 선택 신호를 활성화하고 상기 선택 전압으로써 상기 제2 픽셀의 선택 신호를 활성화하는 것을 특징으로 하는 이미지 센서.
  10. 제1항에 있어서,
    상기 제1 픽셀은 제1 칼럼 및 제1 로우(row)에 형성되며, 상기 제2 픽셀은 상기 제1 칼럼 및 제2 로우(row)에 형성되는 것을 특징으로 하는 이미지 센서.
  11. 제1항에 있어서,
    상기 선택 전압의 레벨은, 상기 클램프 전압의 레벨 보다 큰 것을 특징으로 하는 이미지 센서.
  12. 픽셀을 선택하는 신호로써 클램프 전압을 인가받고, 인가된 상기 클램프 전압에 응답하여 제1 출력 전압을 출력하는 제1 로우 픽셀(row pixel);
    픽셀을 선택하는 신호로써 선택 전압을 인가받고, 인가된 상기 선택 전압에 응답하여 포토 다이오드에서 출력된 광전압에 기초한 제2 출력 전압을 출력하는 제2 로우 픽셀; 및
    상기 제1 로우 픽셀 및 상기 제2 로우 픽셀이 전기적으로 연결되며, 상기 제1 출력 전압 및 상기 제2 출력 전압 중에서 더 높은 전압을 출력하는 제1 컬럼 라인을 포함하는 픽셀 어레이.
  13. 제12항에 있어서,
    상기 제1 로우 픽셀은, 상기 제1 컬럼 라인과 연결되며, 제1 게이트 단자로 상기 클램프 전압을 인가받는 제1 선택 트랜지스터를 더 포함하고,
    상기 제2 로우 픽셀은, 상기 제1 컬럼 라인과 연결되며, 제2 게이트 단자로 상기 선택 전압을 인가받는 제2 선택 트랜지스터를 더 포함하는 것을 특징으로 하는 픽셀 어레이.
  14. 제13항에 있어서,
    리셋 동작 동안 상기 제2 선택 트랜지스터가 상기 선택 전압을 인가받은 후에 독출 동작 동안 상기 제1 선택 트랜지스터가 상기 클램프 전압을 인가받는 것을 특징으로 하는 픽셀 어레이.
  15. 제13항에 있어서,
    상기 제1 컬럼 라인의 전압은, 상기 제2 로우 픽셀의 독출 동작 동안, 상기 클램프 전압에서 상기 제1 선택 트랜지스터의 게이트-소스 전압을 차감한 값 보다 같거나 큰 값을 갖는 픽셀 어레이.
  16. 제12항에 있어서,
    상기 제2 로우 픽셀의 독출 동작 동안 상기 제1 로우 픽셀 및 제2 로우 픽셀을 제외한 나머지 픽셀은 비활성화된 선택 신호를 인가받는 픽셀 어레이.
  17. 제12항에 있어서,
    상기 선택 전압의 레벨은, 상기 클램프 전압의 레벨 보다 큰 것을 특징으로 하는 이미지 센서.
  18. 복수의 픽셀들을 포함하는 이미지 센서의 동작 방법에 있어서,
    제1 픽셀 및 제2 픽셀의 리셋 트랜지스터를 턴온시키는 단계;
    리셋 동작 동안, 제2 픽셀을 선택하는 선택 전압을 제2 픽셀에 인가하는 단계;
    제2 픽셀의 전송 트랜지스터를 턴온시키고, 제1 픽셀을 선택하는 클램프 전압을 제1 픽셀에 인가하는 단계; 및
    독출 동작 동안, 상기 제1 픽셀의 제1 출력 전압 및 상기 제2 픽셀의 제2 출력 전압 중에서 더 높은 전압을 픽셀 신호로써 출력하는 단계를 포함하는 동작 방법.
  19. 제18항에 있어서,
    상기 픽셀 신호는, 상기 제1 픽셀 및 상기 제2 픽셀이 전기적으로 연결된 제1 컬럼 라인으로 출력되는 것을 특징으로 하는 동작 방법.
  20. 제18항에 있어서,
    제2 픽셀의 전송 트랜지스터를 턴온시키고, 제1 픽셀을 선택하는 클램프 전압을 제1 픽셀에 인가하는 단계는,
    상기 제2 출력 전압의 레벨을 상기 클램프 전압의 레벨에 기반하여 제한하는 것을 특징으로 하는 동작 방법.
KR1020200026174A 2018-06-27 2020-03-02 이미지 센서, 픽셀 어레이 및 그 동작 방법 KR20200145654A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180073771A KR102573304B1 (ko) 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법
US16/445,754 US11082653B2 (en) 2018-06-27 2019-06-19 Image sensor and pixel array which generate a pixel signal based on a plurality of pixels, and operation method of the image sensor
US16/445,754 2019-06-19

Publications (1)

Publication Number Publication Date
KR20200145654A true KR20200145654A (ko) 2020-12-30

Family

ID=68989574

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180073771A KR102573304B1 (ko) 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법
KR1020200026174A KR20200145654A (ko) 2018-06-27 2020-03-02 이미지 센서, 픽셀 어레이 및 그 동작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180073771A KR102573304B1 (ko) 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법

Country Status (3)

Country Link
US (2) US11082653B2 (ko)
KR (2) KR102573304B1 (ko)
CN (1) CN110650303B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11233962B2 (en) 2018-06-27 2022-01-25 Samsung Electronics Co., Ltd. Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
KR20210037302A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
US11218659B2 (en) * 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
KR20230008370A (ko) 2021-07-07 2023-01-16 삼성전자주식회사 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서
US12096148B2 (en) 2021-11-19 2024-09-17 Samsung Electronics Co., Ltd. Image sensor device and operation method thereof
EP4184933A1 (en) * 2021-11-19 2023-05-24 Samsung Electronics Co., Ltd. Image sensor device and operation method thereof
US11843884B1 (en) * 2023-04-28 2023-12-12 Omnivision Technologies, Inc. HV driver for rolling clamp in image sensor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58156272A (ja) 1982-03-12 1983-09-17 Sony Corp スミア補正回路
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
JP4154268B2 (ja) 2003-03-27 2008-09-24 キヤノン株式会社 撮像装置
KR100723487B1 (ko) * 2005-06-08 2007-06-04 삼성전자주식회사 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법
KR100744119B1 (ko) * 2005-12-24 2007-08-01 삼성전자주식회사 부스팅 커패시터를 갖는 픽셀 회로, 그 픽셀 회로의 구동방법 및 그 픽셀 회로를 구비하는 이미지 센서
JP2007300521A (ja) 2006-05-02 2007-11-15 Olympus Corp 固体撮像装置
US20080054320A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Method, apparatus and system providing suppression of noise in a digital imager
JP4979375B2 (ja) 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP4997137B2 (ja) * 2008-02-20 2012-08-08 オリンパス株式会社 固体撮像装置
US8324548B2 (en) * 2009-03-26 2012-12-04 Aptina Imaging Corporation Imaging devices and methods for charge transfer
KR101584098B1 (ko) * 2009-08-17 2016-01-12 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
KR101682118B1 (ko) 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
US20120120300A1 (en) 2010-11-15 2012-05-17 Tiejun Dai Image Sensor with Two Transfer Gate Off Voltage Lines
US20120249851A1 (en) 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
US9264639B2 (en) 2014-02-07 2016-02-16 Rambus Inc. Feedthrough-compensated image sensor
JP6568368B2 (ja) 2015-03-03 2019-08-28 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
KR102344871B1 (ko) * 2015-06-22 2021-12-29 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 기기
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
US9848140B2 (en) 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
KR102551492B1 (ko) * 2016-06-08 2023-07-04 삼성전자주식회사 이미지 센서
CN110650300B (zh) * 2018-06-26 2024-08-13 松下知识产权经营株式会社 摄像装置
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법

Also Published As

Publication number Publication date
US20210337154A1 (en) 2021-10-28
US20200007808A1 (en) 2020-01-02
CN110650303B (zh) 2024-05-14
US11082653B2 (en) 2021-08-03
CN110650303A (zh) 2020-01-03
US11711635B2 (en) 2023-07-25
KR102573304B1 (ko) 2023-08-31
KR20200001165A (ko) 2020-01-06

Similar Documents

Publication Publication Date Title
KR20200145654A (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
US8896733B2 (en) Imaging system with automatic conversion gain selection
CN110072069B (zh) 图像传感器
EP3799422A1 (en) Image sensor and operation method thereof
KR20170104824A (ko) Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
US11503229B2 (en) Image sensor and imaging device including the same
US11637963B2 (en) Image sensor and image processing system comprising the same
US11233962B2 (en) Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
US20150172570A1 (en) Image sensor capable of adjusting number of oversamplings, method of operating the same, and image data processing system including the same
KR20230000673A (ko) 듀얼 컨버전 게인을 이용한 노이즈 감소를 위한 이미지 처리 장치 및 그 동작 방법
US9137432B2 (en) Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
KR20150130186A (ko) 이미지 센서 및 그 적층 구조
KR101760378B1 (ko) 깊이 카메라용 적외선 이미지 센서
US20230262344A1 (en) Image sensor and image processing system comprising the same
US20240259713A1 (en) Comparator and image sensor including the same
EP4319180A1 (en) Image sensor performing selective multiple sampling and operating method thereof
US20230154945A1 (en) Image sensor
US20230011310A1 (en) Image sensor including pixel array
KR20230071026A (ko) 듀얼 컨버전 게인 동작의 소비 전력 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20240018345A (ko) 선택적 멀티플 샘플링을 수행하는 이미지 센서 및 그 동작 방법
KR20230077617A (ko) 듀얼 컨버전 게인 동작의 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20230077643A (ko) 듀얼 컨버전 게인 동작의 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20020049683A (ko) 이미지 센서의 감도 개선 및 화질 개선을 위한 단위 화소구동 제어 장치
KR20130030033A (ko) 이미지 처리 시스템 및 이를 이용한 이미지 처리 방법