JP2007074447A

JP2007074447A - Ｃｍｏｓセンサ

Info

Publication number: JP2007074447A
Application number: JP2005259964A
Authority: JP
Inventors: Jun Funakoshi; 純船越; Toshitaka Mizuguchi; 寿孝水口; Takeshi Higuchi; 剛樋口; Katsuyoshi Yamamoto; 克義山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-09-07
Filing date: 2005-09-07
Publication date: 2007-03-22
Also published as: US7301487B2; KR100911228B1; KR20070028210A; US20070052564A1

Abstract

【課題】簡易な構成で、かつ高品質の画像を表示することができるＣＭＯＳセンサの提供を図ること。
【解決手段】ＣＭＯＳセンサ１００は、ピクセル部１１０固有のオフセットＡとＡＭＰ１２１のオフセットＢとをキャンセルすることにより、ピクセル部１１０からの出力から画素信号成分ＰＳを取り出し、当該画素信号成分を増幅することにより、ＡＤＣ部１３０への出力Ｐ１を生成するＣＤＳ部１２０と、Ｐ１に含まれているオフセットＣをキャンセルすることによって得られる出力を、デジタル信号に変換するＡＤＣ部１３０と、を備える。
【選択図】図１

Description

この発明は、半導体素子の出力のばらつき（オフセット）をキャンセルする機能を備えたＣＭＯＳセンサに関する。

従来、イメージセンサにはＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅｓ；電荷結合素子）が広く利用されていたが、近年は、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ；相補型金属酸化膜半導体）を利用したイメージセンサ（以下、「ＣＭＯＳセンサ」という）も広く利用されている。ＣＭＯＳセンサは、ＣＣＤと比較して消費電力が低く、すでに普及しているトランジスタ製造工程が適用できるためコストも低く抑えることができる。

一般的にＣＭＯＳセンサは、ピクセル部と、ＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；相関二重サンプリング）部と、ＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ；アナログデジタル変換器）部から構成されている。ピクセル部は、ＰＤ（ＰｈｏｔｏＤｉｏｄｅ）などの受光素子によって光を読み取り、読み取った光量のレベルに応じた電気信号に変換して出力する。

ＣＤＳ部は、ピクセル部からの信号入力がなくオフセット状態の場合の出力レベルと、電気信号が出力されている場合の出力レベルとをサンプリングし、２つの出力レベルを比較する。この比較の差分を求めることでピクセル部を構成する各半導体素子の出力値のばらつきをキャンセルし、純粋な電気信号のみを検出する。

ＡＤＣ部は、ＣＤＳ部から入力された電気信号をアナログ信号からデジタル信号へと変換し、１画素の検出値として出力する。さらに近年、検出速度を向上させるため、上述したようなＣＭＯＳセンサ複数個を１列に配置したコラム型ＣＭＯＳセンサが開示されている（たとえば、下記特許文献１および２参照。）。

特開２００１−１２８０７０号公報特開２００２−２１８３２４号公報

しかしながら、コラム型ＣＭＯＳセンサの場合、同一の列上に配置されたＣＭＯＳセンサ同士のばらつきをキャンセルしなければ各ＣＭＯＳセンサの検出値のばらつきが縦縞として画像に表示されてしまうという問題があった。

また、上述した特許文献１および２のＣＭＯＳセンサの場合も、ピクセル部の出力のばらつきはＣＤＳ部によってキャンセルされるが、実際にはＣＤＳ部の後段に配置されたアンプなど半導体素子や、ＡＤＣ部の比較器などの半導体素子において、オフセットによるばらつきが生るため、当該ばらつきが縦縞として画像に表示されてしまうという問題があった。

たとえば、ＣＤＳ部の後段に配置されたアンプによるばらつきを防ぐために、アンプを配置しないような構成にすると、ＣＤＳ部の出力は、ＡＤＣ部に設けられたコンデンサなどの半導体素子によって容量分割され、ＡＤＣ部に対して駆動能力を持たないほど減衰されてしまうという問題があった。

一方、特許文献１および２において、ＣＤＳ部の後段のアンプや比較器などの半導体素子において発生するばらつきを抑制するために、キャンセル機能を追加すると、回路構成が複雑化し、また、回路規模が増大するため、製造コストが増加するという問題が生じることとなる。

この発明は、上述した従来技術による問題点を解消するため、簡易な構成で、かつ高品質の画像を表示することができるＣＭＯＳセンサを提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかるＣＭＯＳセンサは、画素固有の第１オフセットをキャンセルすることにより、前記第１アナログ信号から画素信号成分を取り出し、当該画素信号成分を増幅することにより、第２アナログ信号を生成するＣＤＳ回路と、前記ＣＤＳ回路により生成された第２アナログ信号に含まれている第２オフセットをキャンセルすることによって得られる第３アナログ信号を、デジタル信号に変換するＡＤＣ回路と、を備えることを特徴とする。

この発明によれば、画素によって発生した第１オフセットをＣＤＳ回路によってキャンセルし、ＣＤＳ回路によって発生した第２オフセットをＡＤＣ回路によってキャンセルすることができる。したがって、第１および第２オフセットによる検出値のばらつきを抑え、縦縞の発生を押さえることができる。

また、上記発明において、前記ＣＤＳ回路は、前記第１アナログ信号の入力に先立って、前記第１オフセットを蓄積する第１の蓄積手段を備え、前記第１アナログ信号が入力された場合、前記第１アナログ信号に含まれている第１オフセットと、前記第１の蓄積手段に蓄積された第１オフセットとをキャンセルすることにより、前記画素信号成分を取り出すこととしてもよい。

この発明によれば、第１アナログ信号は、第１の蓄積手段に蓄積された第１オフセットを相殺した信号が画素信号成分として出力されるため、第１オフセットをキャンセルした純粋なアナログ信号を取り出すことができる。

また、上記発明において、前記ＡＤＣ回路は、前記第２アナログ信号の入力に先立って、前記第２オフセットを蓄積する第２の蓄積手段と、前記第２アナログ信号が入力された場合、前記第２アナログ信号と前記第２の蓄積手段に蓄積された第２オフセットとを比較して、前記第２オフセットをキャンセルすることにより、前記第３アナログ信号を出力する比較手段と、を備えることとしてもよい。

この発明によれば、第２の蓄積手段と比較手段を用いることで、ＣＤＳ回路によって生成された第２アナログ信号に含まれている第２オフセットがキャンセルされたデジタル信号を出力することができる。

また、上記発明において、前記ＡＤＣ回路は、前記第２アナログ信号の入力に先立って、前記比較手段固有の第３オフセットを蓄積し、前記第２アナログ信号が入力された場合、前記第２アナログ信号と前記第３オフセットとの差分信号を出力する第３の蓄積手段を備え、前記比較手段は、前記第３の蓄積手段からの差分信号に基づいて、前記第２オフセットおよび前記第３オフセットをキャンセルすることにより、前記第３アナログ信号を出力することとしてもよい。

この発明によれば、第３オフセットをキャンセルするために、比較手段に入力した信号からあらかじめ第３オフセットを差し引いておく。したがって、後段に蓄積手段を配置できない比較手段の第３のオフセットもキャンセルでき、ＣＭＯＳセンサから出力されるデジタル信号へのオフセットによる影響を総て取り除くことができる。

また、上記発明において、前記ＣＤＳ回路は、前記画素信号成分から前記画素のノイズを除いた信号成分を増幅することとしてもよい。

この発明によれば、画素信号成分から前記画素のノイズを除いた信号成分の増幅を、ＡＤＣ回路に入力する前におこなうことができる。

また、上記発明において、前記第１〜第３の蓄積手段のうち少なくともいずれか一つは、コンデンサとしてもよい。

この発明によれば、コンデンサを用いることで、蓄積手段としてＣＭＯＳセンサ上に容易に実現することができる。

また、この発明にかかるＣＭＯＳセンサは、画素固有の第１オフセットをキャンセルすることにより、前記第１アナログ信号から画素信号成分を取り出し、当該画素信号成分を増幅するアンプを備え、前記アンプから当該アンプ固有の第２オフセットを含む第２アナログ信号を生成するＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；相関二重サンプリング）回路と、前記ＣＤＳ回路により出力された第２アナログ信号をデジタル信号に変換するＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ；アナログデジタル変換）回路と、を備え、前記ＡＤＣ回路は、２つの入力端子と反転出力端子とを有する比較器と、一端が前記アンプに接続され、他端が前記比較器の一方の入力端子に接続され、前記第２アナログ信号を前記一端から入力することにより、前記比較器固有の第３オフセットに応じた電荷が蓄積される第１コンデンサと、一端が前記アンプに接続され、他端が前記比較器の前記一方の入力端子に接続され、当該一方の入力端子に対する前記第２アナログ信号の入力を切り替える第１スイッチと、所定の電位が一端から印加されることにより、前記第２オフセットに応じた電荷が蓄積される第２コンデンサと、一端が前記第２コンデンサの他端に接続され、他端が第１スイッチの他端とともに、前記比較器の前記他方の入力端子に接続され、前記一方の入力端子に対する、前記第２コンデンサに蓄積された電荷に応じた電圧信号の入力を切り替える第２スイッチと、前記比較器の反転出力端子と前記一方の入力端子との間に接続され、当該一方の入力端子に対する前記反転出力端子からの出力信号の入力を切り替える第３スイッチと、を備えることを特徴とする。

この発明によれば、第１スイッチおよび第２スイッチがＯＮの場合、第２コンデンサに、第２オフセットに応じた電荷が蓄積される。また、第１スイッチおよび第３スイッチがＯＮの場合、第１コンデンサに、比較器に含まれている第３オフセットに応じた電荷が蓄積される。また、第２スイッチのみがＯＮの場合、第２コンデンサに蓄積された電荷に応じた電圧信号が比較器の他方の入力端子に入力され、比較器の一方の入力端子に入力されている第３アナログ信号と比較し、比較結果に基づいて第３アナログ信号を反転出力端子から出力する。

これにより、ＣＤＳ回路によって生成された第２アナログ信号に含まれている第２オフセットがキャンセルされたデジタル信号を、簡易な回路構成で得ることができる。また、第３オフセットをキャンセルするために、比較器に入力した信号からあらかじめ第３オフセットを差し引いておく。したがって、第３オフセットもキャンセルでき、ＣＭＯＳセンサから出力されるデジタル信号へのオフセットによる影響を総て取り除くことができる。

また、この発明にかかるＣＭＯＳセンサは、画素固有の第１オフセットをキャンセルすることにより、前記第１アナログ信号から画素信号成分を取り出し、当該画素信号成分を増幅するアンプを備え、前記アンプから当該アンプ固有の第２オフセットを含む第２アナログ信号を生成するＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；相関二重サンプリング）回路と、前記ＣＤＳ回路により出力された第２アナログ信号をデジタル信号に変換するＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ；アナログデジタル変換）回路と、を備え、前記ＡＤＣ回路は、入力端子と反転出力端子とを有する比較器と、一端が前記アンプに接続され、当該アンプから入力されてくる前記第２アナログ信号の入力を切り替える第１スイッチと、一端が前記第１スイッチの他端に接続され、他端が前記比較器の入力端子に接続され、前記比較器固有の第３オフセットに応じた電荷が蓄積される第１コンデンサと、所定の電位が一端から印加されることにより、前記第２オフセットに応じた電荷が蓄積される第２コンデンサと、前記比較器の反転出力端子と前記入力端子との間に接続され、当該入力端子に対する前記反転出力端子からの出力信号の入力を切り替える第２スイッチと、を備えることを特徴とする。

この発明によれば、第１スイッチおよび第２スイッチがＯＮの場合、第１コンデンサに、第３オフセットに応じた電荷が蓄積されるとともに、第２コンデンサに、第２オフセットに応じた電荷が蓄積される。また、第１スイッチのみがＯＮの場合、比較器の入力端子に第２アナログ信号が入力される。また、第１スイッチおよび第２スイッチがＯＦＦの場合、比較器の入力端子に、第２コンデンサに蓄積された電荷に応じた電圧信号が入力される。この場合、比較器は、比較器の入力端子に入力された、第２コンデンサに蓄積された電荷に応じた電圧信号および第２アナログ信号を比較して、第３アナログ信号を反転出力端子から出力する。

これにより、ＣＤＳ回路によって生成された第２アナログ信号に含まれている第２オフセットがキャンセルされたデジタル信号を、より簡易な回路構成で得ることができる。また、第３オフセットをキャンセルするために、比較器に入力した信号からあらかじめ第３オフセットを差し引いておく。したがって、第３オフセットもキャンセルでき、ＣＭＯＳセンサから出力されるデジタル信号へのオフセットによる影響を総て取り除くことができる。

本発明にかかるＣＭＯＳセンサによれば、簡易な構成で、かつ高品質の画像を表示することができるという効果を奏する。

以下に添付図面を参照して、この発明にかかるＣＭＯＳセンサの好適な実施の形態を詳細に説明する。

（実施の形態１）
まず、本発明の実施の形態１にかかるＣＭＯＳセンサの構成を説明する。図１は、本発明の実施の形態１にかかるＣＭＯＳセンサの構成を示す回路図である。ＣＭＯＳセンサ１００は、ピクセル部１１０と、ＣＤＳ部１２０と、ＡＤＣ部１３０とから構成されている。ＣＭＯＳセンサ１００は、ピクセル部１１０において光が検出されていないオフセット状態の出力（ＰＮ；ＰｉｘｅｌＮｏｉｓｅ）と、光が検出されている状態の出力（ＰＳ；ＰｉｘｅｌＳｉｇｎａｌ）との双方を取得し、２つの出力の差を求めることで、ばらつきをキャンセルした正しい出力を得ることができる。

ピクセル部１１０は、ＰＤ１１２と、トランジスタ１１３と、アンプ（以下、「ＡＭＰ」という）１１４とから構成されている画素である。ＰＤ１１２は、グラウンド１１１に接地されている。ピクセル部１１０に光が入力されると、ＰＤ１１２は、入力された光の強度に応じた電荷を発生する。発生した電荷はトランジスタ１１３のソース電極へ印加される。トランジスタ１１３は、ＰＤ１１２で発生した電荷をＡＭＰ１１４の入力端子へ転送する。ＡＭＰ１１４は、入力端子の電荷に対応した電圧信号を、ＣＤＳ部１２０に対し検出値として出力する。ＡＭＰ１１４には、固有のばらつき（以下、「オフセットＡ」という）が発生するため、ＣＤＳ部１２０に出力される検出値（ピクセル信号ＰＳ）には、このオフセットＡが含まれることとなる。

ＣＤＳ部１２０は、リファレンス電位（以下「ＲＥＦ」という）と、ＡＭＰ１２１と、コンデンサＣ１と、ＡＭＰ１２２と、スイッチＳ１とから構成されている。ＲＥＦは、ピクセル信号ＰＳの差分をとるための基準となる電位発生部（不図示）の電位である。ＡＭＰ１２１は、ＡＭＰ１１４とコンデンサＣ１との間に接続され、ＡＭＰ１１４からの出力（検出値）が入力される。ＡＭＰ１２１は、ＡＭＰ１１４からの出力（検出値）を増幅して、コンデンサＣ１に出力する。ＡＭＰ１２１には、固有のばらつき（以下、「オフセットＢ」という）が発生するため、コンデンサＣ１に対する出力には、このオフセットＢが含まれることとなる。なお、ＡＭＰ１２１は、ＣＤＳ部１２０の入力バッファとして機能する。

コンデンサＣ１は、ＡＭＰ１２１とＡＭＰ１２２との間に接続され、ＡＭＰ１２１からの出力が入力されることで、電荷を蓄積する。また、コンデンサＣ１は、スイッチＳ１の開閉に応じて、ＲＥＦからの電荷も蓄積する。ＡＭＰ１２２は、コンデンサＣ１とスイッチＳ１に接続されており、ＡＤＣ部１３０に出力する。

ＡＭＰ１２２には、固有のばらつき（以下、「オフセットＣ」という）が発生するため、ＡＤＣ部１３０への出力には、このオフセットＣが含まれることとなる。この出力を図１中「Ｐ１」とする。なお、ＡＭＰ１２２は、ＣＤＳ部の出力バッファとして機能する。また、スイッチＳ１は、コンデンサＣ１とＲＥＦとの間に接続されている。そして、スイッチＳ１は、ＯＮの場合には、ＲＥＦの電位に応じて、ＲＥＦの電荷をコンデンサＣ１に蓄積する。一方、ＯＦＦの場合には、コンデンサＣ１への電荷の蓄積を停止する。

ＡＤＣ部１３０は、ＲＡＭＰと、コンデンサＣ２，Ｃ３と、スイッチＳ２，Ｓ３，Ｓ４と、比較器１３１と、から構成されている。ＲＡＭＰは、比較器１３１において比較対象となるランプ発生部（不図示）の電位である。ＲＡＭＰは、ＲＥＦの電位と等しくなるように設定されている。

コンデンサＣ３は、ＣＤＳ部１２０のＡＭＰ１２２と比較器１３１の正の入力端子との間に接続されている。コンデンサＣ３は、ＡＭＰ１２２からの出力が入力されることで、電荷を蓄積する。また、スイッチＳ４の開閉に応じて、比較器１３１からの反転出力が入力されて、電荷を蓄積する。

スイッチＳ２は、ＣＤＳ部１２０のＡＭＰ１２２と比較器１３１の負の入力端子との間に接続されている。スイッチＳ２は、ＯＮの場合には、ＡＭＰ１２２からの出力を比較器１３１の負の入力端子に出力する。一方、ＯＦＦの場合には、比較器１３１の負の入力端子への出力を停止する。

また、スイッチＳ３は、コンデンサＣ２と比較器１３１の負の入力端子との間に接続されている。スイッチＳ３は、ＯＮの場合には、コンデンサＣ２を介してＲＡＭＰ信号（コンデンサＣ２に蓄積されている電荷に応じた電圧）を比較器１３１の負の入力端子に出力する。一方、ＯＦＦの場合には、比較器１３１の負の入力端子への出力を停止する。

コンデンサＣ２は、ＲＡＭＰとスイッチＳ３との間に接続されている。コンデンサＣ２は、スイッチＳ２、Ｓ３がともにＯＮの場合には、ＲＥＦとＲＡＭＰとの電位差に応じた電荷を蓄積する。具体的には、ＲＥＦとＲＡＭＰは同電位であるが、オフセットＣを有するＡＭＰ１２２がＲＥＦとＲＡＭＰとの間に配置されているため、ＲＥＦとＲＡＭＰとの間には、このオフセットＣ分の電位差が生じることとなる。

また、スイッチＳ３のみＯＮの場合には、コンデンサＣ２に蓄積されているオフセットＣ分の信号とＲＡＭＰ信号を足した信号を、比較器１３１の負の入力端子に出力する。また、スイッチＳ３がＯＦＦの場合には、コンデンサＣ２に蓄積されている、オフセットＣ分の電荷を維持する。

また、比較器１３１は、正の入力端子の入力値と負の入力端子の入力値とを比較して、両入力値が一致するタイミングを境に出力が反転する。正の入力端子の入力値の方が大きければ、比較器１３１の反転出力端子からの出力はＬであり、正の入力端子の入力値が負の入力端子の入力値以下であれば、比較器１３１の反転出力端子からの出力はＨとなる。比較器１３１の反転出力は、スイッチＳ４を経由して正の入力端子に帰還される。また、比較器１３１には、固有のばらつき（以下、「オフセットＤ」という）が発生するため、比較器１３１からの反転出力には、このオフセットＤが含まれることとなる。

また、スイッチＳ４は、比較器１３１の反転出力端子に接続されている。スイッチＳ４は、ＯＮの場合には、比較器１３１の反転出力をスイッチＳ２およびスイッチＳ３の開閉状態に応じて、コンデンサＣ３または比較器１３１の正の入力端子に、比較器１３１の反転出力を入力する。一方、ＯＦＦの場合には、コンデンサＣ３または比較器１３１の正の入力端子への入力を停止する。

ＣＭＯＳセンサ１００では、ピクセル部１１０から出力された検出値には、オフセット状態の出力（ＰＮ）であっても、光が検出されている状態の出力（ＰＳ）であっても、ＡＭＰ１１４のばらつきであるオフセットＡが含まれている。また、ＣＤＳ部１２０では、入力バッファとして機能するＡＭＰ１２１のばらつきであるオフセットＢと、出力バッファとして機能するＡＭＰ１２２のばらつきであるオフセットＣとが含まれている。

さらに、ＡＤＣ部１３０では、比較器１３１のばらつきであるオフセットＤが反転出力に含まれる。このＣＭＯＳセンサ１００では、コンデンサＣ１〜Ｃ３およびスイッチＳ１〜Ｓ４を用いて、以上述べた総てのばらつきであるオフセットＡ〜Ｄをキャンセルするための処理をおこなう。

（ＣＭＯＳセンサのばらつきキャンセル動作）
続いて、以上説明したＣＭＯＳセンサ１００の出力のばらつき（オフセットＡ〜Ｄ）のキャンセル動作について説明する。図２は、実施の形態１におけるＣＭＯＳセンサ１００の出力のばらつきのキャンセル動作を示すタイミングチャートである。図２では、スイッチＳ１〜Ｓ４のＯＮ／ＯＦＦ状態とＲＡＭＰの電位の変化をあらわしている。なお、初期状態では、スイッチＳ１〜Ｓ４はＯＦＦであり、ＲＡＭＰの電位はＲＥＦの電位と等しい。

図２において、時刻ｔ１は、オフセット状態の出力（ＰＮ）を取得するタイミングをあらわしている。時刻ｔ１において、ＣＤＳ部１２０では、スイッチＳ１がＯＮ状態となる。この場合、図１で示したようにコンデンサＣ１に、ＡＭＰ１２１の出力とＲＥＦの電位に応じた電荷とが蓄積される。このＡＭＰ１２１の出力には、ピクセル部１１０のＡＭＰ１１４のオフセットＡと、ＡＭＰ１２１自身のオフセットＢが含まれている。すなわち、時刻ｔ１においてコンデンサＣ１のピクセル入力側端子電圧Ｖ１は、下記式（１）であら
わすことができる。

Ｖ１＝ＰＮ＋オフセットＡ＋オフセットＢ・・・（１）

同時に、ＡＤＣ部１３０では、時刻ｔ１においてスイッチＳ２，Ｓ３がＯＮ状態となる。この場合、図１で示したように、コンデンサＣ２には、ＲＥＦとＲＡＭＰとの電位差に応じた電荷が蓄積される。ＲＥＦとＲＡＭＰとの電位はほぼ等しくなるように設定されているため、コンデンサＣ２には、ＲＥＦとＲＡＭＰとの間のばらつきに応じた電荷が蓄積される。

したがって、ＣＭＯＳセンサ１００では、コンデンサＣ２に、ＣＤＳ部１２０の出力バッファとして機能するＡＭＰ１２２のオフセットＣが蓄積される。なお、時刻ｔ１において、スイッチＳ４はＯＦＦ状態を維持し、ＲＡＭＰは変化せず、ＲＥＦと同電位である。

つぎに、時刻ｔ２は、光が検出されている状態の出力（ＰＳ）を取得するタイミングをあらわしている。時刻ｔ２において、ＣＤＳ部１２０では、スイッチＳ１がＯＮからＯＦＦに変化されている。この場合、図１に示したように、コンデンサＣ１にはＡＭＰ１２１の出力と、ＲＥＦの電位に応じた電荷とが蓄積される。そして、ピクセル部１１０からは、光が検出されている状態の出力（ピクセル信号ＰＳ）がＡＭＰ１２１を介してコンデンサＣ１に入力される。すなわち、時刻ｔ２において、コンデンサＣ１のピクセル入力側端子電圧Ｖ２は、下記式（２）であらわすことができる。

Ｖ２＝ＰＳ＋ＰＮ＋オフセットＡ＋オフセットＢ・・・（２）

一方、時刻ｔ１における電圧Ｖ１と時刻ｔ２における電圧Ｖ２との差分が取られ、ばら
つきであるオフセットＡ，ＢとノイズであるＰＮがキャンセルされた、ピクセル部１１０の純粋な検出値である信号ＰＳのみがＡＭＰ１２２に出力されることになる。そして、ＡＭＰ１２２では、検出値（信号ＰＳ）が入力されるが、上述したようにオフセットＣが発生するため、ＡＭＰ１２２からの出力にはオフセットＣが含まれることとなる。

また、時刻ｔ２において、ＡＤＣ部１３０では、スイッチＳ２がＯＮ状態を維持し、スイッチＳ４がＯＦＦからＯＮに変化されているが、スイッチＳ３はＯＮからＯＦＦに変化されている。したがって、比較器１３１は、上述したように、コンデンサＣ２に蓄積された電荷の、比較器１３１の負の入力端子への入力が停止される。

この場合、比較器１３１は、正の入力端子と反転出力端子とが短絡されるため、オートゼロへ調整される。オートゼロとは、比較器１３１の判定電圧を最適値に設定する処理である。ＣＭＯＳセンサ１００の構成では、ピクセル信号ＰＳとＣＤＳ部１２０のＲＥＦを基準とした最適値への設定がおこなわれる。また、オートゼロと同時に比較器１３１のばらつきであるオフセットＤがコンデンサＣ３に蓄積される。この場合に蓄積される電荷をＱ４とする。

つぎに、時刻ｔ３では、ＡＤＣ部１３０からＣＭＯＳセンサ１００の出力を検出するための比較処理をおこなう。時刻ｔ３において、ＡＤＣ部１３０では、スイッチＳ４がＯＮからＯＦＦに変化した後、スイッチＳ２もＯＮからＯＦＦに変化する。また、スイッチＳ３はＯＦＦからＯＮに変化する。すると、コンデンサＣ３には、ＡＭＰ１２２からの出力Ｐ１が入力される。

したがって、比較器１３１の正の入力端子には、出力Ｐ１から、オフセットＤを含む電荷Ｑ４を相殺した値が入力される。また、比較器１３１の負の入力端子には、ＲＡＭＰとオフセットＣとが入力される。

したがって、比較器１３１では、（Ｐ１＋オフセットＣ）−（ＲＡＭＰ＋オフセットＣ）として比較されることから、オフセットＣがキャンセルされ、ＣＤＳ部１２０の出力Ｐ１とＲＡＭＰとの比較がおこなわれる。

ここで、時刻ｔ３と時刻ｔ４の間における、比較器１３１の具体的な比較処理について説明する。図２に示したように、時刻ｔ３において、スイッチＳ２がＯＮからＯＦＦへ、スイッチＳ３がＯＦＦからＯＮへ変化すると、ＲＡＭＰの電位は、ＲＥＦから線形に低下していく。

そして、比較器１３１の正の入力端子に入力されているＣＤＳ部１２０の出力Ｐ１は、光が検出されている状態の出力（ＰＳ）と等しく、一定の電圧を保っている。したがって、比較器１３１は、線形に低下しているＲＡＭＰと、ＰＳとの電位とが等しくなったタイミングで一致信号を出力する。

また、ＲＡＭＰの電位低下が開始され、ＰＳの電位と等しくなる（一致信号が出力される）までの時間Δｔは、ＣＭＯＳセンサ１００の出力端子（比較器１３１の反転出力端子）に接続された不図示の電子回路によってカウントされる。このカウント値が、ＰＳの正確な電位に応じた値として検出される。

上述の電子回路の構成例としては、たとえば、ラッチ回路を用い、一方にカウンタが入力され、他方にはΔｔの間だけＯＮ状態となるような信号を入力する。ラッチの出力からは、他方の入力がＯＮ状態の場合のみに一方に入力されたカウンタが出力されることから、ＰＳとＲＡＭＰとの電位が等しくなるまでの正確な時間を取得できる。ＲＡＭＰの電位降下は線形におこなわれるため、時間からＰＮの電位を求めることができる。

最後に、時刻ｔ４において、比較器１３１による比較結果（一致信号）が出力され、ＲＡＭＰの電位が下限Ｌまで低下した場合、スイッチＳ３がＯＮからＯＦＦに変化するため、ＲＡＭＰがＲＥＦと等しい電位に戻され、つぎの検出まで待機状態となる。

以上説明したように、実施の形態１では、コンデンサＣ１〜Ｃ３を用いることで、ピクセル部１１０、ＣＤＳ部１２０、ＡＤＣ部１３０それぞれに含まれる半導体素子のオフセットＡ〜Ｄによるばらつきを総てキャンセルすることができる。したがって、ＣＭＯＳセンサ１００は、光の検出値ＰＳｏｕｔのみを出力することができる。

（実施の形態２）
つぎに、本発明の実施の形態２にかかるＣＭＯＳセンサの構成を説明する。実施の形態１では、ＡＤＣ部１３０の比較器１３１のオートゼロを光が検出されている状態の出力（ＰＳ）時に行っていたが、実施の形態２では、ＡＤＣ部３１０の比較器３１１のオートゼロを光が検出されていないオフセット状態の出力（ＰＮ）時に行っている。したがって、実施の形態１のＡＤＣ部１３０と比較して、実施の形態２のＡＤＣ部３１０は、さらに簡易な構成からなる。

図３は、本発明の実施の形態２にかかるＣＭＯＳセンサの構成を示す回路図である。図３に示したＣＭＯＳセンサ３００は、図１に示したＣＭＯＳセンサ１００のＡＤＣ部１３０をＡＤＣ部３１０へ置き換えた構成である。したがって、ここでは、ＡＤＣ部３１０の構成と動作についてのみ説明し、実施の形態１と重複する構成については同一の符号を付して説明を省略する。

ＡＤＣ部３１０は、ＲＡＭＰと、スイッチＳ５と、コンデンサＣ２と、コンデンサＣ３と、比較器３１１と、スイッチＳ４と、から構成される。ＲＡＭＰは、比較器１３１において比較対象となるランプ発生部（不図示）の電位である。ＲＡＭＰは、ＣＤＳ部１２０のＲＥＦの電位と等しくなるように設定されている。

スイッチＳ５は、ＣＤＳ部１２０のＡＭＰ１２２とコンデンサＣ３との間に接続されている。スイッチＳ５は、ＯＮの場合には、ＡＭＰ１２２からの出力Ｐ１をコンデンサＣ２とコンデンサＣ３へ出力する。一方、ＯＦＦの場合には、コンデンサＣ２とコンデンサＣ３への出力を停止する。

コンデンサＣ２は、ＲＡＭＰとスイッチＳ５との間に接続されている。コンデンサＣ２は、スイッチＳ５がＯＮの場合には、ＲＥＦとＲＡＭＰとの電位差に応じた電荷を蓄積する。具体的には、ＲＥＦとＲＡＭＰは同電位であるが、オフセットＣを有するＡＭＰ１２２がＲＥＦとＲＡＭＰとの間に配置されているため、ＲＥＦとＲＡＭＰとの間には、このオフセットＣ分の電位差が生じることとなる。

コンデンサＣ３は、スイッチＳ５と比較器３１１の負の入力端子との間に接続されている。コンデンサＣ３は、スイッチＳ５の開閉に応じてＡＭＰ１２２からの出力が入力されることで、電荷を蓄積する。また、スイッチＳ４の開閉に応じて、比較器３１１からの反転出力が入力されて、電荷を蓄積する。

また、比較器３１１は、ピクセル信号入力時電圧（正の入力端子の入力値）とＲＡＭＰ入力時電圧（負の入力端子の入力値）とを比較して、両入力値が一致したタイミングを境に、出力が反転する。比較器３１１の反転出力は、スイッチＳ４を経由して負の入力端子に帰還される。また、比較器３１１には、固有のばらつき（以下、「オフセットＥ」という）が発生するため、比較器３１１からの反転出力には、このオフセットＥが含まれることとなる。

また、スイッチＳ４は、比較器３１１の反転出力端子に接続されている。スイッチＳ４は、閉じている場合には、比較器３１１の反転出力をコンデンサＣ３または比較器１３１の負の入力端子に、比較器１３１の反転出力を入力する。一方、ＯＦＦの場合には、コンデンサＣ３または比較器１３１の負の入力端子への入力を停止する。

（ＣＭＯＳセンサのばらつきキャンセル動作）
続いて、以上説明したＣＭＯＳセンサ３００の出力のばらつき（オフセットＡ〜Ｃ，Ｅ）のキャンセル動作について説明する。図４は、実施の形態２におけるＣＭＯＳセンサ３００の出力のばらつきのキャンセル動作を示すタイミングチャートである。図４では、スイッチＳ１，Ｓ５，Ｓ４ＯＮ／ＯＦＦ状態とＲＡＭＰの電位の変化をあらわしている。

図４において、時刻ｔ１１は、オフセット状態の出力（ＰＮ）を取得するタイミングをあらわしている。時刻ｔ１１においてＣＤＳ部１２０では、スイッチＳ１がＯＮ状態となる。この場合、実施の形態１と同様に、図３で示したようにコンデンサＣ１に、ＡＭＰ１２１の出力とＲＥＦの電位に応じた電荷とが蓄積される。この場合、このＡＭＰ１２１の出力には、ピクセル部１１０のＡＭＰ１１４のオフセットＡと、ＡＭＰ１２１自身のオフセットＢが含まれている。すなわち、時刻ｔ１１においてコンデンサＣ１のピクセル入力側端子電圧Ｖ１は、上記式（１）であらわすことができる。

また、同時にＡＤＣ部３１０では、時刻ｔ１１においてスイッチＳ４，Ｓ５がＯＮ状態となる。この場合、図３に示したように、比較器３１１は、入力と出力とが短絡されることで、ＣＤＳ部１２０のＲＥＦを基準にオートゼロへ調整される。つまり、実施の形態１では、ＰＳ時にオートゼロへの調整をおこなったが、実施の形態２では、ＰＮ時にオートゼロへの調整をおこなう。

時刻ｔ１１では、比較器３１１のオートゼロ調整と同時に、コンデンサＣ２には、ＣＤＳ部１２０のＡＭＰ１２２のオフセットＣが蓄積され、コンデンサＣ３には、比較器３１１のオフセットＥが蓄積される。

つぎに、時刻ｔ１２は、光が検出されている状態の出力（ＰＳ）を取得するタイミングをあらわしている。時刻ｔ１２において、ＣＤＳ部１２０は、スイッチＳ１がＯＮからＯＦＦに変化されている。この場合、図３に示したように、コンデンサＣ１にはＡＭＰ１２１の出力Ｐ１と、ＲＥＦの電位に応じた電荷とが蓄積される。

そして、ピクセル部１１０からは、光が検出されている状態の出力（ＰＳ）がＡＭＰ１２１を介してコンデンサＣ１に入力される。すなわち、時刻ｔ１２において、コンデンサＣ１に入力されるピクセル入力側端子電圧Ｖ２は、上記式（２）であらわすことができる。

一方、時刻ｔ１１における電圧Ｖ１と時刻ｔ１２における電圧Ｖ２との差分が取られ、ばらつきであるオフセットＡ，ＢとノイズであるＰＮがキャンセルされた、ピクセル部１１０の純粋な検出値である信号ＰＳのみがＡＭＰ１２２に出力されることになる。そして、ＡＭＰ１２２では、検出値（信号ＰＳ）が入力されるが、上述したようにオフセットＣが発生するため、ＡＭＰ１２２からの出力にはオフセットＣが含まれることとなる。

また、時刻ｔ１２において、ＡＤＣ部３１０では、スイッチＳ５のみがＯＮの状態を維持する。したがってコンデンサＣ３にＣＤＳ部１２０からの出力Ｐ１が入力され、コンデンサＣ２、Ｃ３によってオフセットＣ，Ｅのばらつきがキャンセルされ、最終的にはピクセル部１１０の検出値のみ、つまりＰＮが、比較器３１１の入力へ入力される。

つぎに、時刻ｔ１３では、ＡＤＣ部３１０からＣＭＯＳセンサ３００の出力を検出するための比較処理をおこなう。時刻ｔ１３においてスイッチＳ５がＯＮからＯＦＦへ変化する。すると、コンデンサＣ３には、ＡＭＰ１２２からの出力Ｐ１が入力される。したがって、比較器３１１の入力端子には、出力Ｐ１から、オフセットＥを含む電荷Ｑ４を相殺した値が入力される。

比較器１３１では、（Ｐ１＋オフセットＣ）−（ＲＡＭＰ＋オフセットＣ）として比較されることから、オフセットＣがキャンセルされ、ＣＤＳ部１２０の出力Ｐ１とＲＡＭＰとの比較がおこなわれる。

ここで、時刻ｔ１３と時刻ｔ１４の間における、比較器３１１の具体的な比較処理について説明する。図４に示したように、時刻ｔ１３において、スイッチＳ５がＯＮからＯＦＦへ変化すると、比較器３１１の入力端子に入力されたＲＡＭＰの電位は、下限Ｌから上限となるＲＥＦへ線形に上昇していく。

そして、比較器１３１の正の入力端子に入力されているＣＤＳ部１２０の出力Ｐ１は、光が検出されている状態の出力（ＰＳ）と等しく、一定の電圧を保っている。したがって、比較器３１１は、線形に上昇しているＲＡＭＰと、時刻ｔ１１に比較器１３１の入力端子に入力したオートゼロ時の電位と等しくなったタイミングで一致信号を出力する。

また、比較器３１１の入力端子に入力されたＲＡＭＰの電位上昇が開始され、ＰＳの電位と等しくなる（一致信号が出力される）までの時間Δｔは、ＣＭＯＳセンサ３００の出力端子（比較器３１１の反転出力端子）に接続された不図示の電子回路によってカウントされる。このカウント値が、ＰＳの正確な電位に応じた値として検出される。

最後に時刻ｔ１４において、比較器３１１による比較結果（一致信号）が出力され、ＲＡＭＰの電位が上限となるＲＥＦまで上がりきると、すなわち、反転されているので、実際は下限Ｌまで下がりきると、ＲＡＭＰが元の電位（ＲＥＦと等しい電位）に戻り、つぎの検出まで待機状態となる。

以上説明したように、実施の形態２では、ＰＮ時にオートゼロの調整と、オフセットの蓄積を同時におこなうため、図１に示したスイッチＳ２，Ｓ３が不要となる。したがって、実施の形態１よりもさらに簡易な構成で、ばらつきのキャンセルを実現することができる。

（実施の形態３）
つぎに、本発明の実施の形態３にかかるＣＭＯＳセンサの構成を説明する。実施の形態２では、出力バッファとして機能するＣＤＳ部１２０のＡＭＰ１２２は、入力された検出値を一意的に増幅していたが、実施の形態３においては、ＡＭＰ１２２に換えて正転アンプを用いることにより、入力された検出値の信号部分のみを増幅して、ＡＤＣ部３１０へ出力することができる。

図５は、本発明の実施の形態３にかかるＣＭＯＳセンサの構成を示す回路図である。図５に示したＣＭＯＳセンサ５００は、図３に示したＣＭＯＳセンサ３００のＣＤＳ部１２０において、ＡＭＰ１２２に換えて、比較器５１２，および抵抗５１３，５１４からなる正転アンプを追加した構成である。したがって、ここでは、実施の形態２と重複する構成については同一の符号を付して説明を省略する。

ＣＭＯＳセンサ５００において、ＣＤＳ部５１０は、ＡＭＰ１２１と、コンデンサＣ１と、スイッチＳ１と、比較器５１２と、抵抗５１３，５１４と、ＲＥＦと、から構成される。

比較器５１２は、コンデンサＣ１に接続されている正の入力端子と、抵抗５１３を介してＲＥＦに接続されている負の入力端子と、ＡＤＣ部３１０に接続されている出力端子とを有している。また、正の入力端子は、スイッチＳ１を介してＲＥＦに接続されている。また、出力端子は、抵抗５１４を介して負の入力端子に帰還する。また、比較器５１２には、固有のばらつき（以下、「オフセットＦ」という）が発生するため、比較器５１２からの出力Ｐ１には、このオフセットＦが含まれることとなる。

比較器５１２の正の入力端子は、コンデンサＣ１に蓄積されている電荷Ｑ１に応じた信号をする。具体的には、上述したように、コンデンサＣ１では電荷Ｑ１と電荷Ｑ２とが相殺され、ばらつきであるオフセットＡ，ＢとノイズであるＰＮがキャンセルされた、ピクセル部１１０の純粋な検出値である信号ＰＳのみが、正の入力端子に入力されることになる。そして、比較器５１２では、上述したようにオフセットＦが発生するため、比較器５１２からの出力にはオフセットＦが含まれることとなる。

抵抗５１３，５１４は、比較器５１２の正の入力端子に入力された信号ＰＳを増幅するために用いられる素子である。具体的には、抵抗５１３，５１４の抵抗値によって設定された抵抗比により、信号ＰＳを所定の利得で信号成分のみ増幅させることができる。しかも、信号ＰＳはオフセットＡ，Ｂがすでにキャンセルされているため、比較器５１２において増幅される際、ノイズとなるオフセットＡ，Ｂは増幅されない。

比較器５１２は出力端子から信号Ｐ１を出力するが、ここでも、信号Ｐ１には比較器５１２によるオフセットＦが含まれている。したがって、実施の形態２におけるオフセットＣと同様に、ＡＤＣ部３１０のコンデンサＣ２を用いてオフセットＦをキャンセルする処理をおこなう。具体的な処理内容は実施の形態２と同じであるので、その説明を省略する。

また、ＣＭＯＳセンサ５００の出力のばらつき（オフセットＡ，Ｂ，Ｅ，Ｆ）のキャンセル動作を示すタイミングチャートは、図４に示したＣＭＯＳセンサ３００の出力のばらつきのキャンセル動作を示すタイミングチャートと同じである。なお、図４に示したタイミングチャートの説明（上記段落［００６８］〜［００８２］）において、「オフセットＣ」を「オフセットＦ」に置き換えることとする。

このように、実施の形態３は、実施の形態２と同様の効果を有している。さらに、実施の形態３では、比較器５１２からの出力Ｐ１は、信号ＰＳの信号成分のみが増幅された信号となり、信号ＰＳのノイズ成分およびオフセットＡ，Ｂが含まれていない。したがって、出力Ｐ１を、ＡＤＣ部３１０に出力することで、ＡＤＣ部３１０によるデジタル変換前に、ノイズの影響を低減することができる。したがって、ＳＮ比のよい画像を提供することができる。

以上説明したように、実施の形態１〜３にかかるＣＭＯＳセンサ１００，３００，５００によれば、従来のＣＭＯＳセンサの基本構成に、コンデンサＣ１〜Ｃ３を追加しただけの簡単な構成で、半導体素子（ＡＭＰ、比較器）のばらつきとなるオフセットを総てキャンセルできる。したがって、縦縞の発生を防ぎ、高品質な画像を提供することができる。

また、これら追加されたコンデンサＣ１〜Ｃ３は、ＲＥＦやＲＡＭＰにおける温度変化や電源変動により発生したノイズも蓄積することができるため、当該ノイズの比較器１３１，３１１への出力を阻止することができる。したがって、高品質な画像を提供することができる。

以上説明したように、本発明にかかるＣＭＯＳセンサによれば、簡易な構成で、かつ高品質の画像を表示することができるという効果を奏する。

以上のように、本発明にかかるＣＭＯＳセンサは、画像処理装置に有用であり、特に、携帯電話機やＰＤＡなどの携帯機器に搭載する小型カメラに適している。

本発明の実施の形態１にかかるＣＭＯＳセンサの構成を示す回路図である。実施の形態１におけるＣＭＯＳセンサの出力のばらつきのキャンセル動作を示すタイミングチャートである。本発明の実施の形態２にかかるＣＭＯＳセンサの構成を示す回路図である。実施の形態２におけるＣＭＯＳセンサの出力のばらつきのキャンセル動作を示すタイミングチャートである。本発明の実施の形態３にかかるＣＭＯＳセンサの構成を示す回路図である。

符号の説明

１００，３００，５００ＣＭＯＳセンサ
１１０ピクセル部
１２０，５１０ＣＤＳ部
１３０，３１０ＡＤＣ部
１１４，１２１，１２２アンプ（ＡＭＰ）
１３１，３１１，５１２比較器
Ｓ１，Ｓ２，Ｓ３、Ｓ４、Ｓ５スイッチ
Ｃ１，Ｃ２，Ｃ３コンデンサ

Claims

画素固有の第１オフセットをキャンセルすることにより、前記第１アナログ信号から画素信号成分を取り出し、当該画素信号成分を増幅することにより、第２アナログ信号を生成するＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；相関二重サンプリング）回路と、
前記ＣＤＳ回路により生成された第２アナログ信号に含まれている第２オフセットをキャンセルすることによって得られる第３アナログ信号を、デジタル信号に変換するＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ；アナログデジタル変換）回路と、
を備えることを特徴とするＣＭＯＳセンサ。
前記ＣＤＳ回路は、
前記第１アナログ信号の入力に先立って、前記第１オフセットを蓄積する第１の蓄積手段を備え、
前記第１アナログ信号が入力された場合、前記第１アナログ信号に含まれている第１オフセットと、前記第１の蓄積手段に蓄積された第１オフセットとをキャンセルすることにより、前記画素信号成分を取り出すことを特徴とする請求項１に記載のＣＭＯＳセンサ。
前記ＡＤＣ回路は、
前記第２アナログ信号の入力に先立って、前記第２オフセットを蓄積する第２の蓄積手段と、
前記第２アナログ信号が入力された場合、前記第２アナログ信号と前記第２の蓄積手段に蓄積された第２オフセットとを比較して、前記第２オフセットをキャンセルすることにより、前記第３アナログ信号を出力する比較手段と、
を備えることを特徴とする請求項２に記載のＣＭＯＳセンサ。
前記ＡＤＣ回路は、
前記第２アナログ信号の入力に先立って、前記比較手段固有の第３オフセットを蓄積し、前記第２アナログ信号が入力された場合、前記第２アナログ信号と前記第３オフセットとの差分信号を出力する第３の蓄積手段を備え、
前記比較手段は、
前記第３の蓄積手段からの差分信号に基づいて、前記第２オフセットおよび前記第３オフセットをキャンセルすることにより、前記第３アナログ信号を出力することを特徴とする請求項３に記載のＣＭＯＳセンサ。
前記ＣＤＳ回路は、前記画素信号成分から前記画素のノイズを除いた信号成分を増幅することを特徴とする請求項１〜４のいずれか一つに記載のＣＭＯＳセンサ。
前記第１の蓄積手段は、コンデンサであることを特徴とする請求項２〜５のいずれか一つに記載のＣＭＯＳセンサ。
前記第２の蓄積手段は、コンデンサであることを特徴とする請求項３〜５のいずれか一つに記載のＣＭＯＳセンサ。
前記第３の蓄積手段は、コンデンサであることを特徴とする請求項４または５に記載のＣＭＯＳセンサ。
画素固有の第１オフセットをキャンセルすることにより、前記第１アナログ信号から画素信号成分を取り出し、当該画素信号成分を増幅するアンプを備え、前記アンプから当該アンプ固有の第２オフセットを含む第２アナログ信号を生成するＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；相関二重サンプリング）回路と、
前記ＣＤＳ回路により出力された第２アナログ信号をデジタル信号に変換するＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ；アナログデジタル変換）回路と、を備え、
前記ＡＤＣ回路は、
２つの入力端子と反転出力端子とを有する比較器と、
一端が前記アンプに接続され、他端が前記比較器の一方の入力端子に接続され、前記第２アナログ信号を前記一端から入力することにより、前記比較器固有の第３オフセットに応じた電荷が蓄積される第１コンデンサと、
一端が前記アンプに接続され、他端が前記比較器の前記一方の入力端子に接続され、当該一方の入力端子に対する前記第２アナログ信号の入力を切り替える第１スイッチと、
所定の電位が一端から印加されることにより、前記第２オフセットに応じた電荷が蓄積される第２コンデンサと、
一端が前記第２コンデンサの他端に接続され、他端が第１スイッチの他端とともに、前記比較器の前記他方の入力端子に接続され、前記一方の入力端子に対する、前記第２コンデンサに蓄積された電荷に応じた電圧信号の入力を切り替える第２スイッチと、
前記比較器の反転出力端子と前記一方の入力端子との間に接続され、当該一方の入力端子に対する前記反転出力端子からの出力信号の入力を切り替える第３スイッチと、を備えることを特徴とするＣＭＯＳセンサ。
画素固有の第１オフセットをキャンセルすることにより、前記第１アナログ信号から画素信号成分を取り出し、当該画素信号成分を増幅するアンプを備え、前記アンプから当該アンプ固有の第２オフセットを含む第２アナログ信号を生成するＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；相関二重サンプリング）回路と、
前記ＣＤＳ回路により出力された第２アナログ信号をデジタル信号に変換するＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ；アナログデジタル変換）回路と、を備え、
前記ＡＤＣ回路は、
入力端子と反転出力端子とを有する比較器と、
一端が前記アンプに接続され、当該アンプから入力されてくる前記第２アナログ信号の入力を切り替える第１スイッチと、
一端が前記第１スイッチの他端に接続され、他端が前記比較器の入力端子に接続され、前記比較器固有の第３オフセットに応じた電荷が蓄積される第１コンデンサと、
所定の電位が一端から印加されることにより、前記第２オフセットに応じた電荷が蓄積される第２コンデンサと、
前記比較器の反転出力端子と前記入力端子との間に接続され、当該入力端子に対する前記反転出力端子からの出力信号の入力を切り替える第２スイッチと、を備えることを特徴とするＣＭＯＳセンサ。