JP2009545188A - サンプルデータ回路のオフセット取り消し - Google Patents

サンプルデータ回路のオフセット取り消し Download PDF

Info

Publication number
JP2009545188A
JP2009545188A JP2009501658A JP2009501658A JP2009545188A JP 2009545188 A JP2009545188 A JP 2009545188A JP 2009501658 A JP2009501658 A JP 2009501658A JP 2009501658 A JP2009501658 A JP 2009501658A JP 2009545188 A JP2009545188 A JP 2009545188A
Authority
JP
Japan
Prior art keywords
voltage
crossing detector
offset
offset capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009501658A
Other languages
English (en)
Inventor
リー，ヘ−スン
Original Assignee
ケンブリッジ アナログ テクノロジー，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケンブリッジ アナログ テクノロジー，エルエルシー filed Critical ケンブリッジ アナログ テクノロジー，エルエルシー
Publication of JP2009545188A publication Critical patent/JP2009545188A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】
【解決手段】効果的なオフセット取り消しを有するコンパレータベースの回路は、第１及び第２の増幅器と、第１及び第２の増幅器に動作可能に接続されたオフセットキャパシタとを具えている。オフセット電源はオフセット電圧を生成する。第１のスイッチは、第１の時間周期の間オフセット電源を接地する。第１の増幅器は、第１の時間周期の間、オフセット電源を接地する第１のスイッチに応じて出力電圧を生成する。第２のスイッチは、第２の時間周期の間、オフセットキャパシタを接地する。第１のスイッチは、第３の時間周期の間オフセット電源の接地を解除し、第２のスイッチは、第３の時間周期の間オフセットキャパシタの接地を解除する。
【選択図】図４

Description

優先権情報
本出願は、２００６年３月２１日に出願された米国暫定特許出願第６０／７４３，６０１の合衆国法典３５セクション１１９（ｅ）に基づく優先権を主張する。２００６年３月２１日に出願された米国暫定特許出願第６０／７４３，６０１の全体の内容は、参照によりここに組み込まれている。
本発明は一般に、サンプルデータ回路に関連する。
スイッチドキャパシタフィルタ、アナログデジタルコンバータ、及びデルタシグマモジュレータなどの多くのサンプルデータのアナログ回路は、信号を処理する演算増幅器を必要とする。例えば、図２に示すスイッチドキャパシタ積分器を考える。初めに、スイッチＳ１１及びＳ１３は閉じており、入力電圧ＶＩＮは、サンプリングキャパシタＣＳ１でサンプリングされる。次に、スイッチＳ１１及びＳ１３が開かれ、Ｓ１２及びＳ１４が閉じる。この操作は、サンプリングキャパシタＣＳ１内の変化を積分キャパシタＣ１１に送る。第１の積分器１１００の出力電圧ＶＯＵＴは通常、別のサンプルデータ回路、例えば別のスイッチドキャパシタ積分器によりサンプリングされる。図２に示す回路では、スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４、及び第２のサンプリングキャパシタＣＳ２は、第２のスイッチドキャパシタ積分器の一部を具えている。第１の積分器１０の出力電圧ＶＯＵＴは、閉じているスイッチＳ２１及びＳ２３により、第２のサンプリングキャパシタＣＳ２でサンプリングされる。
タイミング図の例が図３に示されている。クロック信号は、２つの非重複位相φ１及びφ２を有する。位相φ１はスイッチＳ１１、Ｓ１３、Ｓ２１及びＳ２３に利用され、位相φ２はスイッチＳ１２、Ｓ１４、Ｓ２２及びＳ２４に利用される。このタイミングにより、回路は、完全なクロック遅延を有する非反転の不連続の積分（non-inverting discrete integration）を実行する。積分器ＶＯＵＴの出力及び仮想接地ノード１００、Ｖ１における波形が、図３に示されている。異なるクロック位相構成により、積分器から様々な反応が生じる。例えば、φ１がスイッチＳ１１、Ｓ１３、Ｓ２２及びＳ２４に利用される場合、位相φ１がＳ１２、Ｓ１４、Ｓ２１及びＳ２３に適用され、半分のクロック遅延を有する非反転の不連続の積分を実行する。
入力信号の正確な積分の場合、Ｖ１はできるだけ地面近くで動作すべきである。これを実現すべく、演算増幅器は、十分な開ループ利得と低いノイズを提供する。さらに、高速演算の場合、図２の演算増幅器１０は早く設定すべきである。
図３では、Ｓ１２及びＳ１４を閉じることによりサンプリングキャパシタＣＳ１がノード１００に切り替えられた場合、妨害された後に電圧Ｖ１が再び接地される。高い開ループ利得と高速の設定時間に加えて、演算増幅器は、高い動的な範囲のために大きな出力振幅を提供する。技術が拡大するにつれ、演算増幅器からこれらの特性を達成することは次第に困難になる。演算増幅器の設計を困難にする主な要因は、低い電源圧と低い装置の利得である。
前述したように、正確な出力電圧は、図２のノード１００が正確に接地した状態で維持される場合に取得できる。しかしながら、サンプルデータ回路では、時間の正確な出力電圧のポイントは、出力電圧が別のサンプリング回路によりサンプリングされるときに必要とされる。したがって、常にノード１００の電圧を接地した状態に維持する必要はない。
ゼロ交差（Zero-crossing）検出器は、アルゴリズム及びパイプラインアナログデジタルコンバータ、デルタシグマコンバータ、及び増幅器などの他のスイッチドキャパシタ回路で利用できる。これらの応用例はしばしば、参照電圧と呼ばれる一定の電源を必要とする。
したがって、雑音特性又はゼロ交差ベースの回路の速度を低下させることなく、このような電源で必要とされる電力消費を低減する方法で、ゼロ交差検出器ベースの回路内のアルゴリズムのアナログデジタルコンバータ、パイプラインアナログデジタルコンバータ、デルタシグマコンバータ、及び参照電圧などの電源を供給する増幅器などのゼロ交差検出器を提供することが求められている。
本発明の一態様は、効果的なオフセット取り消しを有するコンパレータである。このコンパレータは、入力端子を有する第１の増幅器と、前記第１の増幅器に動作可能に接続されたオフセットキャパシタと、前記オフセットキャパシタに動作可能に接続された第２の増幅器と、前記入力端子に動作可能に接続された第１のスイッチと、前記オフセットキャパシタと第１の所定の電圧との間に動作可能に接続された第２のスイッチと、前記第１及び第２のスイッチの動作を制御する制御回路とを具えている。前記制御回路に応答する第１のスイッチは、時間周期内に前記入力端子を第２の所定の電圧に接続する。前記制御回路に応答する第２のスイッチは、時間周期内に前記オフセットキャパシタを前記第１の所定の電圧に接続する。時間周期は、前記オフセットキャパシタに関連する時定数よりも実質的に短い。
本発明の別の態様は、効果的なオフセット取り消しを有するコンパレータである。このコンパレータは、入力端子を有する第１の増幅器と、前記第１の増幅器に動作可能に接続された第１のオフセットキャパシタと、前記オフセットキャパシタに動作可能に接続された第２の増幅器と、前記入力端子に動作可能に接続された第１のスイッチと、前記オフセットキャパシタと第１の所定の電圧との間に動作可能に接続された第２のスイッチと、前記第１及び第２のスイッチの動作を制御する制御回路と、前記第１のオフセットキャパシタに動作可能に接続されたノイズ平均化回路とを具えている。前記制御回路に応答する第１のスイッチは、時間周期内に前記入力端子を第２の所定の電圧に接続する。前記制御回路に応答する第２のスイッチは、時間周期内に前記オフセットキャパシタを前記第１の所定の電圧に接続する。
本発明の別の態様は、効果的なオフセット取り消しを有するコンパレータベースの回路である。コンパレータベースの回路は、入力電圧を別の電圧と比較するコンパレータと、前記コンパレータに動作可能に接続されたスイッチドキャパシタネットワークと、前記コンパレータの入力に動作可能に接続されたオフセットキャパシタと、前記オフセットキャパシタに動作可能に接続され、前記オフセットキャパシタを所定の電圧に充電するプリセット電源と、前記オフセットキャパシタに動作可能に接続され、所定の電圧波形を前記オフセットキャパシタに加える波形生成回路と、前記オフセットキャパシタに動作可能に接続されたサンプリングスイッチとを具えている。このサンプリングスイッチは、前記コンパレータの入力の電圧が所定のレベルに交差したと前記コンパレータが判断したときにＯＦＦになる。
本発明の別の態様は、効果的なオフセット取り消しを有するゼロ交差検出器ベースの回路である。このゼロ交差検出器ベースの回路は、第１の入力及び第２の入力を有するゼロ交差検出器と、前記ゼロ交差検出器に動作可能に接続されたスイッチドキャパシタネットワークと、前記ゼロ交差検出器の第１の入力に動作可能に接続されたオフセットキャパシタと、前記オフセットキャパシタに動作可能に接続され、前記オフセットキャパシタを所定の電圧に充電するプリセット電源と、前記オフセットキャパシタに動作可能に接続され、所定の電圧波形を前記オフセットキャパシタに加える波形生成回路と、前記オフセットキャパシタに動作可能に接続されたサンプリングスイッチとを具えている。このサンプリングスイッチは、前記第１の入力の電圧が接地電位と交差すると前記ゼロ交差検出器が判断したときにＯＦＦになる。
本発明の別の態様は、効果的なオフセット取り消しを有するレベル交差検出器ベースの回路である。このレベル交差検出器ベースの回路は、第１の入力及び第２の入力を有するレベル交差検出器と、前記レベル交差検出器に動作可能に接続されたスイッチドキャパシタネットワークと、前記レベル交差検出器の第１の入力に動作可能に接続されたオフセットキャパシタと、前記オフセットキャパシタに動作可能に接続され、前記オフセットキャパシタを所定の電圧に充電するプリセット電源と、前記オフセットキャパシタに動作可能に接続され、所定の電圧波形を前記オフセットキャパシタに加える波形生成回路と、前記オフセットキャパシタに動作可能に接続されたサンプリングスイッチとを具えている。このサンプリングスイッチは、前記第１の入力の電圧が接地電位と交差すると前記レベル交差検出器が判断したときにＯＦＦになる。
本発明の別の態様は、ゼロ交差検出器ベースの回路でオフセットを効果的に取り消す方法である。この方法は、オフセットキャパシタを所定の電圧に充電し、所定の電圧波形を前記オフセットキャパシタに加え、ゼロ交差検出器の入力の電圧が所定のレベルと交差したかを判断し、前記ゼロ交差検出器の入力の電圧が前記所定のレベルと交差すると判断されたときに前記オフセットキャパシタで電圧を保持し、前記ゼロ交差検出器の入力の電圧が前記所定のレベルと交差すると判断されたときに、前記オフセットキャパシタで保持されている電圧を用いて前記ゼロ交差検出器のオフセットを取り消す。
本発明の別の態様は、レベル交差検出器ベースの回路でオフセットを効果的に取り消す方法である。この方法は、オフセットキャパシタを所定の電圧に充電し、所定の電圧波形を前記オフセットキャパシタに加え、レベル交差検出器の入力の電圧が所定のレベルと交差したかを判断し、前記レベル交差検出器の入力の電圧が前記所定のレベルと交差すると判断したときに前記オフセットキャパシタで電圧を保持し、前記オフセットキャパシタで保持されている電圧を用いて前記レベル交差検出器のオフセットを取り消す。
本発明の別の態様は、コンパレータベースの回路でオフセットを効果的に取り消す方法である。この方法は、オフセットキャパシタを所定の電圧に充電し、所定の電圧波形を前記オフセットキャパシタに加え、コンパレータの入力の電圧が所定のレベルと交差したかを判断し、前記コンパレータの入力の電圧が前記所定のレベルと交差すると判断されたときに前記オフセットキャパシタで電圧を保持し、前記オフセットキャパシタで保持されている電圧を用いて前記コンパレータのオフセットを取り消す。
本発明は、様々な要素及び要素の構成、及び様々なステップ及びステップの構成により具体化してもよい。図面は、好適な実施例を表すためであり、本発明を限定すると解釈すべきでない。
本発明は好適な実施例に関連して説明されているが、本発明をここに説明する実施例に限定することを意図するものではないと理解すべきである。反対に、添付の請求項により規定される本発明の精神及び範囲内の総ての代替、修正、及び均等を網羅することを意図する。
本発明を総合的に理解するために図面が参照される。図面では、全体を通じて同様の参照を用いて同じ又は同様の要素を示している。本発明を示す様々な図は、本発明の特徴及び概念を適切に表すために、大きさが正しく描かれておらず、特定の範囲が意図的に偏って描かれている。
様々な図では、アース記号はシステムの共通モードの電圧を示していることに留意すべきである。例えば、２．５Ｖ及び−２．５Ｖの電源を有するシステムでは、システムの共通モードの電圧は接地した状態である。単一の２．５電源を有するシステムでは、システムの共通モードの電圧は１．２５Ｖである。
前述したように、正確な出力電圧は、図２のノード１００が接地した状態に正確に維持されるときに取得できる。しかしながら、サンプルデータ回路では、正確な出力電圧が必要とされる時点のみが、出力電圧が別のサンプリング回路によりサンプリングされる瞬間である。したがって、総ての時間においてノード１００の電圧を接地した状態に維持する必要はない。
図４は、本発明の概念による非反転積分器（non-inverting integrator）を示している。具体的には、例えば、半クロック遅延を有する非反転積分器が図４に示されている。
図４に示すように、クロック位相φ１が、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４に利用され、別の位相φ２が、スイッチＳ１２、Ｓ１４、及びＳ２１に利用される。ゼロ交差検出器３０が、ノード１００が地面と交差した時点を検出するのに用いられる。スイッチＳ２３は、ゼロ交差検出器３０の出力により制御される。ゼロ交差検出器３０の出力は、出力電圧ＶＯＵＴのサンプル取得する時点を判断するのに用いられる。波形生成器２０は、キャパシタＣＳ１及びＣＩ１の充電が通常の動作範囲内にある場合にノード１００の電圧がゼロと交差する方法により、出力電圧ＶＯＵＴとして電圧波形を生成する。
図５に示すタイミング図では、波形生成器２０により生成される波形がランプのように示されている。ノード１００の電圧Ｖ１が時間ｔ１で０と交差するとき、ゼロ交差検出器３０の出力ＶＺＣが下がり、スイッチＳ２３を切る。この瞬間、出力電圧ＶＯＵＴがＣＳ２でサンプリングされる。
Ｖ２のサンプルが取得されるとき、Ｖ１はゼロに非常に近いため、正確な出力電圧がＣＳ２でサンプリングされる。次のクロック周期の間、同様の操作が繰り返され、出力電圧のサンプルが時間ｔ２で取得される。
ゼロ交差検出器３０は任意で、キャパシタＣＳ１及びＣＩ１の充電が通常の操作の範囲外であるときを判断するオーバーフロー検出機能を具えてもよいことに留意すべきである。φ２が低下したときにローにすることは、ゼロ交差検出器３０の出力ＶＺＣを生成する論理回路により実現できる。Ｖ１が低下してゼロと交差する場合、φ２の立ち下がりでサンプルが取得される。同時に、論理回路はオーバーフローを示すフラグを生成する。
前述した実施例及び以下に説明する様々な実施例では、コンパレータがゼロ交差検出器として用いられる。通常、コンパレータは、２つの任意の入力電圧を比較するように設計されている。コンパレータは、直列増幅器、再生式ラッチ、又はこれらの組み合わせとして実現してもよい。コンパレータは、ゼロ電圧レベル又は所定の電圧レベルの交差を検出するために用いてもよい。
説明する様々な実施例の入力波形は任意ではないが、決定性及び反復性を有することに留意すべきである。したがって、説明する実施例は、ゼロの電圧レベル又は所定の電圧レベルが入力信号の相対振幅以上で交差する瞬間を判断する。このような決定性のある入力の場合、動的なゼロ交差検出器がより効果的である。
正の動作（positive going）の入力信号を検出する動的なゼロ交差検出器の例が図１に示されている。始めにノード１及びノード２がそれぞれ、ＶＤＤと接地した状態に予め充電される。ランプの入力電圧ＶＩＮがゼロ交差回路により加わる。入力ノードが閾値と交差するとき、ノード１が即座に放電され、ノード２がＶＤＤまで引き上げられる。図１のゼロ交差検出器は動的回路であるため、ＤＣの電力消費がなく、非常に低い電力と高速の動作を可能にする。負の動作の信号のゼロの交差を検出するために、ＰＭＯＳ入力トランジスタを有するコンプリメンタリ回路が利用できる。
図６に示すように、非反転積分器は、電流源２００である波形生成器を具えている。図６に示すように、クロック位相φ１がスイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４に利用され、別の位相φ２がスイッチＳ１２、Ｓ１４、及びＳ２１に利用される。ゼロ交差検出器３０は、ノード１００が接地した状態になった時点を検出するのに用いられる。スイッチＳ２３は、ゼロ交差検出器３０の出力により制御される。ゼロ交差検出器３０の出力は、出力電圧ＶＯＵＴのサンプルを取得する時点を判断するのに用いられる。
電流源２００は、キャパシタＣＳ２と直列接続したＣＳ１及びＣｌ１を充電し、ランプを生成する。φ２の開始では、出力が既知の電圧ＶＮＥＧに簡単に短絡され、この値は、ノード１００の電圧Ｖ１が、信号が通常の動作範囲内でゼロと交差するために選択される。
図７に示すように、非反転積分器は、好適には、出力電圧の変化率を有する複数の波形セグメントを生成する波形生成器２０を具える。第１のセグメントは、連続したセグメントが連続的に低い変化率を有する状態で、最も高い変化率を有するように制御してもよい。ゼロ交差検出器３０によるゼロ交差の検出により、波形が次のセグメントに進む。ゼロ交差検出器３０の出力信号ＶＺＣ２は、ゼロ交差が波形の最後のセグメントで検出されるまで高いままである。
タイミング図の１のクロック周期が図８に示されている。φ２の開始では、波形生成器２０が上がりランプを生成する。電圧Ｖ１は、時間ｔ１でゼロを交差することが示されている。ゼロ交差検出器３０の出力ＶＺＣは、有限遅延ｔｄ１の後でその状態を変化させる。
遅延ｔｄ１は、通常のゼロ交差検出器３０の有限遅延を表している。この状態の変化は、波形を次のセグメントに進ませる。
ゼロ交差検出器３０のｔｄ１により、電圧Ｖ１は接地した状態から僅かだけオーバーシュートする。波形生成器の第２のセグメントは下りランプであり、時間ｔ２における別のゼロ交差を可能にする。第２の遅延ｔｄ２の後、ゼロ交差検出器３０の出力ＶＺＣ２はローになり、スイッチＳ２３が切れ、出力電圧Ｖｏｕｔのサンプルを固定する。
第２のゼロ交差の遅延ｔｄ２は、第１のゼロ交差ｔｄ１に関連する遅延と必ずしも同じではない。遅延ｔｄ２は、小さなオーバーシュートをサンプリングされた出力電圧に寄与する。オーバーシュートの効果は、サンプリングされた充電の一定のオフセットと表すことができる。多くのサンプルデータ回路では、このような一定のオフセットは問題ではない。
ゼロ交差検出器３０は、波形前進のセグメントとしてゼロ交差を検出する際に、より正確であることが好適である。第１の検出は粗い検出であるため、これは非常に正確である必要はない。したがって、低い正確性によりさらに早く検出できる。所定の周期内の最後のゼロ交差検出は、出力電圧の正確性を決定する。このため、最後のゼロ交差検出は、最も正確でなければならない。
正確性、速度、及び消費電力は、最適な全体のパフォーマンスのために、連続的なゼロ交差検出の間で適切に交換される。例えば、第１の検出は、正確性が低くノイズが多いが、高速（遅延が短く）で電力が低い。最後の検出は、より正確でノイズがないが、より電力を消費し、又は遅い（遅延が長い）。
２つの電流源（２１０及び２２０）で構成される２つのセグメントの波形生成器の例が図９に示されている。図９に示すように、クロック位相φ１がスイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４に利用され、別の位相φ２がスイッチＳ１２、Ｓ１４、及びＳ２１に利用される。ゼロ交差検出器３０は、ノード１００が接地した状態になった時点を検出するために用いられる。スイッチＳ２３はゼロ交差検出器３０の出力により制御される。ゼロ交差検出器３０の出力は、出力電圧ＶＯＵＴのサンプルを取得する時点を判断するのに用いられる。
電流源２１０及び２２０は、キャパシタＣＳ２と、ランプの波形の２つのセグメントを生成する直接接続したＣＳ１及びＣＩ１を充電する。φ２の開始では、出力が既知の電圧ＶＮＥＧに容易に短絡され、この値は、電圧Ｖ１が、信号が通常の動作範囲内でゼロと交差するために選択される。第１のセグメントの間、電流源２１０が出力に送られ、一方、第２のセグメントの間、電流源２２０が出力に送られ、ランプの２つの異なるスロープを生成する。
図１０に示すように、非反転積分器は、複数の閾値を有するレベル交差検出器３００を具えている。図１０に示すように、クロック位相φ１がスイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４に利用され、別の位相φ２がスイッチＳ１２、Ｓ１４、及びＳ２１に利用される。レベル交差検出器３００は、ノード１００が、以下に説明する複数の所定のレベルの一つと交差する時点を検出するのに用いられる。スイッチＳ２３は、レベル交差検出器３００の出力により制御される。レベル交差検出器３００の出力は、出力電圧ＶＯＵＴのサンプルを取得する時点を判断するために用いられる。
閾値は所定の電圧レベルである。レベル交差検出器３００の閾値は、オーバーショットを最小化するために調整できる。
例えば、第１の検出の閾値は、第１のセグメント内の予想されるオーバーショットよりも僅かに小さい量だけ負になる。これは、第２のセグメントにおけるランプ下りを最小化する。また、第２のセグメントの閾値は、オーバーショットの影響を取り消すために、第２のセグメント内のオーバーショットの量だけ正になる。代替的に、第１のセグメントの閾値は、第１のセグメント内の予想されるオーバーショットよりも負にしてもよい。これにより、第２のセグメントが、図１１に示すように負のランプではなく正のランプになる。
最後のセグメント内の検出を最も正確な検出にすることは有利である。最後のセグメントの間の検出の正確性は、他のセグメントの間のものよりもさらに正確である。これは、最後のセグメントの遅延を長くし、又は消費電力を多くすることにより実現できる。
図１２に示すように、非反転積分器は、２つのゼロ交差検出器、ゼロ交差検出器１（３１０）、及びゼロ交差検出器２（３２０）を有するレベル交差検出器を具えている。図１２に示すように、クロック位相φ１が、スイッチＳ１１、Ｓ１３、Ｓ２２及びＳ２４に利用され、別の位相φ２が、スイッチＳ１２、Ｓ１４、及びＳ２１に利用される。ゼロ交差検出器１（３１０）及びゼロ交差検出器２（３２０）は、ノード１００が、以下に説明するように複数の所定のレベルのうちの一つを交差する時点を検出するのに用いられる。スイッチＳ２３は、ゼロ交差検出器２（３２０）の出力により制御される。ゼロ交差検出器２（３２０）の出力は、出力電圧ＶＯＵＴのサンプルを取得する時点を判断するのに用いられる。
ゼロ交差検出器１（３１０）及びゼロ交差検出器２（３２０）の閾値は、オーバーショットを最小化するために選択される。例えば、ゼロ交差検出器１（３１０）の閾値は、第１のセグメント内の予想されるオーバーショットよりも僅かに少ない量だけ負になる。これは、第２のセグメントにおけるランプ下りの時間を最小化する。また、ゼロ交差検出器２（３２０）の閾値は、オーバーショットの影響を取り消すため、第２のセグメント内のオーバーショットの量だけ正になる。代替的に、ゼロ交差検出器１（３１０）の閾値は、第１のセグメント中の予想されるオーバーショットよりも負でもよい。これにより、ゼロ交差検出器２（３２０）は、負のランプではなく正のランプになることが可能である。
すなわち、ゼロ交差検出器１（３１０）は粗い検出を行うのに対し、ゼロ交差検出器２（３２０）は細かい検出を行う。したがって、ゼロ交差検出器２（３２０）の精度を高めることは有利である。
図１３に示すように、非反転積分器は、２つのゼロ交差検出器、ゼロ交差検出器１（３１０）、及びゼロ交差検出器２（３２０）を有するレベル交差検出器を具えている。図１３に示すように、クロック位相φ１はスイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４に利用され、別の位相φ２はスイッチＳ１２、Ｓ１４、及びＳ２１に利用される。ゼロ交差検出器１（３１０）及びゼロ交差検出器２（３２０）は、ノード１００が、以下に説明するように複数の所定のレベルのうちの一つを交差する時点を検出するために用いられる。スイッチＳ２３は、ゼロ交差検出器２（３２０）の出力により制御される。ゼロ交差検出器２（３２０）の出力は、出力電圧ＶＯＵＴのサンプルを取得する時点を判断するのに用いられる。
双方の検出器、ゼロ交差検出器１（３１０）及びゼロ交差検出器２（３２０）は、名目上のゼロ閾値を有する。検出用の閾値は、ゼロ交差検出器１（３１０）及びゼロ交差検出器２（３２０）の入力に印加される電圧Ｖｔｒ１及びＶｔｒ２により判断される。ゼロ交差検出器１（３１０）は粗い検出を行うのに対し、ゼロ交差検出器２（３２０）は細かい検出を行う。したがって、ゼロ交差検出器２（３２０）の精度を高めることは有利である。
前述した実施例は、セルフタイムシステムとして動作してもよいことに留意すべきである。この構成では、一定の周波数のクロック位相φ１及びφ２を供給するよりはむしろ、クロック位相が、ゼロ交差検出器１（３１０）及びゼロ交差検出器２（３２０）の出力から得られる。図１４は、セルフタイム動作を示している。
図１４に示すように、位相φ２の端部は、最後のセグメント中の検出の出力により規定される。クロック位相φ１の開始は、φ２の端部の後に、論理的な遅延などの短い遅延により規定される。通常、短い遅延は非重複クロック位相を保証するのに必要である。クロック位相φ１は、同じような方法で以前の段階又は以降の段階のゼロ交差検出により決定される。
ゼロ交差検出器ベースの回路は、ゼロ交差検出器のノイズ帯域が所定のサンプリングレートにおける演算増幅器のノイズ帯域よりも低いため、所定のサンプリングレート及び信号対ノイズ比において、演算増幅器ベースの回路に比べて実質的に電力消費が少ない必要がある。ゼロ交差検出器は、アルゴリズム及びパイプライン式のアナログデジタルコンバータ、デルタシグマコンバータ、及び増幅器などの他のスイッチドキャパシタ回路で利用できる。
高い精度が要求される応用例では、装置のミスマッチによるオフセット電圧の影響は軽減すべきである。スイッチドキャパシタ回路では、オフセット取り消し技術は、しばしばオフセット電圧を減少するのに用いられる。
閉ループオフセット取り消しを有する回路の例が図１５に示されている。図１５に示すように、サンプリング位相の間、入力電圧ＶＩＮがサンプリングキャパシタＣＳに印加され、スイッチＳ１が閉じる。ＣＳでサンプリングされた電圧はＶＩＮ−ＶＯＳである。制御又は論理回路（図示せず）は、スイッチＳ１及びＳ２の動作を制御するのに利用される。
ゼロ交差検出器ベースの回路では、同様の閉ループオフセット取り消しの結果は、ゼロ交差検出器の第１の段階の周囲のループを閉じることにより可能である。閉ループオフセットサンプリングの間のノイズ帯域は、演算増幅器ベースの回路のノイズ帯域に相当する。閉ループオフセットのサンプリングの高いノイズ帯域は、ノイズの量を有意に追加し、ゼロ交差検出器ベースの回路の低いノイズの利点を少なくとも部分的に無効にする。
開ループオフセット取り消しが図１６に示されている。図１６に示すように、開ループオフセット取り消しは、電圧コンパレータとともに利用できる。開ループオフセット取り消しのタイミング図が図１７に示されている。オフセットサンプリング位相ＴＯＳの間、第１の増幅器Ａ１の入力がスイッチＳ１を介して接地される。第２の増幅器Ａ２の入力は、スイッチＳ２を閉じることにより接地される。第１の増幅器Ａ１の出力電圧は−ａ１ＶＯＳに設定され、ここで、ａ１は増幅器Ａ１の電圧の利得である。
設定時間定数τはＲＯＣと等しく、ここで、ＲＯは第１の増幅器Ａ１のテブナン（Ｔｈｅｖｅｎｉｎ）の出力抵抗であり、Ｃは寄生容量ＣＰ１及びＣＯＳの並列の組み合わせである。次に、スイッチＳ２が開かれ、−ａ１ＶＯＳがサンプリングされ、オフセットストレージキャパシタＣＯＦＦで保持される。通常の動作位相の間、スイッチＳ１が、第１の増幅器Ａ１の入力を電圧ＶＩＮに接続する。第１の増幅器Ａ１に対する実質的な入力電圧は、オフセット電圧ＶＯＳの影響によりＶＩＮ−ＶＯＳである。
第１の増幅器Ａ１の出力電圧はａ１（ＶＩＮ−ＶＯＳ）である。第２の増幅器Ａ２に対する入力電圧はａ１（ＶＩＮ−ＶＯＳ）−（−ａ１ＶＯＳ）＝ａ１ＶＩＮである。したがって、第１の増幅器Ａ１のオフセット電圧の影響が取り除かれる。
正確なオフセットの取り消しの場合、オフセットの取り消し位相ＴＯＳは、時間定数τよりも少なくとも数倍長くなければならない。これは、高いノイズに対応する第１の増幅器Ａ１の広範な帯域を必要とする。閉ループと同様、ゼロ交差検出器内で開ループのオフセット取り消しを利用できるが、開ループのオフセットサンプリングの高いノイズ帯域は、かなりの量のノイズを追加し、ゼロ交差検出器ベースの回路のノイズの利点を少なくとも部分的に無効にする。
前述したように、ゼロ交差検出器のノイズを実質的に増加させることなくゼロ交差検出器のオフセット取り消しを提供することが望まれている。ゼロ交差検出器のオフセット取り消しの例は、異なるタイミングとＣＯＦＦの異なるキャパシタ値を有する図１５に示すような同じ回路構造を用いて理解できる。ゼロ交差検出器のオフセット取り消しのタイミング図の例が図１８に示されている。
図１８に示すように、オフセット取り消し位相ＴＯＦＦは、２つのサブ位相Ｔ１及びＴ２に分割される。位相Ｔ１の間、スイッチＳ１が接地され、Ｓ２は未だ開いている。この位相の間の設定時間定数τ１は、約Ｒ０（ＣＰ１＋ＣＰ２）であり、ＣＯＦＦ＞＞ＣＰ２だと仮定する。ＣＰ１及びＣＰ２双方は小さい寄生容量であるためτ１は短い。したがって、出力電圧ＶＯ１は即座に−ａ１ＶＯＳに設定される。
位相Ｔ２の間、スイッチＳ２は、Ｓ１が未だ接地した状態で閉じられる。オフセットストレージキャパシタＣＯＦＦは実質的に大きく、Ｔ２の間の設定時間定数τ２＝ＲＯＣは、Ｔ２に相当し、あるいはこれよりも長い。このような長い時間定数は、位相Ｔ２の間のノイズ帯域を減少させる。ＣＯＦＦでサンプリングされるノイズの帯域幅はτ２によって決まり、したがってノイズを低くする。
τ２は長いが、ＣＯＦＦの電圧が−ａ１ＶＯＳに達し、Ｔ２の間のＣＯＦＦの電圧が変化しないため、オフセット取り消しの精度は影響を受けない。実際には、電圧の小さな外乱は、スイッチＳ２が容量結合により閉じるときに発生する。外乱は一定であり、入力に関連する場合にａ１により低減され、したがって、多くのシステムで問題がない。
オフセット取り消しが完了すると、スイッチＳ１がＶＩＮに接続され、スイッチＳ２が、ゼロ交差検出器又はコンパレータのように通常の処理のために開かれている。
第２の実施例に係る別のゼロ交差検出器では、図１９に示すように、２つの増幅器の段階、第１の段階の増幅器Ａ１及び第２の段階の増幅器Ａ２を有するように示されている。第２の段階の増幅器Ａ２は、線形増幅器又は再生式ラッチのいずれかでよい。スイッチＳ３及びキャパシタＣＯＦＦは、サンプリングされたノイズを平均化してノイズを低減する。タイミング図が図２０に示されている。
オフセットの取り消し位相ＴＯＦＦの間、第１の増幅器Ａ１の入力が、スイッチＳ１を上側の位置にすることにより接地される。第２の増幅器Ａ２の入力もまた、スイッチＳ２を閉じることにより接地される。第１の増幅器Ａ１の出力電圧が−ａ１ＶＯＳに設定される。キャパシタＣＯＦＦ１は、出力がＴＯＦＦの間に正確な値に設定されるように十分に小さくされる。ＴＯＦＦの端部では、スイッチＳ２が開かれ、−ａ１ＶＯＳがサンプリングされ、キャパシタＣＯＦＦ１が保持される。オフセット取り消し位相の後の通常の処理位相の間、Ｓ１が入力電圧ＶＩＮにされ、Ｓ３が閉じられる。
処理の数クロック周期の後、ＣＯＦＦの電圧は、ＣＯＦＦ１でサンプリングされた電圧−ａ１ＶＯＳに収束する。ＣＯＦＦ２はＣＯＦＦ１よりも長いため、サンプリングされたノイズが平均化され、（１＋ＣＯＦＦ２／ＣＯＦＦ１）１／２の要素分減少する。Ａ１に対する実際の入力電圧は、オフセット電圧ＶＯＳの影響のためＶＩＮ−ＶＯＳである。次に、Ａ１の出力電圧は、ａ１（ＶＩＮ−ＶＯＳ）である。Ａ２に対する入力電圧は、ａ１（ＶＩＮ−ＶＯＳ）−（−ａ１ＶＯＳ）＝ａ１ＶＩＮである。したがって、第１の増幅器Ａ１のオフセット電圧の影響は取り除かれるが、サンプリングされたノイズは実質的に低い。
オフセット取り消しの別の例が図２１に示されている。明確にするために、図４に示すのと同様のゼロ交差検出器ベースの積分器が示されている。電流源Ｉはランプ波形を生成し、波形生成器として機能する。電流源ＩＯＦＦ及びキャパシタＣＯＦＦは、ゼロ交差検出器ＺＣＤ１のオフセット電圧をサンプリングし、その影響を取り消す。オフセット取り消し位相の間、１の入力ＩＮ１は、スイッチＳ１３及びＳ１４を閉じることにより接地される。スイッチＳＦＢは、積分キャパシタＣＩ１の充電を邪魔しないために開いたままである。スイッチＳＯＦＦ２は閉じており、スイッチＳＯＦＦ１は一時的に閉じられ、キャパシタＣＯＦＦを電圧ＶＯＦＦに予め充電する。次に、スイッチＳＯＦＦ１が開かれ、ＩＯＦＦがＣＯＦＦで積分される。ＩＯＦＦの値は、オフセット取り消しの間のノードＩＮ２の電圧が、通常の動作中のノード電圧ＩＮ２が減少するのとほぼ同じレートで減少するように選択される。
ゼロ交差検出器ＺＣＤ１が、接地電位の入力ＩＮ２において電圧Ｖ２の交差を検出すると、スイッチＳＯＦＦがＯＦＦにされる。その直後に、電流源ＩＯＦＦがＯＦＦにされ、ＣＯＦＦの電圧をサンプリングする。ＣＯＦＦでサンプリングされた電圧は、ゼロ交差検出器ＺＣＤ１のオフセットＶＯＳと大きさがほぼ等しく、符号が逆であることを示している。
積分器のような回路の連続的な処理の間、スイッチＳＯＦＦ１がＯＦＦにされ、スイッチＳＯＦＦ２がＯＮのままである。したがって、ＺＣＤ１における入力ＩＮ２の電圧は−ＶＯＳに維持され、したがって、ゼロ交差検出器ＺＣＤ１のオフセットＶＯＳの影響が、積分処理の間に取り消しされる。制御又は論理回路（図示せず）は、様々なスイッチの操作を制御するのに用いられる。
オフセット取り消しの別の例が図２２に示されている。この実施例は、２つのキャパシタ、ＣＯＦＦ１、ＣＯＦＦ２がオフセット電圧を蓄える以外、図２１の実施例と同様である。キャパシタＣＯＦＦ２はキャパシタＣＯＦＦ１よりも大きい。明確にするために、図４に示すのと同様のゼロ交差検出器ベースの積分器が示されている。
電流源ＩＯＦＦ及びキャパシタＣＯＦＦ１は、ゼロ交差検出器ＺＣＤ１のオフセット電圧をサンプリングし、その影響を無効にする。ＩＯＦＦの値は、オフセット取り消しの間のノードＩＮ２の電圧が、通常の動作中のノード電圧ＩＮ２が減少するのとほぼ同じレートで減少するように選択される。
オフセット取り消し位相の間、１の入力ＩＮ１は、スイッチＳ１３及びＳ１４を閉じることにより接地される。スイッチＳＦＢは、積分キャパシタＣＩ１の充電を阻害しないように開いたままである。スイッチＳＯＦＦ２が閉じ、スイッチＳＯＦＦ３が開かれ、スイッチＳＯＦＦ１が一時的に閉じられてキャパシタＣＯＦＦ１を予め電圧ＶＯＦＦに充電する。次に、スイッチＳＯＦＦ１が開かれ、ＩＯＦＦがキャパシタＣＯＦＦ１で積分される。
ゼロ交差検出器ＺＣＤ１が、接地電位の入力ＩＮ２で電圧Ｖ２の交差を検出すると、スイッチＳＯＦＦ１がＯＦＦになり、キャパシタＣＯＦＦ１の電圧をサンプリングする。次に、電流源ＩＯＦＦがＯＦＦにされ、スイッチＳＯＦＦ２及びＳＯＦＦ３が閉じて、キャパシタＣＯＦＦ１及びＣＯＦＦ２の変化が平均化される。これは、効率的にサンプルノイズを平均化し、ノイズを低減する。キャパシタＣＯＦＦ１及びＣＯＦＦ２に蓄積される電圧は、ゼロ交差検出器ＺＣＤ１のオフセットＶＯＳと大きさがほぼ等しく、符号が逆であることを示している。
積分器のような回路の連続した処理の間、スイッチＳＯＦＦ１はＯＦＦにされ、スイッチＳＯＦＦ２及びＳＯＦＦ３はＯＮのままである。代替的に、スイッチＳＯＦＦ１及びＳＯＦＦ２をＯＦＦにし、スイッチＳＯＦＦ３をＯＮにしてもよい。したがって、ＺＣＤ１の入力ＩＮ２の電圧は−ＶＯＳで維持され、ゼロ交差検出器ＺＣＤ１のオフセットＶＯＳの影響が、積分処理の間取り消される。制御又は論理回路（図示せず）は、様々なスイッチの操作を制御するために利用されることに留意すべきである。
オフセット取り消しの別の例が図２３に示されている。この実施例は、オフセットサンプリングキャパシタＣＯＦＦが入力ＩＮ１と直列に配置される以外は図２１の実施例と同様であり、電流源ＩＯＦＦは、ノードＩＮ１のランプレートがオフセット取り消しと通常の処理の間でほぼ同じになるように選択される。制御又は論理回路（図示せず）は、様々なスイッチの操作を制御するのに利用されることに留意すべきである。
電流源ＩＯＦＦ及びキャパシタＣＯＦＦ１は、ゼロ交差検出器ＺＣＤ１のオフセット電圧をサンプリングしてその影響を取り消す。ＩＯＦＦの値は、オフセット取り消しの間のノードＩＮ１の電圧が、通常の動作中のノード電圧ＩＮ１が減少するのとほぼ同じレートで減少するように選択される。
オフセット取り消し位相の間、スイッチＳＦＢは、積分キャパシタＣＩ１の充電を阻害しないために開いたままであり、スイッチＳＯＦＦ２は閉じており、スイッチＳＯＦＦ１が一時的に閉じられてキャパシタＣＯＦＦを電圧ＶＯＦＦに充電する。次に、スイッチＳＯＦＦ１が開かれ、ＩＯＦＦがＣＯＦＦで積分される。
ゼロ交差検出器ＺＣＤ１が接地した入力ＩＮ１の電圧Ｖ２の交差を検出すると、スイッチＳＯＦＦ２がＯＦＦにされる。その直後に、電流源ＩＯＦＦがＯＦＦにされる。キャパシタＣＯＦＦでサンプリングされた電圧は、ゼロ交差検出器ＺＣＤ１のオフセットと大きさがほぼ等しく、符号が逆であることを示している。したがって、ゼロ交差検出器ＺＣＤ１のオフセットの影響は、連続した処理の間取り消される。
オフセット取り消しの別の例が図２４に示されている。この実施例は、オフセットが第１のオフセットサンプリングキャパシタＣＯＦＦ１でサンプリングされ、図２２に示す実施例と同じ方法により第２のオフセットサンプリングキャパシタＣＯＦＦ２により平均化される以外は、図２２の実施例と処理が同じであり、電流源ＩＯＦＦ及びキャパシタＣＯＦＦ１は、ゼロ交差検出器ＺＣＤ１のオフセット電圧をサンプリングしてその影響を取り消す。ＩＯＦＦの値は、オフセット取り消しの間のノードＩＮ１の電圧が、通常の動作中のノード電圧ＩＮ１が減少するのとほぼ同じレートで減少するように選択される。
オフセット取り消し位相の間、スイッチＳＦＢは、積分キャパシタＣＩ１の充電を阻害しないために開いたままであり、スイッチＳＯＦＦ２は閉じており、スイッチＳＯＦＦ１が一時的に閉じられてキャパシタＣＯＦＦ１を電圧ＶＯＦＦに充電する。次に、スイッチＳＯＦＦ１が開かれ、ＩＯＦＦがＣＯＦＦ１で積分される。
ゼロ交差検出器ＺＣＤ１が接地した入力ＩＮ１の電圧Ｖ２の交差を検出すると、スイッチＳＯＦＦ１がＯＦＦにされる。その直後に、電流源ＩＯＦＦがＯＦＦにされる。キャパシタＣＯＦＦ１でサンプリングされた電圧は、ゼロ交差検出器ＺＣＤ１のオフセットと大きさがほぼ等しく、符号が逆であることを示している。次に、スイッチＳＯＦＦが閉じられ、ＣＯＦＦ１とＣＯＦＦ２を並列に接続する。ＣＯＦＦ１とＣＯＦＦ２の充電が再配分され、サンプリングされたノイズを平均化する。オフセット取り消しの数回の周期の後、キャパシタＣＯＦＦ１とＣＯＦＦ２に蓄積される電圧は、ゼロ交差検出器ＺＣＤ１のオフセットＶＯＳと大きさがほぼ等しく、符号が逆であることを示している。したがって、ゼロ交差検出器ＺＣＤ１のオフセットの影響は、連続した処理の間取り消される。
本発明の概念が、シングルエンドの実施例に関連して図示及び説明されているが、本発明の概念は、これらの実施例の完全に異なる構成又は完全に異なる実装に適用できる。
例えば、図２４に示す実施例の完全に異なる実装が、図２５に示されている。
電流源ＩＯＦＦｐ，ＩＯＦＦｎ及びキャパシタＣＯＦＦ１ｐ，ＣＯＦＦ１ｎは、ゼロ交差検出器ＺＣＤ１のオフセット電圧を異なるようにサンプリングしてその影響を取り消す。ＩＯＦＦｐ及びＩＮ１ｎの値は、オフセット取り消しの間のノードＩＮ１ｐ及びＩＮ１ｎの電位差が、通常の動作中のノードＩＮ１ｐ及びＩＮ１ｎの電位差が減少するのとほぼ同じレートで減少するように選択される。
オフセット取り消し位相の間、スイッチＳＦＢｐ及びＳＦＢｐは、積分キャパシタＣＩ１ｐ及びＣＩ１ｎの充電を阻害しないために開いたままであり、スイッチＳＯＦＦ２ｐ及びＳＯＦＦ２ｐは閉じており、スイッチＳＯＦＦ１ｐ及びＳＯＦＦ１ｐが一時的に閉じられて、キャパシタＣＯＦＦｐ及びＣＯＦＦｎをそれぞれ電圧ＶＯＦＦｐ及びＶＯＦＦｎに充電する。次に、スイッチＳＯＦＦ１が開かれ、ＩＯＦＦがＣＯＦＦで積分される。
ゼロ交差検出器ＺＣＤ１が、入力ＩＮ１Ｐ及びＩＮ１ｎの電圧Ｖ２ｐ及びＶ２ｎの差のゼロ又はレベル交差をそれぞれ検出すると、スイッチＳＯＦＦ２Ｐ及びＳＯＦＦ２ＰがＯＦＦにされる。その直後に、電流源ＩＯＦＦｐ及びＩＯＦＦｎがＯＦＦにされる。キャパシタＣＯＦＦｐとＣＯＦＦｎでサンプリングされる電位差は、ゼロ交差検出器ＺＣＤ１のオフセットと大きさがほぼ等しく、符号が逆であることを示している。したがって、ゼロ交差検出器ＺＣＤ１のオフセットの影響は、連続した処理の間取り消しされる。
本発明の概念が、ゼロ交差検出器ベースの回路に関連して図示及び説明されているが、本発明の概念はコンパレータベースの回路にも適用できる。
本発明の様々な例及び実施例が図示及び説明されているが、当業者であれば、本発明の精神及び範囲は、本明細書の特定の説明及び図面に限定されず、様々な修正や変更にまで及ぶことを利用できるであろう。
図１は、ゼロ交差検出器を示している。 図２は、スイッチドキャパシタ積分器を示している。 図３は、図２のスイッチドキャパシタ積分器のタイミング図を示している。 図４は、本発明の概念による非反転積分器を示している。 図５は、図４の非反転積分器のタイミング図を示している。 図６は、本発明の概念による電流源である波形生成器を有する非反転積分器を示している。 図７は、本発明の概念による別の非反転積分器を示している。 図８は、図７の非反転積分器のタイミング図を示している。 図９は、本発明の概念による別の非反転積分器を示している。 図１０は、本発明の概念による別の非反転積分器を示している。 図１１は、図１０の非反転積分器のタイミング図を示している。 図１２は、本発明の概念による別の非反転積分器を示している。 図１３は、本発明の概念による別の非反転積分器を示している。 図１４は、図１３の非反転積分器のタイミング図を示している。 図１５は、閉ループオフセット取り消し回路を示している。 図１６は、開ループオフセット取り消し回路を示している。 図１７は、図１６の開ループオフセット取り消し回路のタイミング図を示している。 図１８は、図１６の開ループオフセット取り消し回路の別のタイミング図を示している。 図１９は、別の開ループオフセット取り消し回路を示している。 図２０は、図１９の開ループオフセット取り消し回路の第３のタイミング図を示している。 図２１は、オフセット取り消しを有するゼロ交差検出器回路を示している。 図２２は、オフセット取り消しを有する別のゼロ交差検出器回路を示している。 図２３は、オフセット取り消しを有する第３のゼロ交差検出器を示している。 図２４は、オフセット取り消しを有する第４のゼロ交差検出器を示している。 図２５は、図２４の第４のゼロ交差検出器回路の完全に異なる実施例を示している。

Claims (33)

  1. 効果的なオフセット取り消しを有するコンパレータであって、
    入力端子を有する第１の増幅器と、
    前記第１の増幅器に動作可能に接続されたオフセットキャパシタと、
    前記オフセットキャパシタに動作可能に接続された第２の増幅器と、
    前記入力端子に動作可能に接続された第１のスイッチと、
    前記オフセットキャパシタと第１の所定の電圧との間に動作可能に接続された第２のスイッチと、
    前記第１及び第２のスイッチの動作を制御する制御回路とを具えており、
    前記第１のスイッチが、前記制御回路に応じて、時間周期内に前記入力端子を第２の所定の電圧に接続し、
    前記第２のスイッチが、前記制御回路に応じて、時間周期内に前記オフセットキャパシタを前記第１の所定の電圧に接続し、
    前記時間周期が、前記オフセットキャパシタに関連する時定数よりも実質的に短いことを特徴とするコンパレータ。
  2. 請求項１に記載のコンパレータにおいて、前記第１の所定の電圧が、システムの共通モードの電圧であることを特徴とするコンパレータ。
  3. 請求項１に記載のコンパレータにおいて、前記第２の所定の電圧が、システムの共通モードの電圧であることを特徴とするコンパレータ。
  4. 請求項２に記載のコンパレータにおいて、前記システムの共通モードの電圧が接地されることを特徴とするコンパレータ。
  5. 請求項３に記載のコンパレータにおいて、前記システムの共通モードの電圧が接地されることを特徴とするコンパレータ。
  6. 効果的なオフセット取り消しを有するコンパレータであって、
    入力端子を有する第１の増幅器と、
    前記第１の増幅器に動作可能に接続された第１のオフセットキャパシタと、
    前記オフセットキャパシタに動作可能に接続された第２の増幅器と、
    前記入力端子に動作可能に接続された第１のスイッチと、
    前記オフセットキャパシタと第１の所定の電圧との間に動作可能に接続された第２のスイッチと、
    前記第１及び第２のスイッチの動作を制御する制御回路と、
    前記第１のオフセットキャパシタに動作可能に接続されたノイズ平均化回路とを具えており、
    前記第１のスイッチが、前記制御回路に応じて、時間周期内に前記入力端子を第２の所定の電圧に接続し、
    前記第２のスイッチが、前記制御回路に応じて、前記時間周期内に前記オフセットキャパシタを前記第１の所定の電圧に接続することを特徴とするコンパレータ。
  7. 請求項６に記載のコンパレータにおいて、前記第１の所定の電圧が、システムの共通モードの電圧であることを特徴とするコンパレータ。
  8. 請求項６に記載のコンパレータにおいて、前記第２の所定の電圧が、システムの共通モードの電圧であることを特徴とするコンパレータ。
  9. 請求項７に記載のコンパレータにおいて、前記システムの共通モードの電圧が接地されることを特徴とするコンパレータ。
  10. 請求項８に記載のコンパレータにおいて、前記システムの共通モードの電圧が接地されることを特徴とするコンパレータ。
  11. 請求項６に記載のコンパレータにおいて、前記ノイズ平均化回路が、第２のオフセットキャパシタを具えていることを特徴とするコンパレータ。
  12. 効果的なオフセット取り消しを有するコンパレータベースの回路であって、
    入力電圧を別の電圧と比較するコンパレータと、
    前記コンパレータに動作可能に接続されたスイッチドキャパシタネットワークと、
    前記コンパレータの入力に動作可能に接続されたオフセットキャパシタと、
    前記オフセットキャパシタに動作可能に接続され、前記オフセットキャパシタを所定の電圧に充電するプリセット電源と、
    前記オフセットキャパシタに動作可能に接続され、所定の電圧波形を前記オフセットキャパシタに加える波形生成回路と、
    前記オフセットキャパシタに動作可能に接続されたサンプリングスイッチとを具えており、
    前記サンプリングスイッチが、前記コンパレータの入力の電圧が所定のレベルに交差すると前記コンパレータが判断したときにＯＦＦになることを特徴とするコンパレータベースの回路。
  13. 請求項１２に記載のコンパレータベースの回路において、前記波形生成回路が、電流源とスイッチとを具えていることを特徴とするコンパレータベースの回路。
  14. 請求項１２に記載のコンパレータベースの回路において、前記所定の電圧波形がランプであることを特徴とするコンパレータベースの回路。
  15. 請求項１２に記載のコンパレータベースの回路がさらに、前記第１のオフセットキャパシタに動作可能に接続されたノイズ平均化回路を具えていることを特徴とするコンパレータベースの回路。
  16. 請求項１５に記載のコンパレータベースの回路において、前記ノイズ平均化回路が第２のオフセットキャパシタを具えていることを特徴とするコンパレータベースの回路。
  17. 効果的なオフセット取り消しを有するゼロ交差検出器ベースの回路であって、
    第１の入力及び第２の入力を有するゼロ交差検出器と、
    前記ゼロ交差検出器に動作可能に接続されたスイッチドキャパシタネットワークと、
    前記ゼロ交差検出器の第１の入力に動作可能に接続されたオフセットキャパシタと、
    前記オフセットキャパシタに動作可能に接続され、前記オフセットキャパシタを所定の電圧に充電するプリセット電源と、
    前記オフセットキャパシタに動作可能に接続され、所定の電圧波形を前記オフセットキャパシタに加える波形生成回路と、
    前記オフセットキャパシタに動作可能に接続されたサンプリングスイッチとを具えており、
    前記サンプリングスイッチが、前記第１の入力の電圧が接地電位と交差すると前記ゼロ交差検出器が判断したときにＯＦＦになることを特徴とするゼロ交差検出器ベースの回路。
  18. 請求項１７に記載のゼロ交差検出器ベースの回路において、前記波形生成回路が、電流源とスイッチとを具えていることを特徴とするゼロ交差検出器ベースの回路。
  19. 請求項１７に記載のゼロ交差検出器ベースの回路において、前記所定の電圧波形がランプであることを特徴とするゼロ交差検出器ベースの回路。
  20. 請求項１９に記載のゼロ交差検出器ベースの回路において、
    前記ランプは、前記ゼロ交差検出器の第２の入力の電圧が通常の動作中に減少するのとほぼ同じレートで、前記ゼロ交差検出器の第２の入力の電圧がオフセット取り消しの間に減少可能なレートを有することを特徴とするゼロ交差検出器ベースの回路。
  21. 請求項１７に記載のゼロ交差検出器ベースの回路において、
    前記オフセットキャパシタの電圧が、前記サンプリングスイッチがＯＦＦになった後に、前記ゼロ交差検出器のオフセット電圧と大きさがほぼ等しくなることを特徴とするゼロ交差検出器ベースの回路。
  22. 請求項１７に記載のゼロ交差検出器ベースの回路がさらに、前記第１のオフセットキャパシタに動作可能に接続されたノイズ平均化回路を具えていることを特徴とするゼロ交差検出器ベースの回路。
  23. 請求項２２に記載のゼロ交差検出器ベースの回路において、前記ノイズ平均化回路が第２のオフセットキャパシタを具えていることを特徴とするゼロ交差検出器ベースの回路。
  24. 効果的なオフセット取り消しを有するレベル交差検出器ベースの回路であって、
    第１の入力及び第２の入力を有するレベル交差検出器と、
    前記レベル交差検出器に動作可能に接続されたスイッチドキャパシタネットワークと、
    前記ゼロ交差検出器の第１の入力に動作可能に接続されたオフセットキャパシタと、
    前記オフセットキャパシタに動作可能に接続され、前記オフセットキャパシタを所定の電圧に充電するプリセット電源と、
    前記オフセットキャパシタに動作可能に接続され、所定の電圧波形を前記オフセットキャパシタに加える波形生成回路と、
    前記オフセットキャパシタに動作可能に接続されたサンプリングスイッチとを具えており、
    前記サンプリングスイッチが、前記第１の入力の電圧が所定のレベルと交差すると前記レベル交差検出器が判断したときにＯＦＦになることを特徴とするレベル交差検出器ベースの回路。
  25. 請求項２４に記載のレベル交差検出器ベースの回路において、前記波形生成回路が、電流源とスイッチとを具えていることを特徴とするレベル交差検出器ベースの回路。
  26. 請求項２４に記載のレベル交差検出器ベースの回路において、前記所定の電圧波形がランプであることを特徴とするレベル交差検出器ベースの回路。
  27. 請求項２６に記載のレベル交差検出器ベースの回路において、
    前記ランプは、前記レベル交差検出器の第２の入力の電圧が通常の動作中に減少するのとほぼ同じレートで、前記レベル交差検出器の第２の入力の電圧がオフセット取り消しの間に減少可能なレートを有することを特徴とするレベル交差検出器ベースの回路。
  28. 請求項２４に記載のレベル交差検出器ベースの回路において、
    前記オフセットキャパシタの電圧が、前記サンプリングスイッチがＯＦＦになった後に、前記レベル交差検出器のオフセット電圧と大きさがほぼ等しくなることを特徴とするレベル交差検出器ベースの回路。
  29. 請求項２４に記載のレベル交差検出器ベースの回路がさらに、前記第１のオフセットキャパシタに動作可能に接続されたノイズ平均化回路を具えていることを特徴とするレベル交差検出器ベースの回路。
  30. 請求項２９に記載のレベル交差検出器ベースの回路において、前記ノイズ平均化回路が第２のオフセットキャパシタを具えていることを特徴とするレベル交差検出器ベースの回路。
  31. ゼロ交差検出器ベースの回路でオフセットを効果的に取り消す方法であって、
    （ａ）オフセットキャパシタを所定の電圧に充電するステップと、
    （ｂ）所定の電圧波形を前記オフセットキャパシタに加えるステップと、
    （ｃ）ゼロ交差検出器の入力の電圧が所定のレベルと交差したかを判断するステップと、
    （ｄ）前記ゼロ交差検出器の入力の電圧が前記所定のレベルと交差すると判断されたときに前記オフセットキャパシタで電圧を保持するステップと、
    （ｅ）前記ゼロ交差検出器の入力の電圧が前記所定のレベルと交差すると判断されたときに、前記オフセットキャパシタで保持されている電圧を用いて前記ゼロ交差検出器のオフセットを取り消すステップと、を具えることを特徴とする方法。
  32. レベル交差検出器ベースの回路でオフセットを効果的に取り消す方法であって、
    （ａ）オフセットキャパシタを所定の電圧に充電するステップと、
    （ｂ）所定の電圧波形を前記オフセットキャパシタに加えるステップと、
    （ｃ）レベル交差検出器の入力の電圧が所定のレベルと交差したかを判断するステップと、
    （ｄ）前記レベル交差検出器の入力の電圧が前記所定のレベルと交差すると判断されたときに前記オフセットキャパシタで電圧を保持するステップと、
    （ｅ）前記オフセットキャパシタで保持されている電圧を用いて前記レベル交差検出器のオフセットを取り消すステップと、を具えていることを特徴とする方法。
  33. コンパレータベースの回路でオフセットを効果的に取り消す方法であって、
    （ａ）オフセットキャパシタを所定の電圧に充電するステップと、
    （ｂ）所定の電圧波形を前記オフセットキャパシタに加えるステップと、
    （ｃ）コンパレータの入力の電圧が所定のレベルと交差したかを判断するステップと、
    （ｄ）前記コンパレータの入力の電圧が前記所定のレベルと交差すると判断されたときに前記オフセットキャパシタで電圧を保持するステップと、
    （ｅ）前記オフセットキャパシタで保持されている電圧を用いて前記コンパレータのオフセットを取り消すステップと、を具えていることを特徴とする方法。
JP2009501658A 2006-03-21 2007-03-15 サンプルデータ回路のオフセット取り消し Pending JP2009545188A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74360106P 2006-03-21 2006-03-21
PCT/US2007/064071 WO2007109506A2 (en) 2006-03-21 2007-03-15 Offset cancellation for sampled-data circuits

Publications (1)

Publication Number Publication Date
JP2009545188A true JP2009545188A (ja) 2009-12-17

Family

ID=38523171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501658A Pending JP2009545188A (ja) 2006-03-21 2007-03-15 サンプルデータ回路のオフセット取り消し

Country Status (7)

Country Link
US (3) US7843233B2 (ja)
EP (1) EP1999758B1 (ja)
JP (1) JP2009545188A (ja)
KR (1) KR101252331B1 (ja)
CN (2) CN103065686B (ja)
AT (1) ATE540408T1 (ja)
WO (1) WO2007109506A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523055A (ja) * 2010-03-22 2013-06-13 クゥアルコム・インコーポレイテッド スイッチドキャパシタ回路のためのディスクリートタイムオペレーショナルトランスコンダクタンス増幅器
KR101508158B1 (ko) 2013-07-08 2015-04-07 한국과학기술연구원 전기 자극 시스템에서의 전극 오프셋 전압의 제어

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305131B2 (en) 2006-03-21 2012-11-06 Maxim Integrated, Inc. Passive offset and overshoot cancellation for sampled-data circuits
ATE540408T1 (de) * 2006-03-21 2012-01-15 Cambridge Analog Technologies Inc Offsetunterdrückung für probendatenschaltungen
US7936291B2 (en) * 2008-10-10 2011-05-03 Robert Bosch Gmbh System and method for removing nonlinearities and cancelling offset errors in comparator based/zero crossing based switched capacitor circuits
JP2010283713A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路
US8040264B2 (en) * 2010-03-04 2011-10-18 Analog Devices, Inc. Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
CN101820257B (zh) * 2010-04-30 2012-05-30 深圳市芯海科技有限公司 一种开关电容电路及模数转换器
KR101919056B1 (ko) * 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
US9252658B2 (en) 2011-10-14 2016-02-02 Massachusetts Institute Of Technology Level-crossing based circuit and method with offset voltage cancellation
CN104579185B (zh) * 2014-12-23 2017-10-27 灿芯半导体(上海)有限公司 高精度静噪控制电路
US10082916B2 (en) * 2015-07-08 2018-09-25 Samsung Electronics Co., Ltd. Circuit for cancelling offset capacitance of capacitive touch screen panel and device including the same
US9490795B1 (en) * 2015-08-18 2016-11-08 Cadence Design Systems, Inc. System and method for selectively coupled parasitic compensation for input referred voltage offset in electronic circuit
EP3493528B1 (en) * 2016-07-28 2021-05-26 Sony Semiconductor Solutions Corporation Image pickup element
CN108063608B (zh) * 2018-01-31 2021-04-09 上海贝岭股份有限公司 无源采样网络的高速比较器
CN111147076B (zh) * 2019-12-31 2021-10-29 清华大学 可抵消采样噪声的模数转换器
US11108404B1 (en) 2020-07-22 2021-08-31 Analog Devices, Inc. Low noise integrated circuit techniques
EP4024713A1 (en) 2021-01-04 2022-07-06 Stichting IMEC Nederland System and method for analog-to-digital signal conversion
WO2022259114A1 (en) * 2021-06-06 2022-12-15 Trieye Ltd. Electronic integration circuit having offset and collected charge reduction circuitries and associated methods
US11855651B2 (en) 2022-04-09 2023-12-26 Caelus Technologies Limited Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885998A (ja) * 1981-10-30 1983-05-23 ヒューズ・エアクラフト・カンパニー サンプルアンドホ−ルド回路およびスイツチコンデンサ積分回路およびサンプルアンドホ−ルド回路の自動ゼロ調節方法
JPH05346441A (ja) * 1991-01-31 1993-12-27 Toshiba Corp コンパレータ
JPH0983316A (ja) * 1995-09-07 1997-03-28 Sanyo Electric Co Ltd コンパレータおよびアナログ−デジタル変換回路
US5617093A (en) * 1994-09-30 1997-04-01 Imp, Inc. Switched capacitor analog circuits with low input capacitance

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649924A (en) * 1970-03-02 1972-03-14 Gordon Eng Co Sampling amplifier
FR2138234A1 (ja) * 1971-05-19 1972-09-22 Commissariat Energie Atomique
US4553052A (en) * 1982-04-23 1985-11-12 Nec Corporation High speed comparator circuit with input-offset compensation function
DE3922068A1 (de) * 1989-07-05 1991-01-17 Thomson Brandt Gmbh Abtast- und halteglied
US5159341A (en) * 1991-03-12 1992-10-27 Analog Devices, Inc. Two phase sampling for a delta sigma modulator
US6104492A (en) * 1999-02-22 2000-08-15 Lucent Technologies Inc Optical signal monitor for multiwave optical signals
US6252454B1 (en) * 1999-09-09 2001-06-26 Cirrus Logic, Inc. Calibrated quasi-autozeroed comparator systems and methods
US6201489B1 (en) * 2000-03-21 2001-03-13 International Business Machines Corporation Method and circuit for temporal cancellation of DC offset
EP1176721B1 (en) * 2000-07-24 2004-02-04 STMicroelectronics S.r.l. Rail to rail rectifying integrator
JP4319413B2 (ja) * 2001-04-11 2009-08-26 エヌエックスピー ビー ヴィ 演算増幅器の高デューティサイクルオフセット補償
US6611163B1 (en) * 2002-03-20 2003-08-26 Texas Instruments Incorporated Switched capacitor scheme for offset compensated comparators
US6570411B1 (en) * 2002-06-17 2003-05-27 Analog Devices, Inc. Switched-capacitor structures with reduced distortion and noise and enhanced isolation
US7348824B2 (en) * 2005-03-07 2008-03-25 Cadence Design Systems, Inc. Auto-zero circuit
US7319425B2 (en) * 2005-03-21 2008-01-15 Massachusetts Institute Of Technology Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes
US7221191B2 (en) * 2005-05-23 2007-05-22 Analog Devices, Inc. Signal samplers with enhanced dynamic range
JP2007074447A (ja) * 2005-09-07 2007-03-22 Fujitsu Ltd Ｃｍｏｓセンサ
US7541857B1 (en) * 2005-12-29 2009-06-02 Altera Corporation Comparator offset cancellation assisted by PLD resources
US8305131B2 (en) * 2006-03-21 2012-11-06 Maxim Integrated, Inc. Passive offset and overshoot cancellation for sampled-data circuits
ATE540408T1 (de) * 2006-03-21 2012-01-15 Cambridge Analog Technologies Inc Offsetunterdrückung für probendatenschaltungen
JP5191214B2 (ja) * 2006-12-21 2013-05-08 セイコーインスツル株式会社 コンパレータ回路
US7564273B2 (en) * 2007-02-06 2009-07-21 Massachusetts Institute Of Technology Low-voltage comparator-based switched-capacitor networks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885998A (ja) * 1981-10-30 1983-05-23 ヒューズ・エアクラフト・カンパニー サンプルアンドホ−ルド回路およびスイツチコンデンサ積分回路およびサンプルアンドホ−ルド回路の自動ゼロ調節方法
US4439693A (en) * 1981-10-30 1984-03-27 Hughes Aircraft Co. Sample and hold circuit with improved offset compensation
JPH05346441A (ja) * 1991-01-31 1993-12-27 Toshiba Corp コンパレータ
US5617093A (en) * 1994-09-30 1997-04-01 Imp, Inc. Switched capacitor analog circuits with low input capacitance
JPH0983316A (ja) * 1995-09-07 1997-03-28 Sanyo Electric Co Ltd コンパレータおよびアナログ−デジタル変換回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523055A (ja) * 2010-03-22 2013-06-13 クゥアルコム・インコーポレイテッド スイッチドキャパシタ回路のためのディスクリートタイムオペレーショナルトランスコンダクタンス増幅器
KR101508158B1 (ko) 2013-07-08 2015-04-07 한국과학기술연구원 전기 자극 시스템에서의 전극 오프셋 전압의 제어

Also Published As

Publication number Publication date
KR20080113076A (ko) 2008-12-26
US20070222483A1 (en) 2007-09-27
EP1999758A4 (en) 2009-04-15
US8519769B2 (en) 2013-08-27
US7843233B2 (en) 2010-11-30
KR101252331B1 (ko) 2013-04-08
WO2007109506A2 (en) 2007-09-27
US8373489B2 (en) 2013-02-12
US20110032003A1 (en) 2011-02-10
ATE540408T1 (de) 2012-01-15
CN101449336B (zh) 2012-07-25
CN103065686B (zh) 2016-09-14
WO2007109506A3 (en) 2008-10-02
EP1999758B1 (en) 2012-01-04
US20130127516A1 (en) 2013-05-23
CN101449336A (zh) 2009-06-03
EP1999758A2 (en) 2008-12-10
CN103065686A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
JP2009545188A (ja) サンプルデータ回路のオフセット取り消し
JP5275351B2 (ja) Ａｄ変換装置
US8912838B1 (en) Passive offset and overshoot cancellation for sampled data circuits
CN101398670B (zh) 对具有积分响应的系统的基于时间的控制器和控制方法
JPWO2010010661A1 (ja) Ａｄ変換装置
KR100918755B1 (ko) 제로 크로싱 검출을 이용한 샘플링된 데이터 회로
KR100962577B1 (ko) 제로 크로싱 검출을 이용한 샘플링된 데이터 회로
US20040130468A1 (en) Differential sampling circuit for generating a differential input signal DC offset
US20070024267A1 (en) Constant slope ramp circuits for sample-data circuits
US7504866B2 (en) Output hold circuits for sample-data circuits
KR102484142B1 (ko) 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로
EP1962292B1 (en) Constant slope ramp circuits for sample-data circuits
JP2024084566A (ja) 逐次比較型ａ／ｄコンバータおよび半導体集積回路
TW202324942A (zh) 具有快速追蹤機制的類比至數位轉換電路及方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508