KR20130066954A - 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서 - Google Patents

신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서 Download PDF

Info

Publication number
KR20130066954A
KR20130066954A KR1020110133744A KR20110133744A KR20130066954A KR 20130066954 A KR20130066954 A KR 20130066954A KR 1020110133744 A KR1020110133744 A KR 1020110133744A KR 20110133744 A KR20110133744 A KR 20110133744A KR 20130066954 A KR20130066954 A KR 20130066954A
Authority
KR
South Korea
Prior art keywords
signal
timing
data
line
reset
Prior art date
Application number
KR1020110133744A
Other languages
English (en)
Inventor
김은준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110133744A priority Critical patent/KR20130066954A/ko
Priority to US13/712,034 priority patent/US9143705B2/en
Publication of KR20130066954A publication Critical patent/KR20130066954A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 이미지 센서는 수광부의 리셋 정보를 담은 리셋 신호 및 상기 수광부에 인가된 광을 전기적 신호로 변환한 데이터 신호를 제공하는 복수개의 이미지 픽셀들, 상기 리셋 신호를 전달받고, 상기 리셋 신호의 레벨에 대한 정보를 이용하여 램프 신호를 생성하며, 상기 리셋 신호, 상기 데이터 신호 및 상기 램프 신호를 순차적으로 제공하는 신호 공급 장치, 상기 리셋 신호의 크기를 기준으로 상기 램프 신호의 크기가 변경되는 제1 타이밍과 상기 데이터 신호의 크기를 기준으로 상기 램프 신호의 크기가 변경되는 제2 타이밍을 이용해 상기 데이터 신호를 데이터 디지털 신호로 변환하는 아날로그 디지털 변환 장치, 및 상기 데이터 디지털 신호를 외부 장치로 전달하는 인터페이스 장치를 포함하고, 상기 램프 신호를 생성하는데 이용된 리셋 신호와 상기 데이터 디지털 신호로 변환된 데이터 신호는 동일한 이미지 픽셀로부터 출력된다.

Description

신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서{Signal providing apparatus, and analog-digital-converting apparatus and image sensor using the same}
본 발명은 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환기 및 이미지 센서에 관한 것이다.
이미지 센서는 디지털 사진, 스캐너(scanners), machine vision system, 감시 카메라 등과 같은 응용분야에 널리 이용되고 있다. 전하결합소자(Charge Coupled Device;CCD) 이미지 센서가 비교적 오랫동안 그러한 응용분야에 이용되어 왔지만, CMOS(complimentary Metal Oxide Semiconductor) 이미지 센서가 점점 많이 이용되고 있다. CMOS 이미지 센서의 바람직한 특징은 그것이 예컨대 이미지 처리 회로와 같이, 주변회로와 같은 칩 안에서 제조될 수 있으며, 그래서 "칩 내부의 카메라(camera on a chip)" 및 다른 응용분야를 가능하게 만든다는 것이다. 또한 CMOS 이미지 센서는 그것이 보통의 CMOS 제작기술을 이용하여 제조될 수 있기 때문에 CCD 이미지 센서보다 더 적은 제조비용이 든다.
도 1은 종래의 이미지 센서의 구성을 도시한 도면이다.
이미지 센서는 다수의 이미지 픽셀들이 행과 열을 가지는 정사각형으로 배열되는 "컬럼 평행(column parallel)" 아키텍쳐를 보통 이용한다. 각각의 컬럼에서의 이미지 픽셀은 각각의 컬럼 데이터 라인에 연결되어 있고, 컬럼 데이터 라인들을 구동시키기 위하여 로우 대 로우(row by row)로 선택된다.
도 1(a)를 참조하면, 종래의 이미지 센서는 전체 이미지 픽셀에서 출력되는 아날로그 이미지 신호를 컬럼별로 입력받아서 하나의 아날로그 디지털 변환기를 이용해 디지털 신호로 변환된다.
도 1(a)의 아날로그 디지털 변환의 방식에 따르면, 이미지 센서의 집적도가 높아질수록 아날로그 디지털 변환기의 동작 속도가 선형적으로 증가해야 함을 알 수 있다. 즉, 동일한 속도로 이미지 프레임에 대한 데이터를 출력하기 위해서는 아날로그 디지털 변환기가 프레임에 속하는 모든 픽셀의 데이터를 동일한 시간 내에 처리해야 하므로, 픽셀 수에 비례하여 아날로그 디지털 변환기의 속도도 증가해야 한다. 그런데, 고속의 아날로그 디지털 변환기는 그 비용이 비싸고 구현이 어려운 문제가 있다.
또한, 컬럼 별로 데이터를 출력하는 속도도 증가해야 하므로 컬럼 간의 데이터 간섭에 따른 노이즈 발생도 많아질 수 밖에 없다.
도 1(b)를 참조하면, 종래의 이미지 센서는 근래에는 컬럼 단위로 각각 아날로그 디지털 변환기를 배치하여 컬럼 별로 아날로그 이미지 신호를 디지털 변환하는 컬럼 평행 아날로그 디지털 변환 (Column-Parallel-ADC) 방식을 취하기도 한다.
도 1(b)의 아날로그 디지털 변환 방식에 따르면, 아날로그 디지털 변환기의 동작 속도는 로우(row)의 수에 비례하여 증가하면 되므로, 결국 집적도의 제곱근에 비례하게 된다. 따라서, 이전의 방식에 비해 아날로그 디지털 변환기의 속도를 저속으로 설계할 수 있다. 아울러, 각 컬럼별로 아날로그 이미지 신호를 변환하므로 컬럼 고정 패턴 노이즈(Column Fixed Pattern Noise)를 줄일 수 있다.
본 발명은 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환기 및 이미지 센서를 제안한다.
본 발명의 신호 공급 장치의 일 형태는 제1 및 제3 신호를 전달하는 제1 신호 라인, 제2 및 상기 제3 신호를 전달하는 제2 신호 라인, 상기 제1 및 제2 신호 라인에 연결된 제3 신호 라인, 및 상기 제1 신호 라인을 통해 상기 제1 신호가 전달되는 동안 상기 제3 신호 라인을 통해 상기 제1 신호를 전달받고, 상기 제1 신호의 레벨 정보를 이용하여 제3 신호를 생성하고, 상기 제3 신호를 상기 제3 신호 라인을 통해 상기 제1 및 제2 신호라인에 각각 제공하는 신호 발생부를 포함하며, 상기 제2 신호 및 상기 제3 신호는 상기 제2 신호 라인을 통해 상이한 타이밍에 전달될 수 있다.
본 발명의 신호 공급 장치의 다른 형태는 제1, 제2 및 제3 신호를 전달하는 제1 신호 라인, 상기 제1 신호 라인에 연결된 제3 신호 라인, 상기 제1 신호 라인을 통해 상기 제1 신호가 전달되는 동안 상기 제3 신호 라인을 통해 상기 제1 신호를 전달받고, 상기 제1 신호의 레벨 정보를 이용하여 제3 신호를 생성하며, 상기 제3 신호를 상기 제3 신호 라인을 통해 상기 제1신호 라인에 제공하는 신호 발생부를 포함하며, 상기 제1 신호, 상기 제2 신호 및 상기 제3 신호는 상기 제1 신호 라인을 통해 상이한 타이밍에 전달될 수 있다.
본 발명의 아날로그 디지털 변환 장치의 일형태는 제1 데이터 신호 및 제2 데이터 신호를 전달받고, 상기 제1 데이터 신호의 레벨 정보를 이용하여 비교 신호를 생성하며, 상기 제1 데이터 신호, 상기 제2 데이터 신호 및 상기 비교 신호를 순차적으로 제공하는 신호 공급 장치, 상기 제1 데이터 신호의 크기를 기준으로 상기 비교 신호의 크기가 바뀌는 타이밍을 제1 타이밍 신호로 출력하고, 상기 제2 데이터 신호의 크기를 기준으로 상기 비교 신호의 크기가 바뀌는 타이밍을 제2 타이밍 신호로 출력하는 멀티 신호 비교부, 시간에 따라 증가 또는 감소하는 값을 가지는 카운터 신호를 출력하는 카운터부, 및 상기 제1 타이밍 신호가 전달되는 타이밍에 상기 카운터 신호를 저장하고, 상기 제2 타이밍 신호가 전달되는 타이밍에 상기 카운터 신호를 저장하는 저장부를 포함할 수 있다.
본 발명의 이미지 센서의 일형태는 수광부의 리셋 정보를 담은 리셋 신호 및 상기 수광부에 인가된 광을 전기적 신호로 변환한 데이터 신호를 제공하는 복수개의 이미지 픽셀들, 상기 리셋 신호를 전달받고, 상기 리셋 신호의 레벨에 대한 정보를 이용하여 램프 신호를 생성하며, 상기 리셋 신호, 상기 데이터 신호 및 상기 램프 신호를 순차적으로 제공하는 신호 공급 장치, 상기 리셋 신호의 크기를 기준으로 상기 램프 신호의 크기가 변경되는 제1 타이밍과 상기 데이터 신호의 크기를 기준으로 상기 램프 신호의 크기가 변경되는 제2 타이밍을 이용해 상기 데이터 신호를 데이터 디지털 신호로 변환하는 아날로그 디지털 변환 장치, 및 상기 데이터 디지털 신호를 외부 장치로 전달하는 인터페이스 장치를 포함하고, 상기 램프 신호를 생성하는데 이용된 리셋 신호와 상기 데이터 디지털 신호로 변환된 데이터 신호는 동일한 이미지 픽셀로부터 출력될 수 있다.
본 발명의 신호 공급 장치는 전달받은 신호에 연계되는 별도의 신호를 생성하고, 전달받은 신호 및 생성된 별도의 신호를 신호 공급 장치의 후단으로 전달할 수 있다. 본 발명의 신호 공급 장치가 아날로그 디지털 변환 장치에 이용될 경우, 아날로그 디지털 변환 장치의 동작 안정성을 높일 수 있다. 본 발명의 신호 공급 장치가 이미지 센서에 적용될 경우, 이미지 픽셀의 리셋 신호의 레벨과 램프 신호의 시작 레벨을 일치시킬 수 있으므로 이미지 데이터의 오류 발생을 방지할 수 있을 뿐만 아니라, 필요한 컬럼 라인의 수를 감소시킬 수 있으므로 이미지 센서의 레이아웃 면적을 감소시킬 수도 있다.
도 1은 종래의 이미지 센서의 구성을 도시한 도면이다.
도 2는 컬럼 평행 아날로그 디지털 변환 회로의 구성을 도시한 도면이다.
도 3은 컬럼 평행 아날로그 디지털 변환 회로의 비교기 및 비교기의 입출력 신호의 타이밍을 도시한 도면이다.
도 4는 본 발명의 신호 공급 장치를 이용한 이미지 센서의 실시예의 구성을 도시한 구성도이다.
도 5a 내지 5d는 본 발명의 신호 공급 장치의 여러 구현예 중 일부를 도시한 도면이다.
도 6a 내지 도 6c는 도 5a 내지 5d에 나타낸 본 발명의 신호 공급 장치의 구현예들의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 신호 공급 장치의 신호 발생부의 실시예의 구성을 도시한 구성도이다.
도 8은 본 발명의 신호 공급 장치의 또 다른 구현예의 구성을 도시한 구성도이다.
도 9는 본 발명의 신호 공급 장치를 이용한 아날로그 디지털 변환 장치의 멀티 신호 비교부(200)의 입력 및 출력 신호의 타이밍을 도시한 타이밍도이다.
도 10은 본 발명의 신호 공급 장치를 이용한 아날로그 디지털 변환 장치의 실시예의 구성을 도시한 구성도이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
또한, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 신호 공급 장치(100) 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서에 대한 설명에 앞서, 컬럼 평행 아날로그 디지털 변환 방식에 대해서 설명한다.
도 2는 컬럼 평행 아날로그 디지털 변환 회로의 실시예의 구성을 도시한 도면이고, 도 3은 컬럼 평행 아날로그 디지털 변환 회로의 비교기의 실시예 및 비교기의 입출력 신호의 타이밍을 도시한 도면이다.
도 2 및 도 3(a)를 참조하면, 컬럼 평행 아날로그 디지털 변환 방식은 픽셀 어레이(500)의 동작 영역(510)에서 출력되는 리셋 신호(reset) 및 데이터 신호(data)를 램프 신호(ramp)와 비교하여 비교 결과(out1, out2)를 출력하는 멀티 신호 비교부(200)를 이용한다.
또한, 컬럼 평행 아날로그 디지털 변환 방식은 상기 멀티 신호 비교부(200)에서 사용하는 램프 신호(ramp)를 생성하는 신호 발생부(150)도 이용한다.
상기 멀티 신호 비교부(200)는 상기 리셋 신호(reset)의 크기와 상기 램프 신호(ramp)의 크기가 바뀌는 타이밍을 제1 타이밍 신호(out1)로 출력하고, 상기 데이터 신호(data)의 크기와 상기 램프 신호(ramp)의 크기가 바뀌는 타이밍을 제2 타이밍 신호(out2)로 출력한다.
도 3(a)를 참조하면, 상기 멀티 신호 비교부(200)는 상기 리셋 신호(reset) 또는 상기 램프 신호(ramp)가 인가되는 제1 입력단(IN1), 상기 데이터 신호(data) 또는 상기 램프 신호(ramp)가 인가되는 제2 입력단(IN2), 상기 제1 타이밍 신호(out1)를 출력하는 제1 출력단(OUT1) 및 상기 제2 타이밍 신호(out2)를 출력하는 제2 출력단(OUT2)을 포함하여 구성될 수 있다.
또한, 신호 발생부(150)는 픽셀 어레이(500)의 비동작 영역(520)에서 출력된 리셋 신호(reset_u)에 응답하여 램프 신호(ramp)를 생성하고, 상기 램프 신호(ramp)를 상기 멀티 신호 비교부(200)에 전달한다.
도 3(a)를 참조하면, 상기 멀티 신호 비교부(200)의 비교기(C)의 입력단들은 플로팅(floating)되어 있다. 따라서, 램프 신호(ramp)가 리셋 신호(reset)를 정확히 추적하여 램프 신호(ramp)의 시작 레벨과 리셋 신호(reset)의 시작 레벨이 일치되지 않으면, 리셋 신호(reset) 및 데이터 신호(data)와 램프 신호(ramp)를 비교한 데이터에 각각 오류가 발생한다. 이에 따라, 최종 디지털 변환된 데이터에 오류가 커질 수 있다. 따라서, 멀티 신호 비교부(200)에 전달되는 램프 신호(ramp)의 시작 레벨이 동작 영역(510)의 이미지 픽셀의 리셋 신호(reset)의 레벨을 정확히 추적하도록 하는 것이 중요하다.
비동작 영역(520)의 이미지 픽셀의 리셋 신호(reset_u)를 이용해 생성된 램프 신호(ramp)가 제1 입력단(IN1) 및 제2 입력단(IN2)에 인가된다. 그런데, 도 3(b)를 참조하면, 상기 램프 신호(ramp)의 시작레벨이 동작 영역(510)의 이미지 픽셀의 리셋 신호(reset)의 레벨과 일치되지 않는 것을 알 수 있다. 왜냐하면, 이미지 픽셀들은 제조 공정 상 서로 미세한 오차를 가지고 설계될 수 밖에 없으며, 컬럼 라인들 간에도 미세한 특성 차이 즉 컬럼 고정 패턴 노이즈가 있기 때문이다.
또한, 도 2에 도시된 방식은 비동작 영역(520)의 이미지 픽셀에서 리셋 신호(reset_u)를 얻기 위한 추가적인 컬럼 라인(dummy column line)이 필요하다.
이상에서 살펴본 바와 같이, 정보 신호를 처리하거나 가공하는 회로 등에서 임의의 두 신호를 전달받아, 그 중 하나의 신호의 레벨 정보를 반영한 제3의 신호를 생성하여 후단으로 전달하는 장치가 필요할 수 있다.
이하에서는 두 개의 신호를 전달 받아 그 중 하나의 신호의 레벨 정보를 반영하여 3개의 신호를 전달하는 장치 및 이를 이용한 아날로그 디지털 변환 장치 등을 설명한다.
도 4는 본 발명의 신호 공급 장치(100)를 이용한 이미지 센서의 실시예의 구성을 도시한 구성도이다.
도 4를 참조하면, 본 발명의 이미지 센서의 실시예는 다수의 이미지 픽셀들을 포함하는 픽셀 어레이(500), 신호 공급 장치(100), 아날로그 디지털 변환 장치, 인터페이스 장치(700), 제어 장치(600) 및 연산 장치(800)를 포함할 수 있으며, 상기 아날로그 디지털 변환 장치는 멀티 신호 비교부(200), 카운터부(300), 및 저장부(400)를 포함할 수 있고, 저장부(400)는 제1 저장기(410) 및 제2 저장기(420)를 포함할 수 있다.
픽셀 어레이(500)는 복수개의 이미지 픽셀들을 구비할 수 있다. 상기 복수개의 이미지 픽셀들은 격자형으로 배열될 수 있다. 픽셀 어레이(500)의 이미지 픽셀들 각각은 수광부의 리셋 정보를 담은 리셋 신호(reset) 및 수광부에 입사된 광을 전기적 신호로 변환한 데이터 신호(data)를 제공할 수 있다. 근래에는 4-tr 구조를 가진 이미지 픽셀이 사용되는 추세이다.
신호 공급 장치(100)는 리셋 신호(reset)를 전달받아 램프 신호를 생성하고, 리셋 신호(reset), 데이터 신호(data) 및 상기 램프 신호를 제1 입력 신호(in1) 및 제2 입력 신호(in2)로 제공할 수 있다. 예를 들면, 신호 공급 장치(100)는 리셋 신호(reset) 및 램프 신호를 순차적으로 제1 입력 신호(in1)로 출력하고, 데이터 신호(data) 및 램프 신호를 순차적으로 제2 입력 신호(in2)로 출력할 수 있다. 또한, 신호 공급 장치(100)는 각 컬럼 라인을 통해 전달되는 리셋 신호들의 레벨 정보를 종합하여 램프 신호를 생성할 수 있으며, 특히 상기 리셋 신호들의 레벨을 평균하여 램프 신호를 생성할 수 있다. 신호 공급 장치(100)에 대한 자세한 설명은 후술한다.
아날로그 디지털 변환 장치는 상기 제1 입력 신호(in1) 및 상기 제2 입력 신호(in2)를 입력하여 상기 리셋 신호(reset) 및 상기 데이터 신호(data)에 대응하는 디지털 신호를 출력한다. 상기 아날로그 디지털 변환 장치는 리셋 신호(reset)의 크기를 기준으로 램프 신호의 크기가 변경되는 타이밍과 데이터 신호(data)의 크기를 기준으로 램프 신호의 크기가 변경되는 타이밍을 이용해 리셋 신호(reset) 및 데이터 신호(data)를 디지털 신호로 변환할 수 있다. 상기 아날로그 디지털 변환 장치는 컬럼 평행 아날로그 디지털 변환 방식이 적용된 아날로그 디지털 변환 장치일 수 있다.
아날로그 디지털 변환 장치는 멀티 신호 비교부(200), 카운터부(300) 및 저장부(400)를 포함하여 구성될 수 있고, 저장부(400)는 제1 저장기(410) 및 제2 저장기(420)를 포함하여 구성될 수 있다. 아날로그 디지털 변환 장치에 대한 자세한 설명은 후술한다.
픽셀 어레이(500) 내에 복수개의 이미지 픽셀들이 격자형으로 배열되는 경우, 아날로그 디지털 변환 장치는 컬럼별로 구비될 수 있다. 예를 들면, 아날로그 디지털 변환 장치의 멀티 신호 비교부(200), 제1 저장기(410), 및 제2 저장기(420)는 컬럼별로 구비될 수 있다.
인터페이스 장치(700)는 디지털 신호로 변환된 리셋 신호(reset) 및 데이터 신호(data)를 외부 장치로 전달할 수 있다. 인터페이스 장치(700)는 상기 저장부(400)에 저장된 카운터 신호값들을 외부 장치와 통신에 적합한 형태로 변환할 수 있다. 외부 장치와 통신은 다양한 통신 방식이 적용될 수 있기 때문에, 본 발명의 이미지 센서는 인터페이스 장치(700)를 포함할 수 있다. 또한, 인터페이스 장치(700)는 외부 장치와 통신에서 발생하는 노이즈가 이미지 센서의 저장부(400)등에 영향을 미치지 않도록 격리시키는 기능도 가질 수 있다.
제어 장치(600)는 픽셀 어레이(500)에서 이미지가 추출될 픽셀 로우(row)를 선택할 수 있으며, 이를 통해 다수의 이미지 픽셀들이 순차적으로 리셋 신호(reset) 및 데이터 신호(data)를 출력하게 제어할 수 있다.
연산 장치(800)는 디지털 신호로 변환된 리셋 신호 및 데이터 신호의 차이를 연산하여 영상 데이터 신호를 생성할 수 있고, 인터페이스 장치(700)는 연산 장치에서 생성된 영상 데이터 신호를 외부 장치로 전달할 수 있다. 이미지 픽셀의 컬럼 고정 패턴 노이즈 제거를 위해서 일반적으로 상관 이중 샘플링(correlated double sampling, CDS) 기법을 사용하므로, 이를 이미지 센서 내부에서 수행하기 위해서 이미지 센서는 연산 장치(800)를 더 포함할 수 있다.
즉, 본 발명의 신호 공급 장치(100)를 이용한 이미지 센서는 영상 데이터 신호의 생성에 관여하는 동작 이미지 픽셀로부터 출력된 리셋 신호를 직접적으로 이용하여 램프 신호를 생성한다. 다시 말하면, 램프 신호를 생성하는데 이용되는 리셋 신호와 영상 데이터 신호를 생성하는데 이용되는 데이터 신호가 동일한 이미지 픽셀로부터 출력된다. 따라서, 램프 신호의 시작 레벨을 상기 동작 이미지 픽셀의 리셋 신호의 레벨과 일치시킬 수 있다. 또한, 이렇게 생성된 램프 신호, 리셋 신호, 및 상기 동작 이미지 픽셀로부터 출력된 데이터 신호를 이용하여 영상 데이터 신호를 생성하므로, 영상 데이터 신호에 나타날 수 있는 오류를 방지할 수도 있다.
도 5(a) 내지 5(d)는 본 발명의 신호 공급 장치의 여러 구현예들 중 일부를 도시한 도면이다.
도 5(a) 내지 도 5(c)를 참조하면, 본 발명의 신호 공급 장치(100)의 실시예는 리셋 신호(reset)와 램프 신호(ramp)를 전달하는 제1 신호 라인(110), 데이터 신호(data)와 램프 신호(ramp)를 전달하는 제2 신호 라인(120), 상기 제1 신호 라인(110) 및 상기 제2 신호 라인(120)에 연결된 제3 신호 라인(140), 및 상기 제1 신호 라인(110)을 통해 상기 리셋 신호(reset)가 전달되는 동안 상기 제3 신호 라인(140)을 통해 상기 리셋 신호(reset)를 수신하고, 상기 리셋 신호(reset)의 레벨 정보를 이용하여 상기 램프 신호(ramp)를 생성하고, 상기 램프 신호(ramp)를 상기 제3 신호 라인(140)을 통해 상기 제1 신호 라인(110) 및 상기 제2 신호 라인(120)으로 제공하는 신호 발생부(150)를 포함할 수 있다. 또한, 본 발명의 신호 공급 장치(100)의 실시예는 제1 신호 라인(110)을 통한 신호의 전송을 제어하는 제1 라인 제어기(131), 제2 신호 라인(120)을 통한 신호의 전송을 제어하는 제2 라인 제어기(132), 및 제3 신호 라인(140)을 통한 리셋 신호(reset) 및 램프 신호(ramp)의 전송을 제어하는 제3 라인 제어기들(141, 143)을 포함할 수 있다.
이때, 리셋 신호(reset)와 램프 신호(ramp)는 상이한 타이밍에 상기 제1 신호 라인(110)을 통해 전달될 수 있다. 이 경우, 리셋 신호(reset)가 전달된 후 램프 신호(ramp)가 전달될 수 있다. 데이터 신호(data)와 램프 신호(ramp)는 상이한 타이밍에 제2 신호 라인(120)을 통해 전달될 수 있다. 이 경우, 데이터 신호(data)가 전달된 후 램프 신호(ramp)가 전달될 수 있다.
도 5(a)를 참조하면, 제3 라인 제어기(143)은 제3 신호 라인(140)을 통해서 신호 발생부(150)로 공급되는 리셋 신호(reset)의 흐름을 제어할 수 있고, 제3 라인 제어기(141)는 제3 신호 라인(140)을 통해 제1 신호 라인(110)으로 전달되는 램프 신호(ramp)의 흐름을 제어할 수 있다.
도 5(b)를 참조하면, 제3 라인 제어기(143)은 제3 신호 라인(140)을 통해서 신호 발생부(150)로 공급되는 리셋 신호(reset)의 흐름을 제어할 수 있고, 제3 라인 제어기들(141)은 제3 신호 라인(140)을 통해 제1 신호 라인(110)으로 전달되는 램프 신호(ramp)의 흐름을 제어할 수 있다. 도 5(b)에 나타낸 실시예의 경우, 제3 신호 라인(140)과 제1 신호 라인(110) 사이의 연결과 제3 신호 라인(140)과 제2 신호 라인(120) 사이의 연결은 서로 독립적이다. 따라서, 리셋 신호(reset)가 제2 신호 라인(120)으로 유입되는 것 또는 데이터 신호(data)가 제1 신호 라인(110)으로 유입되는 것을 방지할 수 있다. 또한, 리셋 신호(reset) 및/또는 데이터 신호(data)가 미약한 경우에 신호 라인의 기생 캐피시터에 의해서 신호가 왜곡되는 것도 방지할 수 있다.
도 5(c)를 참조하면, 제3 라인 제어기(141)는 제3 신호 라인(140)을 통해서 신호 발생부(150)로 공급되는 리셋 신호(reset) 의 흐름을 제어하거나, 제3 신호 라인(140)을 통해 제1 신호 라인(110)으로 전달되는 램프 신호(ramp)의 흐름을 제어할 수 있다.
즉, 본 발명의 신호 공급 장치(100)는 도 5(a) 및 도 5(b)에 도시된 바와 같이, 제3 라인 제어기(143)가 신호 발생부(150)로 전달되는 신호의 흐름을 제어하고 제3 라인 제어기(141)가 신호 발생부(150)가 전달하는 신호의 흐름을 제어하도록 구성될 수도 있고, 도 5(c)에 도시된 바와 같이, 동일한 제3 라인 제어기(141)가 신호 발생부(150)로 전달되거나 신호 발생부(150)가 전달하는 신호의 흐름을 제어하도록 구성될 수도 있다. 또한, 본 발명의 신호 공급 장치(100)의 신호 발생부(150)는, 도 5(a) 및 도 5(b)에 도시된 바와 같이, 신호를 입력하는 입력단과 신호를 출력하는 출력단이 분리되도록 설계될 수도 있고, 도 5(c)에 도시된 바와 같이, 신호의 입출력 타이밍을 제3 라인 제어기(141)와 동기화시켜 하나의 입출력단을 통해 신호를 전달받거나 전달할 수도 있다.
도 5(d)를 참조하면, 본 발명의 신호 공급 장치(100)의 실시예는 제1 신호 라인(110), 제3 신호 라인(140) 및 신호 발생부(150)를 포함할 수 있다. 또한, 본 발명의 신호 공급 장치(100)의 실시예는 제1 신호 라인(110)을 통한 리셋 신호(reset) 및 데이터 신호(data)의 전송을 제어하는 제1 라인 제어기(131) 및 제3 신호 라인(140)을 통한 리셋 신호(reset) 및 램프 신호(ramp)의 전송을 제어하는 제3 라인 제어기(141)를 포함할 수 있다.
제1 신호 라인(110)은 리셋 신호(reset), 데이터 신호(data), 및 램프 신호(ramp)를 전달할 수 있다. 이 경우, 리셋 신호(reset), 데이터 신호(data), 및 램프 신호(ramp)는 서로 상이한 타이밍에 전달될 수 있으며, 리셋 신호(reset), 데이터 신호(data), 및 램프 신호(ramp)의 순서로 순차적으로 전달될 수 있다.
제3 신호 라인(140)은 제1 신호 라인(110)과 연결되며, 리셋 신호(reset)를 신호 발생부(150)로 전달하거나, 신호 발생부(150)에서 생성된 램프 신호(ramp)를 제1 신호 라인(110)으로 전달하는 경로가 될 수 있다.
신호 발생부(150)는 제1 신호 라인(110)을 통해 리셋 신호(reset)가 전달되는 동안 제3 신호 라인(140)을 통해 상기 리셋 신호(reset)를 전달받고, 상기 리셋 신호(reset)의 레벨 정보를 이용하여 램프 신호(ramp)를 생성하며, 상기 램프 신호(ramp)를 제3 신호 라인(140)을 통해 제1 신호 라인(110)에 제공할 수 있다.
신호 공급 장치(100)는 리셋 신호(reset), 데이터 신호(data), 및 램프 신호(ramp)를 순차로 제1 신호 라인(110)을 통해서 출력할 수 있다.
도 5(d)의 신호 발생 장치(100)는 후단의 장치가 단일 입력단을 가지고, 내부적으로 신호의 배분을 제어하는 비교 장치인 경우에 적용될 수 있으며, 후단에서 전달 신호의 흐름을 제어하는 별도의 제어기가 존재하는 경우에도 적용될 수 있다.
도 5(d)를 참조하면, 제1 라인 제어기(131)는 제1 신호 라인(110)을 통해 제공되는 리셋 신호(reset) 및 데이터 신호(data)의 흐름을 제어할 수 있고, 제3 라인 제어기(141)는 제3 신호 라인(140)을 통해 신호 발생부(150)로 제공되는 리셋 신호(reset)의 흐름 및 제1 신호 라인(110)으로 제공되는 램프 신호(ramp)의 흐름을 제어할 수 있다.
상기의 라인 제어기들(131, 141)은 각 신호 라인을 통해 전달되는 리셋 신호(reset), 데이터 신호(data), 또는 램프 신호(ramp)의 흐름을 제어하여, 리셋 신호(reset), 데이터 신호(data), 및 램프 신호(ramp)의 전달 타이밍을 조절할 수 있고, 리셋 신호(reset), 데이터 신호(data), 및 램프 신호(ramp)의 중첩을 막을 수 있다.
도 6(a) 내지 도 6(c)는 도 5(a) 내지 도 5(d)에 나타낸 본 발명의 신호 공급 장치(100)의 여러 구현예의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명의 일 구현예에 의한 신호 공급 장치(100)의 동작을 도 5(a), 5(b) 및 6(a)를 참조하여 설명한다.
제1 라인 제어기(131)가 온(on) 되는 시간 내에 제3 라인 제어기(143)도 온 되어 리셋 신호(reset)가 제1 신호 라인(110) 및 제3 신호 라인(140)을 통해 전달된다. 리셋 신호(reset)는 제1 신호 라인(110)을 통해서 신호 발생 장치(100)의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달되고, 신호 발생부(150)에도 전달된다.
제2 라인 제어기(133)가 온 되는 시간에는 제2 신호 라인(120)을 통해 데이터 신호(data) 만이 전달되도록 한다. 데이터 신호(data)는 제2 신호 라인(120)을 통해서 통해서 신호 발생 장치(100)의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달된다.
데이터 신호(data)가 제2 신호 라인(120)을 통해 전달이 완료된 후에는 제3 라인 제어기(141)만이 온 된다. 따라서, 제1 신호 라인(110) 및 제2 신호 라인(120)을 통해 램프 신호(ramp)가 신호 발생 장치(100)의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달된다.
이하, 본 발명의 다른 구현예에 의한 신호 공급 장치(100)의 동작을 도 5(c) 및 6(b)를 참조하여 설명한다.
제1 라인 제어기(131)가 온(on) 되는 시간 내에 제3 라인 제어기(141)도 온이 되어 리셋 신호(reset)가 제1 신호 라인(110) 및 제3 신호 라인(140)을 통해 전달된다. 리셋 신호(reset)는 제1 신호 라인(110)을 통해서 신호 발생 장치의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달되고, 제3 신호 라인(140)을 통해서 신호 발생부(150)에도 전달된다.
제2 라인 제어기(133)가 온 되는 시간에는 제2 신호 라인(120)을 통해 데이터 신호(data)만이 신호 발생 장치의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달된다.
데이터 신호(data)가 제2 신호 라인(120)을 통해 전달이 완료된 후에는 제3 라인 제어기(141)만이 온 되어, 제1 신호 라인(110) 및 제2 신호 라인(120)을 통해 램프 신호(ramp)가 신호 발생 장치의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달되도록 한다.
이하, 본 발명의 다른 구현예에 의한 신호 공급 장치(100)의 동작을 도 5(d) 및 6(c)를 참조하여 설명한다.
제1 라인 제어기(131)가 온(on) 되는 시간 내에 제3 라인 제어기(141)도 온이 되어 리셋 신호(reset)가 제1 신호 라인(110) 및 제3 신호 라인(140)을 통해 전달된다. 리셋 신호(reset)는 제1 신호 라인(110)을 통해서 신호 발생 장치(100)의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달되고, 제3 신호 라인(140)을 통해서 신호 발생부(150)에도 전달된다.
다음으로, 제1 라인 제어기(131)가 온 되는 시간에는 제1 신호 라인(110)을 통해 데이터 신호(data)만이 신호 발생 장치(100)의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달된다.
데이터 신호(data)가 제1 신호 라인(110)을 통해 전달이 완료된 후에는 제3 라인 제어기(141)만이 온 되어, 제1 신호 라인(110)을 통해 램프 신호(ramp)가 신호 발생 장치(100)의 후단(예를 들면, 멀티 신호 비교부(200))으로 전달된다.
도 5(a) 내지 도 5(d), 도 6(a) 내지 도 6(c), 및 상술한 도면과 관련된 설명에서는, 신호 공급 장치(100)가 이미지 센서에 적용되는 경우를 예를 들어 도시하거나, 설명하였지만, 본 발명의 신호 공급 장치(100)는 다양한 분야에서 적용될 수 있다. 즉, 본 발명의 신호 공급 장치(100)는 제1 신호 및 제2 신호를 입력하고, 제1 신호에 응답하여 제3 신호를 생성하고, 제1 신호, 제2 신호, 및 제3 신호를 출력하도록 구성될 수 있다.
이 경우, 본 발명의 신호 공급 장치(100)의 일형태는 상기 제1 신호를 제1 입력 신호(in1)로서 제1 입력 신호 라인을 통해 입력하고, 상기 제2 신호를 제2 입력 신호(in2)로서 제2 입력 신호 라인을 통해 입력하고, 상기 제1 신호 및 상기 제1 신호에 응답하여 생성된 제3 신호를 제1 출력 신호(out1)로서 제1 신호 라인(110)을 통해 출력하고, 상기 제2 신호 및 상기 제3 신호를 제2 출력 신호(out2)로서 제2 신호 라인(120)을 통해 출력할 수 있다. 이때, 상기 제1 신호 라인(110) 및 상기 제2 신호 라인(120) 각각은 라인 제어기를 통해 상기 제1 입력 신호 라인과 상기 제2 입력 신호 라인과 연결될 수 있다. 또한, 본 발명의 신호 공급 장치(100)는 상기 제1 신호 및 상기 제3 신호를 순차적으로 제1 출력 신호(out1)로서 출력하고, 제2 신호 및 상기 제3 신호를 순차적으로 제2 출력 신호(out2)로서 출력할 수 있다.
본 발명의 신호 공급 장치(100)의 다른 형태는 제1 신호 및 제2 신호를 순차적으로 입력 신호로서 입력 신호 라인을 통하여 입력하고, 제1 신호, 제2 신호, 및 상기 제1 신호에 응답하여 생성된 제3 신호를 순차적으로 출력 신호로서 제1 신호 라인(110)을 통해 출력할 수도 있다. 이 경우, 상기 입력 신호 라인과 상기 제1 신호 라인(110)은 라인 제어기를 통해 연결될 수 있다.
상술한 본 발명의 신호 공급 장치(100)의 일형태 및 다른 형태는 상기 제1 신호에 응답하여 상기 제3 신호를 생성하는 신호 발생부(150), 상기 제1 신호 라인(110) 및/또는 제2 신호 라인(120)과 상기 신호 발생부(150)를 연결하는 제3 신호 라인(140), 및 제3 신호 라인을 통한 상기 제1 신호 및 상기 제3 신호의 전송을 제어하는 라인 제어기들(141 및/또는 143)을 구비할 수 있다.
도 7은 본 발명의 신호 공급 장치(100)의 신호 발생부(150)의 실시예의 구성을 도시한 구성도로서, 도 5(b)에 나타낸 신호 발생 장치(100)에 적용될 수 있는 신호 발생부(150)를 예시한 것이다.
도 7을 참조하면, 본 발명의 신호 발생부(150)는 아날로그 디지털 변환기(152) 및 램프 신호 생성기(151)를 포함할 수 있다.
아날로그 디지털 변환기(152)는 리셋 신호(reset)의 레벨을 디지털 값으로 변환할 수 있다. 램프 신호 생성기(151)는 리셋 신호(reset)의 레벨에 대한 디지털 값을 이용해 상기 램프 신호(ramp)를 생성할 수 있다.
상기 램프 신호(ramp)는 리셋 신호(reset)의 레벨 정보를 이용하여 생성되는 신호이다. 필요에 따라서, 상기 램프 신호(ramp)는 리셋 신호(reset)의 레벨을 시작 레벨로 하고, 순차적으로 레벨이 증가 또는 감소하는 신호일 수 있으며, 레벨의 변화율, 램프 신호(ramp)의 길이 등은 기설정될 수 있다.
나아가, 램프 신호(ramp)는 리셋 신호(reset)의 레벨 정보를 신호 생성을 위한 파라미터로 하여 기설정된 파라메터와 조합하여 생성될 수도 있다.
또한, 도시하지는 않았으나, 본 발명의 신호 발생부(150)는 리셋 신호(reset)를 아날로그 신호로 수신하여, 램프 신호(ramp)를 생성할 수도 있다. 필요에 따라서는 신호 발생부(150)가 리셋 신호(reset)를 입력받는 입력단에 잡음 성분을 제거하기 위한 캐패시터를 포함할 수 있다.
또한, 도 5(a), 도 5(c), 및 도 5(d)에 나타낸 신호 공급 장치(100)의 신호 발생부(150)도 도 7에 나타낸 것과 동일하거나 유사한 구성을 가질 수 있다.
또한, 도 7 및 이와 관련된 상술한 설명에서는 본 발명의 신호 공급 장치(100)가 이미지 센서에 적용되는 경우를 예를 들어 설명하였으나, 본 발명의 신호 공급 장치(100)는 다양한 분야에 적용될 수 있다. 즉, 본 발명의 신호 공급 장치(100)는 제1 신호를 입력하고, 제 1신호의 레벨에 대응하는 디지털 값을 출력하는 아날로그 디지털 변환기(152) 및 상기 디지털 값을 이용하여 제3 신호를 생성하는 램프 신호 생성기(151)를 구비할 수 있으며, 상기 제3 신호는 상기 디지털 값에 대응하는 레벨을 시작 레벨로 하여 감소하거나 증가하는 신호일 수 있다.
도 8은 본 발명의 신호 공급 장치의 또 다른 구현예의 구성을 도시한 구성도이다.
도 8을 참조하면, 본 발명의 신호 공급 장치(100)는 다수의 제1 신호 라인(110) 및 제2 신호 라인(120)과 제3 신호 라인(140)이 연결될 수 있다.
신호 발생부(150)는 다수의 제1 신호 라인(110)을 통해 전달되는 제1 신호(예를 들면, 리셋 신호들(reset))을 전달받을 수 있다. 신호 발생부(150)는 전달받은 제1 신호(예를 들면, 리셋 신호들(reset))의 레벨 정보를 종합하여 제3 신호(예를 들면, 램프 신호(ramp))를 생성할 수 있다. 또한, 신호 발생부(150)에서 생성된 제3 신호(예를 들면, 램프 신호(ramp))는 다수의 제1 신호 라인(110) 및 제2 신호라인에 인가되어 멀티 신호 비교기들(200_1, 200_2, ..., 200_n)로 전달될 수 있다.
또한, 도 8을 참조하면, 본 발명의 신호 공급 장치(100)는 아날로그 디지털 변환 장치에 적용될 수 있다. 상기 아날로그 디지털 변환 장치는 컬럼 평행 아날로그 디지털 변환 방식이 적용된 아날로그 디지털 변환 장치이다.
이미지 센서에서 픽셀 어레이(500)로부터 데이터가 전달되는 다수의 컬럼이 존재하므로, 각 컬럼에서 전달되는 리셋 신호들을 신호 발생부(150)로 전달하고, 신호 발생부(150)는 리셋 신호들을 평균하여 램프 신호를 생성할 수 있다. 생성된 램프 신호는 후단의 멀티 신호 비교부들(200)의 제1 및 제2 입력단(1,2)에 전달될 수 있다.
도 8에 도시된 신호 공급 장치(100)를 포함하는 아날로그 디지털 변환 장치는 비동작 영역(520)에서 리셋 신호를 공급받지 않고, 공급 영역(510)에서 리셋 신호를 공급받을 수 있다. 또한, 상기 아날로그 디지털 변환 장치는 리셋 신호를 공급받기 위한 별도의 라인 없이 기존의 램프 신호 전달을 위한 라인을 그대로 사용하여 회로 구현이 용이하고, 리셋 신호를 공급 받는 라인도 기존의 라인을 그대로 이용할 수 있다.
도 9는 본 발명의 신호 공급 장치(100)를 이용한 아날로그 디지털 변환 장치의 멀티 신호 비교부(200)의 입력 및 출력 신호의 타이밍을 도시한 타이밍도이다. 본 발명의 신호 공급 장치(100)를 이용한 아날로그 디지털 변환 장치의 멀티 신호 비교부(200)는 도 3(a)에 도시한 것과 동일한 구성을 가질 수 있다.
이하, 도 9 및 도 3(a)를 참조하여 본 발명의 신호 공급 장치(100)를 이용한 아날로그 디지털 변환 장치의 멀티 신호 비교부(200)의 동작을 설명한다.
멀티 신호 비교부(200)의 제1 입력단(IN1)에는 제1 신호가 입력되고, 제2 입력단(IN2)에는 제2 신호가 입력된다. 이후, 제1 입력단(IN1) 및 제2 입력단(IN2)에 제3 신호가 입력된다. 특히, 본 발명의 신호 공급 장치(100)에서 생성하여 전달한 제3 신호는 제1 신호를 이용해서 생성된 신호로, 제3 신호의 시작 레벨이 제1 신호의 레벨과 일치할 수 있다.
멀티 신호 비교부(200)는 제3 신호를 인가받으면, 제1 신호 및 제2 신호와 신호의 레벨을 서로 비교하여 크기가 바뀌는 타이밍을 제1 출력단(OUT1) 및 제2 출력단(OUT2)으로 출력할 수 있다. 제1 출력단(OUT1)은 제1 신호의 레벨과 제3 신호의 레벨을 비교하여 제1 신호의 레벨이 더 커지면 하이 신호를 출력할 수 있고, 제2 출력단(OUT2)은 제2 신호의 레벨과 제3 신호의 레벨을 비교하여 제2 신호의 레벨이 더 커지면 하이 신호를 출력할 수 있다.
이때, 상기 제1 신호가 상기 제1 입력단(IN1)에 인가되면, 상기 제1 신호는 상기 제1 입력단(IN1)에 연결된 제1 커패시터에 저장되고, 상기 멀티 신호 비교부(200)는 상기 제1 커패시터에 저장된 상기 제1 신호와 상기 제3 신호의 레벨을 비교하여 제1 출력단(OUT1)으로 출력되는 신호가 하이 레벨로 변경되는 타이밍을 결정할 수 있다. 또한, 상기 제2 신호가 상기 제2 입력단(IN2)에 인가되면, 상기 제2 신호는 상기 제2 입력단(IN2)에 연결된 제2 커패시터에 저장되고, 상기 멀티 신호 비교부(200)는 상기 제2 커패시터에 저장된 상기 제2 신호와 상기 제3 신호의 레벨을 비교하여 제2 출력단(OUT2)으로 출력되는 신호가 하이 레벨로 변경되는 타이밍을 결정할 수 있다.
이미지 센서의 컬럼 평행 아날로그 디지털 변환을 예로 들어 설명하면, 다음과 같다.
멀티 신호 비교부(200)의 제1 입력단(IN1)에는 리셋 신호(reset)가 제1 입력 신호(in1)로서 인가되고, 제2 입력단(IN2)에는 데이터 신호(data)가 제2 입력 신호(in2)로서 인가된다. 이후, 제1 입력단(IN1)에는 램프 신호(ramp)가 제1 입력 신호(in1)로서 인가되고, 제2 입력단(IN2)에는 램프 신호(ramp)가 제2 입력 신호(in2)로서 인가된다. 상기 램프 신호(ramp)는 리셋 신호(reset)를 이용해서 생성된 신호로서, 시작 레벨이 리셋 신호(reset)의 레벨과 일치하고, 상기 시작 레벨로부터 선형적으로 감소하는 신호일 수 있다. 상기 램프 신호(ramp)는 신호 공급 장치(100)의 신호 발생부(150)에서 생성될 수 있다.
멀티 신호 비교부(200)는 램프 신호(ramp)를 인가받으면, 리셋 신호(reset) 및 데이터 신호(data)의 레벨과 램프 신호(ramp)의 레벨을 비교하여 크키가 바뀌는 타이밍을 제1 출력단(OUT1) 및 제2 출력단(OUT2) 각각으로 출력할 수 있다. 예를 들면, 제1 출력단(OUT1)으로는 리셋 신호(reset)의 레벨이 램프 신호(ramp)의 레벨보다 커지는 시점에서 하이 레벨로 활성화되는 제1 타이밍 신호(out1)가 출력될 수 있으며, 제2 출력단(OUT2)으로는 데이터 신호(data)의 레벨이 램프 신호(ramp)의 레벨보다 커지는 시점에서 하이 레벨로 활성화되는 제2 타이밍 신호(out2)가 출력될 수 있다.
멀티 신호 비교부(200)는 램프 신호(ramp)를 인가받으면, 이미 인가된 리셋 신호(reset) 및 데이터 신호(data)의 레벨과 램프 신호(ramp)의 레벨을 비교하여 크키가 바뀌는 타이밍을 제1 출력단(OUT1) 및 제2 출력단(OUT2) 각각으로 출력할 수 있다. 예를 들면, 제1 출력단(OUT1)으로는 리셋 신호(reset)의 레벨이 램프 신호(ramp)의 레벨보다 커지는 시점에서 하이 레벨로 활성화되는 제1 타이밍 신호(out1)가 출력될 수 있으며, 제2 출력단(OUT2)으로는 데이터 신호(data)의 레벨이 램프 신호(ramp)의 레벨보다 커지는 시점에서 하이 레벨로 활성화되는 제2 타이밍 신호(out2)가 출력될 수 있다. 본 발명의 경우, 램프 신호(ramp)의 시작 레벨이 리셋 신호(reset)의 레벨과 일치하므로 램프 신호(ramp)가 인가되면 즉시 제1 출력단(OUT1)에서 출력되는 제1 타이밍 신호(OUT1)는 하이 레벨이 된다.
본 발명의 신호 공급 장치(100)는 램프 신호의 시작 레벨이 리셋 신호의 레벨과 일치시킴으로써 멀티 신호 비교부(200)의 동작을 안정화시킬 수 있다.
도 10은 본 발명의 신호 공급 장치를 이용한 아날로그 디지털 변환 장치의 구성을 도시한 구성도이다.
도 9를 참조하면, 본 발명의 아날로그 디지털 변환 장치는 신호 공급 장치(100), 멀티 신호 비교부(200), 카운터부(300) 및 저장부(400)를 포함하여 구성될 수 있다. 저장부(400)는 제1 저장기(410) 및 제2 저장기(420)를 구비할 수 있다. 도 9에서, 530은 픽셀 어레이(500)의 이미지 픽셀을 나타낸다.
신호 공급 장치(100)는 제1 데이터 신호 및 제2 데이터 신호를 전달받아, 상기 제1 데이터 신호, 상기 제2 데이터 신호 및 비교 신호를 순차적으로 제공할 수 있다. 구체적으로, 신호 공급 장치(100)는 리셋 신호(reset)를 전달받아 램프 신호(ramp)를 생성하고, 리셋 신호(reset) 및 램프 신호(ramp)를 순차적으로 제1 입력 신호(in1)로 출력하고, 데이터 신호(data) 및 램프 신호(ramp)를 순차적으로 제2 입력 신호(in2)로 출력할 수 있다. 신호 공급 장치(100)의 상세한 동작은 상술한 바 생략한다.
멀티 신호 비교부(200)는 상기 제1 데이터 신호 및 상기 비교 신호의 크기가 바뀌는 타이밍을 제1 타이밍 신호로 출력하고, 상기 제2 데이터 신호 및 상기 비교 신호의 크기가 바뀌는 타이밍을 제2 타이밍 신호로 출력한다. 구체적으로, 멀티 신호 비교부(200)는 램프 신호(ramp)가 리셋 신호(reset)보다 작아지는 타이밍에 활성화되는 제1 타이밍 신호(out1) 및 램프 신호(ramp)가 데이터 신호(data)보다 작아지는 타이밍에 활성화되는 제2 타이밍 신호(out2)를 출력할 수 있다. 멀티 신호 비교부(200)의 상세한 동작은 상술한 바 생략한다.
카운터부(300)는 시간에 따라 증가 또는 감소하는 값을 가지는 카운터 신호를 출력할 수 있다. 카운터 신호의 출력 시작 타이밍과 비교 신호(즉, 램프 신호(ramp)의 공급 타이밍이 동기화될 수 있다. 예를 들면, 램프 신호(ramp)가 멀티 신호 비교부(200)에 인가되기 시작하는 시점에서 카운터 신호가 출력되기 시작할 수 있다.
저장부(400)는 상기 제1 타이밍 신호(out1)가 전달되는 타이밍에 상기 카운터 신호를 저장하고, 상기 제2 타이밍 신호(out2)가 전달되는 타이밍에 상기 카운터 신호를 저장할 수 있다. 저장부(400)는 제1 타이밍 신호가 전달되는 타이밍에 카운터 신호를 저장하는 제1 저장기(410) 및 제2 타이밍 신호가 전달되는 타이밍에 카운터 신호를 저장하는 제2 저장기(420)를 포함할 수 있다. 도시하지는 않았으나, 제1 저장기(410) 및 제2 저장기(420)는 다수 비트의 정보를 저장하는 래치(latch)를 포함할 수 있다. 상기 래치는 클럭 입력단으로 인가되는 신호의 상승 에지에서 데이터 입력단으로 인가되는 신호를 저장할 수 있으며, 상기 데이터 입력단에는 데이터 입력단에는 상기 카운터 신호가 인가되고, 상기 클럭 입력단에는 상기 제1 또는 제2 타이밍 신호가 인가될 수 있다.
즉, 제1 저장기(410)에는 제1 데이터 신호와 비교 신호의 크기가 변경되는 타이밍의 카운터 신호의 값이 저장될 수 있고, 제2 저장기(420)에는 제2 데이터 신호와 비교 신호의 크기가 변경되는 타이밍의 카운터 신호의 값이 저장될 수 있다.
상기 아날로그 디지털 변환 장치를 이미지 픽셀 어레이(500)에 연결한 경우를 예를 들어 설명한다. 픽셀 어레이(500)의 이미지 픽셀(530)에서는 리셋 신호(reset)와 데이터 신호(data)가 순차로 출력된다. 신호 공급 장치(100)는 상기 리셋 신호(reset)와 데이터 신호(data)를 전달받고, 리셋 신호(reset)를 이용해 램프 신호(ramp)를 생성하며, 멀티 신호 비교부(200)로 리셋 신호(reset), 데이터 신호(data) 및 램프 신호(ramp)를 순차로 전달한다. 이때, 멀티 신호 비교부(200)는 리셋 신호(reset) 및 램프 신호(ramp)를 순차로 제1 입력 신호(in)로서 멀티 신호 비교부(200)로 전달하고, 데이터 신호(data) 및 램프 신호(ramp)를 순차로 제2 입력 신호(in2)로서 멀티 신호 비교부(200)로 전달할 수 있다.
멀티 신호 비교부(200)는 리셋 신호(reset) 및 데이터 신호(data)를 전달받은 후 램프 신호(ramp)가 전달되면, 램프 신호(ramp)와 리셋 신호(reset)를 비교하여 제1 타이밍 신호(out1)를 발생하고, 제1 저장기(410)에 상기 제1 타이밍 신호(out1)를 전달하며, 램프 신호(ramp)와 데이터 신호(data)를 비교하여 제2 타이밍 신호(out2)를 발생하고, 제2 저장기(420)에 상기 제2 타이밍 신호(out2)를 전달한다.
제1 저장기(410)는 제1 타이밍 신호(out1)가 활성화된 타이밍의 카운터 신호의 값이 저장되고, 제2 저장기(420)에는 제2 타이밍 신호(out2)가 활성화된 타이밍의 카운터 신호의 값이 저장된다. 따라서, 제1 저장기(410) 및 제2 저장기(420)에 저장된 카운터 신호의 값은 리셋 신호 및 데이터 신호의 레벨에 비례하는 수치가 된다. 램프 신호(ramp)와 카운터 신호는 동기화될 수 있다.
제1 저장기(410) 및 제2 저장기(420)에 저장된 카운터 신호의 값은 연산 장치로 전달될 수 있다. 이 경우, 상기 연산 장치는 전달받은 카운터 신호의 값들 및 기설정된 램프 신호의 변화율을 고려하여 리셋 신호 및 데이터 신호의 레벨 크기를 연산할 수 있다.
상기에서 설명한 바와 같이, 본 발명의 신호 공급 장치(100)를 이용함으로써, 전달받은 신호에 연계되는 별도의 신호를 생성하여 신호 공급 장치(100)의 후단으로 추가로 전달할 수 있다. 본 발명의 신호 공급 장치(100)가 아날로그 디지털 변환 장치에 적용될 경우, 아날로그 디지털 변환 장치의 동작 안정성을 높일 수 있다. 또한, 본 발명의 신호 공급 장치(100)를 이미지 픽셀에 적용함으로써, 종래의 기술에서 필요로 하던 리셋 신호 획득을 위한 추가적인 신호 라인을 제거할 수 있으므로, 회로 설계 상 이점도 발생한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.
100: 신호 공급 장치
110: 제1 신호 라인 120: 제2 신호 라인
131: 제1 라인 제어기 133: 제2 라인 제어기
141, 143; 제3 라인 제어기
150: 신호 발생부 160: 아날로그 디지털 변환기
200: 멀티 신호 비교부 300: 카운터부
400: 저장부
410; 제1 저장기 420: 제2 저장기
500: 픽셀 어레이
510: 동작 영역 520: 비동작 영역
600: 제어 장치 700: 인터페이스 장치

Claims (22)

  1. 제1 및 제3 신호를 전달하는 제1 신호 라인;
    제2 및 상기 제3 신호를 전달하는 제2 신호 라인;
    상기 제1 및 제2 신호 라인에 연결된 제3 신호 라인; 및
    상기 제1 신호 라인을 통해 상기 제1 신호가 전달되는 동안 상기 제3 신호 라인을 통해 상기 제1 신호를 전달받고, 상기 제1 신호의 레벨 정보를 이용하여 제3 신호를 생성하고, 상기 제3 신호를 상기 제3 신호 라인을 통해 상기 제1 및 제2 신호라인에 각각 제공하는 신호 발생부를 포함하며,
    상기 제2 신호 및 상기 제3 신호는 상기 제2 신호 라인을 통해 상이한 타이밍에 전달되는 신호 공급 장치.
  2. 제1항에 있어서,
    상기 제2 신호가 상기 제2 신호 라인으로 전달된 후 상기 제3 신호가 상기 제2 신호 라인으로 전달되는 신호 공급 장치.
  3. 제2항에 있어서,
    상기 제1 신호는 상기 제2 신호가 전달되기 전에 전달되는 신호 공급 장치.
  4. 제1항에 있어서, 상기 신호 공급 장치는
    상기 제1 신호 라인을 통한 상기 제1 신호의 전달을 제어하는 제1 라인 제어기; 및
    상기 제2 신호 라인을 통한 상기 제2 신호의 전달을 제어하는 제2 라인 제어기를 더 포함하는 신호 공급 장치.
  5. 제1항에 있어서, 상기 신호 공급 장치는
    상기 제3 신호 라인을 통한 상기 제1 신호의 전달 및 상기 제3 신호의 전달을 제어하는 제3 라인 제어기를 더 포함하는 신호 공급 장치.
  6. 제1항에 있어서, 상기 신호 발생부는
    상기 제1 신호의 레벨을 디지털 값으로 변환하는 아날로그 디지털 변환기; 및
    상기 제1 신호의 레벨에 대한 디지털 값을 이용해 상기 제3 신호를 생성하는 신호 생성기를 포함하는 신호 공급 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제3 신호는
    상기 제1 신호의 레벨을 시작 레벨로 하고, 순차적으로 레벨이 증가 또는 감소하는 신호인 신호 공급 장치.
  8. 제1, 제2 및 제3 신호를 전달하는 제1 신호 라인;
    상기 제1 신호 라인에 연결된 제3 신호 라인;
    상기 제1 신호 라인을 통해 상기 제1 신호가 전달되는 동안 상기 제3 신호 라인을 통해 상기 제1 신호를 전달받고, 상기 제1 신호의 레벨 정보를 이용하여 제3 신호를 생성하며, 상기 제3 신호를 상기 제3 신호 라인을 통해 상기 제1신호 라인에 제공하는 신호 발생부를 포함하며,
    상기 제1 신호, 상기 제2 신호 및 상기 제3 신호는 상기 제1 신호 라인을 통해 상이한 타이밍에 전달되는 신호 공급 장치.
  9. 제8항에 있어서, 상기 신호 공급 장치는
    상기 제1 신호 라인을 통해 상기 제1 신호, 제2 신호 및 제3 신호의 순서로 상기 제1 내지 제3 신호들을 전달하는 신호 공급 장치.
  10. 제1 데이터 신호 및 제2 데이터 신호를 전달받고, 상기 제1 데이터 신호의 레벨 정보를 이용하여 비교 신호를 생성하며, 상기 제1 데이터 신호, 상기 제2 데이터 신호 및 상기 비교 신호를 순차적으로 제공하는 신호 공급 장치;
    상기 제1 데이터 신호의 크기를 기준으로 상기 비교 신호의 크기가 바뀌는 타이밍을 제1 타이밍 신호로 출력하고, 상기 제2 데이터 신호의 크기를 기준으로 상기 비교 신호의 크기가 바뀌는 타이밍을 제2 타이밍 신호로 출력하는 멀티 신호 비교부;
    시간에 따라 증가 또는 감소하는 값을 가지는 카운터 신호를 출력하는 카운터부; 및
    상기 제1 타이밍 신호가 전달되는 타이밍에 상기 카운터 신호를 저장하고, 상기 제2 타이밍 신호가 전달되는 타이밍에 상기 카운터 신호를 저장하는 저장부를 포함하는 아날로그 디지털 변환 장치(analog digital convertor, ADC).
  11. 제10항에 있어서, 상기 신호 공급 장치는
    상기 제1 데이터 신호 및 상기 비교 신호를 순차로 전달하는 제1 신호 라인;
    상기 제2 데이터 신호 및 상기 비교 신호를 순차로 전달하는 제2 신호 라인;
    상기 제1 및 제2 신호 라인에 연결된 제3 신호 라인; 및
    상기 제1 신호 라인을 통해 상기 제1 데이터 신호가 전달되는 동안 상기 제3 신호 라인을 통해 상기 제1 데이터 신호를 전달받고, 상기 비교 신호를 생성하며, 상기 비교 신호를 상기 제3 신호 라인을 통해 상기 제1 및 제2 신호라인에 각각 제공하는 신호 발생부를 포함하는 아날로그 디지털 변환 장치.
  12. 제10항에 있어서, 상가 신호 공급 장치 및 상기 카운터부는
    상기 비교 신호의 공급 타이밍과 상기 카운터 신호의 출력 시작 타이밍이 동기화되는 아날로그 디지털 변환 장치.
  13. 제10항에 있어서, 상기 저장부는
    상기 제1 타이밍 신호가 전달되는 타이밍에 상기 카운터 신호를 저장하는 제1 저장기; 및
    상기 제2 타이밍 신호가 전달되는 타이밍에 상기 카운터 신호를 저장하는 제2 저장기를 포함하는 아날로그 디지털 변환 장치.
  14. 제13항에 있어서, 상기 제1 및 제2 저장기는
    다수 비트의 정보를 저장하는 래치(latch)를 포함하고,
    데이터 입력단에는 상기 카운터 신호가 인가되고, 클럭 입력단에는 상기 제1 또는 제2 타이밍 신호가 인가되는 아날로그 디지털 변환 장치.
  15. 제10항에 있어서, 상기 멀티 신호 비교부는
    상기 제1 데이터 신호 및 상기 비교 신호가 인가되는 제1 입력단;
    상기 제2 데이터 신호 및 상기 비교 신호가 인가되는 제2 입력단;
    상기 제1 타이밍 신호를 출력하는 제1 출력단; 및
    상기 제2 타이밍 신호를 출력하는 제2 출력단을 포함하는 아날로그 디지털 변환 장치.
  16. 제15항에 있어서, 상기 멀티 신호 비교부는
    인가되는 상기 제1 데이터 신호의 레벨 정보를 저장하고, 인가되는 상기 비교 신호의 레벨과 비교하여 상기 제1 타이밍 신호를 출력하고,
    인가되는 상기 제2 데이터 신호의 레벨 정보를 저장하고, 인가되는 상기 비교 신호의 레벨과 비교하여 상기 제2 타이밍 신호를 출력하는 아날로그 디지털 변환 장치.
  17. 수광부의 리셋 정보를 담은 리셋 신호 및 상기 수광부에 인가된 광을 전기적 신호로 변환한 데이터 신호를 제공하는 복수개의 이미지 픽셀들;
    상기 리셋 신호를 전달받고, 상기 리셋 신호의 레벨에 대한 정보를 이용하여 램프 신호를 생성하며, 상기 리셋 신호, 상기 데이터 신호 및 상기 램프 신호를 순차적으로 제공하는 신호 공급 장치;
    상기 리셋 신호의 크기를 기준으로 상기 램프 신호의 크기가 변경되는 제1 타이밍과 상기 데이터 신호의 크기를 기준으로 상기 램프 신호의 크기가 변경되는 제2 타이밍을 이용해 상기 데이터 신호를 데이터 디지털 신호로 변환하는 아날로그 디지털 변환 장치; 및
    상기 데이터 디지털 신호를 외부 장치로 전달하는 인터페이스 장치를 포함하고,
    상기 램프 신호를 생성하는데 이용된 리셋 신호와 상기 데이터 디지털 신호로 변환된 데이터 신호는 동일한 이미지 픽셀로부터 출력되는 이미지 센서.
  18. 제17항에 있어서,
    상기 아날로그 디지털 변환 장치는 상기 제1 타이밍을 이용하여 상기 리셋 신호를 리셋 디지털 신호로 변환하고, 상기 제2 타이밍을 이용하여 상기 데이터 신호를 상기 데이터 디지털 신호로 변환하고,
    상기 이미지 센서는 상기 리셋 디지털 신호와 상기 데이터 디지털 신호의 차이를 연산하여 영상 데이터 신호를 생성하는 연산 장치를 더 포함하며,
    상기 인터페이스 장치는 상기 영상 데이터 신호를 외부 장치로 전달하는 이미지 센서.
  19. 제17항에 있어서, 상기 이미지 센서는
    상기 복수개의 이미지 픽셀들이 순차적으로 리셋 신호 및 데이터 신호를 출력하게 제어하는 제어 장치를 더 포함하는 이미지 센서.
  20. 제17항에 있어서, 상기 아날로그 디지털 변환 장치는
    상기 리셋 신호, 상기 데이터 신호, 및 상기 램프 신호를 입력하고, 상기 제1 타이밍에 활성화되는 제1 타이밍 신호 및 상기 제2 타이밍에 활성화되는 제2 타이밍 신호를 출력하는 멀티 신호 비교부;
    시간에 따라 증가 또는 감소하는 값을 가지는 카운터 신호를 출력하는 카운터부; 및
    상기 제1 타이밍 신호가 활성화되는 타이밍에 상기 카운터 신호를 저장하고, 상기 제2 타이밍 신호가 활성화되는 타이밍에 상기 카운터 신호를 저장하는 저장부를 포함하는 이미지 센서.
  21. 제17항에 있어서, 상기 신호 공급 장치는
    상기 리셋 신호 및 상기 램프 신호를 순차적으로 전달하는 제1 신호 라인;
    상기 데이터 신호 및 상기 램프 신호를 순차적으로 전달하는 제2 신호 라인;
    상기 제1 및 제2 신호 라인에 연결된 제3 신호 라인; 및
    상기 제1 신호 라인을 통해 상기 리셋 신호가 상기 아날로그 디지털 변환기로 전달되는 동안 상기 제3 신호 라인을 통해 상기 리셋 신호를 전달받고, 상기 램프 신호를 생성하며, 상기 램프 신호를 상기 제3 신호 라인을 통해 상기 제1 및 제2 신호라인에 각각 제공하는 신호 발생부를 포함하는 이미지 센서.
  22. 제17항에 있어서,
    상기 복수개의 이미지 픽셀들은 격자형으로 배열되고,
    상기 신호 공급 장치는 상기 복수개의 이미지 픽셀들 중 동일한 컬럼에 배열된 이미지 픽셀들로부터 출력된 리셋 신호들의 레벨 정보를 평균하여 상기 램프 신호를 생성하고,
    상기 이미지 센서는 상기 아날로그 디지털 변환기를 복수개 구비하고,
    상기 복수개의 아날로그 디지털 변환기들 각각은 상기 복수개의 이미지 픽셀들의 컬럼별로 배치되는 이미지 센서.
KR1020110133744A 2011-12-13 2011-12-13 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서 KR20130066954A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110133744A KR20130066954A (ko) 2011-12-13 2011-12-13 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서
US13/712,034 US9143705B2 (en) 2011-12-13 2012-12-12 Signal providing apparatus, and analog-to-digital converting apparatus and image sensor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133744A KR20130066954A (ko) 2011-12-13 2011-12-13 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서

Publications (1)

Publication Number Publication Date
KR20130066954A true KR20130066954A (ko) 2013-06-21

Family

ID=48571664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133744A KR20130066954A (ko) 2011-12-13 2011-12-13 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서

Country Status (2)

Country Link
US (1) US9143705B2 (ko)
KR (1) KR20130066954A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9077924B2 (en) * 2013-08-29 2015-07-07 Sony Corporation CMOS image sensor implementing correlated double sampling with compression
US9813652B2 (en) 2013-08-29 2017-11-07 Sony Corporation CMOS image sensor and imaging method implementing correlated double sampling and compression
JP2015233184A (ja) * 2014-06-09 2015-12-24 ソニー株式会社 イメージセンサ、電子機器、コンパレータ、及び、駆動方法
KR102261587B1 (ko) * 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782304B1 (ko) * 2006-02-03 2007-12-06 삼성전자주식회사 Ｃｄｓ오프셋 보정 기능을 갖는 이미지 센서와이미지센서의 ｃｄｓ 방법
KR101605831B1 (ko) * 2009-08-24 2016-03-24 삼성전자주식회사 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법
KR101705045B1 (ko) * 2010-11-09 2017-02-10 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법
US8743258B2 (en) * 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
US8817153B2 (en) * 2011-07-25 2014-08-26 Aptina Imaging Corporation Column parallel readout image sensors with shared column analog-to-digital converter circuitry

Also Published As

Publication number Publication date
US20130147995A1 (en) 2013-06-13
US9143705B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
US11652128B2 (en) Image sensor and image-capturing apparatus
US8035541B2 (en) Digital-analog converter circuit, solid-state imaging device, and imaging apparatus
CN1917374B (zh) 模拟/数字转换装置及半导体装置
KR101455400B1 (ko) 고체 촬상 장치, 촬상 기기, 전자 기기
US9232166B2 (en) Photoelectric conversion apparatus, method for driving the same, and photoelectric conversion system using first and second analog-to-digital converters to convert analog signal from respective plural electrical signal supply units based on signal change
US10447956B2 (en) Analog-to-digital converter circuitry with offset distribution capabilities
US8963759B2 (en) Imaging systems with per-column analog-to-digital converter non-linearity correction capabilities
US7864094B2 (en) Solid-state image sensing device, imaging method, and imaging apparatus
US10841517B2 (en) Solid-state imaging device and imaging system
CN103875238B (zh) 固态图像传感器和相机系统
US9197833B2 (en) Photoelectric conversion apparatus with color control pulse based on color offset quantity
US20120104233A1 (en) Solid-state imaging device and method of driving the same
KR20180134038A (ko) 이미지 센서의 램프 신호 생성기 및 이미지 센서
US20150062102A1 (en) Driving method of imaging device and driving method of imaging system
US9094627B2 (en) Solid-state image device, method of driving solid-state imaging device, and electronic system with switching between first and second modes
EP3811609A1 (en) Image sensor with a plurality of super-pixels
US20190007566A1 (en) Photoelectric conversion device, image reading device and image forming apparatus
US20170318247A1 (en) Comparator with correlated double sampling scheme, cmos image sensor including the same, and operating method thereof
KR20130066954A (ko) 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서
EP2773099B1 (en) Image pickup apparatus, driving method for image pickup apparatus, image pickup system, and driving method for image pickup system
KR20170111103A (ko) 픽셀 출력 레벨 제어 장치 및 그를 이용한 씨모스 이미지 센서
KR20170095572A (ko) 이미지 센서 및 복원 이미지 생성 방법
CN107197181B (zh) 成像元件及成像装置
KR102446289B1 (ko) 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서
US10778924B2 (en) Image sensing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application