(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置100の構成例を示す図である。撮像装置100は、CMOSイメージセンサであり、被写体像の入射光を光電変換し、その光電変換により得られた電気信号をデジタルデータとして外部に出力する。撮像装置100は、複数の画素111が行列状に配置された画素領域110を有する。各画素111は、入射光を光電変換する。図1では、簡単のため4行4列に簡略化した画素111を示しているが、実際には、さらに多数の行列の画素111が設けられる。画素領域110の画素111は、図1の左側から1列目、2列目、3列目、4列目とし、また、図の下側から1行目、2行目、3行目、4行目と呼称する。
撮像装置100は、さらに、垂直走査回路140を有する。垂直走査回路140は、画素111の行毎に配置された行選択線112に駆動パルス信号を順番に供給する。行選択線112に駆動パルス信号が供給されると、それに対応する画素111の行に含まれる各画素111は、光電変換した電荷をアナログの電圧信号として、各列の垂直出力線113に出力する。各列の垂直出力線113は、画素111の列毎に設けられ、電流源125に接続される。電流源125は、定電流源であっても良いし、可変電流源であっても良い。本実施形態では、各画素111は、画素111のリセットレベルの信号であるノイズ信号を出力する処理と、光電変換により発生した電荷に応じた信号にノイズ信号が重畳した画素信号を出力する処理を有する。画素信号からノイズ信号を引いた値が有効な値を表す。
撮像装置100は、さらに、垂直出力線113毎にアナログ信号処理回路200,201及びアナログ/デジタル(A/D)変換器130を有する。アナログ信号処理回路200及び201は、増幅回路120を有し、垂直出力線113を介して画素111から入力されたアナログ信号を増幅して、A/D変換器130へ供給するアナログ信号処理を行っている。
アナログ信号処理回路200は、第1の信号処理回路であり、画素領域110に対して第1の方向(図1の下方向)に配置され、奇数列の画素(第1のグループの画素)111の出力信号に対して信号処理する。奇数列の画素111は、第1のグループの画素であり、光電変換を行う。アナログ信号処理回路201は、第2の信号処理回路であり、画素領域110に対して第1の方向とは異なる第2の方向(図1の上方向)に配置され、偶数列の画素(第2のグループの画素)111の出力信号に対して信号処理する。偶数列の画素111は、第2のグループの画素であり、光電変換を行う。第2の方向(図1の上方向)は、第1の方向(図1の下方向)に対して逆の方向である。アナログ信号処理回路200は、垂直出力線113を介して、奇数列の画素(第1のグループの画素)111に接続される。アナログ信号処理回路201は、垂直出力線113を介して、偶数列の画素(第2のグループの画素)111に接続される。これにより、画素111のピッチの2倍のピッチでアナログ信号処理回路200及び201をそれぞれ配置することができ、画素111のサイズが小さい撮像装置100を実現できる。A/D変換器130は、アナログ信号処理回路200又は201が出力するアナログ信号をデジタルデータに変換して出力する。
図2は、増幅回路120の構成例を示す図である。演算増幅器121の非反転入力端子には、サンプルホールド容量123が接続されている。サンプルホールド容量123は、サンプルホールドスイッチ124を介して、電圧VC0Rのノードに接続されている。サンプルホールド容量123の他端は、基準電位供給配線202又は203を介して、基準電位AGND(図5)の外部接続端子206又は207に接続されている。具体的には、アナログ信号処理回路200内の増幅回路120では、サンプルホールド容量123の他端は、基準電位供給配線202を介して、基準電位AGND(図5)の第1の外部接続端子206に接続されている。アナログ信号処理回路201内の増幅回路120では、サンプルホールド容量123の他端は、基準電位供給配線203を介して、基準電位AGND(図5)の第2の外部接続端子207に接続されている。一方、演算増幅器121の反転入力端子及び出力端子の間には、フィードバック容量CF及びリセットスイッチ122が並列に接続される。また、入力容量C0は、垂直出力線113及び演算増幅器121の反転入力端子間に接続される。増幅回路120は、垂直出力線113の電位変化をゲイン比−(C0/CF)で増幅する。その具体的な動作は、後ほどタイミングチャートを用いて説明する。演算増幅器121の出力端子は、A/D変換器130に接続される。
まず、図1のアナログ信号処理回路200について説明する。アナログ信号処理回路200は、第1の外部接続端子206から基準電位AGND(図5)の供給を受け、奇数列の画素111の出力信号を増幅する第1の増幅回路120を有する。第1の増幅回路120は、第1の演算増幅器121を有し、第1の演算増幅器121の非反転入力端子は、第1の容量123を介して、第1の外部接続端子206に接続される。
次に、図1のアナログ信号処理回路201について説明する。アナログ信号処理回路201は、第2の外部接続端子207から電源電圧SVDD(図5)の供給を受け、偶数列の画素111の出力信号を増幅する第2の増幅回路120を有する。第2の増幅回路120は、第2の演算増幅器121を有し、第2の演算増幅器121の非反転入力端子は、第2の容量123を介して、第2の外部接続端子207に接続される。
図1において、撮像装置100は、さらに、ランプ信号生成部170及びカウンタ180を有する。ランプ信号生成部170は、時間と共にレベルが変化するランプ信号Vrampを生成し、ランプ信号Vrampをランプ信号線171を通じて各A/D変換器130に供給する。カウンタ180は、カウントデータ線181を通じてカウント値Cntを各A/D変換器130に供給する。カウンタ180として、例えばグレイカウンタやバイナリカウンタを用いることができる。カウンタ180は、アップカウンタでも、ダウンカウンタでもよい。本実施形態では、複数のA/D変換器130が、ランプ信号生成部170及びカウンタ180を共有する例を示すが、A/D変換器130毎にランプ信号生成部170及びカウンタ180を設けてもよい。
ランプ信号生成部170がランプ信号Vrampのレベル変化を開始すると、カウンタ180は、カウント値Cntのカウントを開始する。ランプ信号Vrampは、時間の経過に伴ってレベルが単調に増加する。A/D変換器130は、ランプ信号Vrampが増幅回路120のアナログ出力信号より大きくなると、カウンタ180が出力するカウント値Cntを保持部に書き込む。保持部に書き込まれたカウント値Cntは、デジタルデータであり、デジタル信号線191又は192に出力される。これにより、A/D変換器130は、増幅回路120が出力するアナログ信号をデジタルデータに変換することができる。
撮像装置100は、さらに、水平走査回路150及び信号処理部190を有する。水平走査回路150は、各列のA/D変換器130が出力するデジタルデータを列毎にデジタル信号線191及び192に順次転送する。デジタル信号線191及び192に転送されたデジタルデータは、信号処理部190に供給される。デジタル信号線191には、ノイズ信号を表すデジタルデータが出力される。デジタル信号線192には、画素信号を表すデジタルデータが出力される。信号処理部190は、デジタル信号線192の画素信号を表すデジタルデータから、デジタル信号線191のノイズ信号を表すデジタルデータを減算して、有効な画素値を外部に出力する。
撮像装置100は、さらに、上述の各構成要素にパルス信号を供給して撮像装置100の動作を制御するタイミング制御部195を有する。図1では、タイミング制御部195から各構成要素へパルス信号を送信するための信号線を省略している。タイミング制御部195から供給されるパルス信号については、後述のタイミングチャートを用いて詳細に説明する。
第1の外部接続端子206は、画素領域110に対して第1の方向(図1の下方向)に配置され、基準電位供給配線202を介して、アナログ信号処理回路200内の増幅回路120に対して基準電位(第1の電位)AGND(図5)を供給する。第2の外部接続端子207は、画素領域110に対して第2の方向(図1の上方向)に配置され、基準電位供給配線203を介して、アナログ信号処理回路201内の増幅回路120に対して基準電位(第1の電位)AGND(図5)を供給する。
第3の外部接続端子204は、画素領域110に対して第1の方向(図1の下方向)に配置され、配線119を介して、奇数列の画素111に対して電源電圧(第2の電位)SVDD(図5)を供給する。第4の外部接続端子205は、画素領域110に対して第2の方向(図1の上方向)に配置され、配線119を介して、偶数列の画素111に対して電源電圧(第2の電位)SVDD(図5)を供給する。
図3は、画素111の構成例を示す回路図であり、画素111は、光電変換を行うフォトダイオード114及び複数のトランジスタ115〜118を有する。フォトダイオード114は、転送スイッチ115を介して、フローティングディフュージョンFDに接続され、光に基づく電荷(電子)を生成する光電変換部である。転送スイッチ115は、フォトダイオード114とフローティングディフュージョンFDとの間の接続と非接続とを切り替える。フローティングディフュージョンFDは、リセットスイッチ116及び配線119を介して、電源電圧SVDDの外部接続端子204又は205に接続されるとともに、増幅トランジスタ117のゲート電極に接続される。リセットスイッチ116は、フローティングディフュージョンFDと電源電圧との接続と非接続とを切り替える。増幅トランジスタ117の第1主電極は、配線119を介して、電源電圧SVDDの外部接続端子204又は205に接続される。増幅トランジスタ117の第2主電極は、行選択スイッチ118を介して、垂直出力線113に接続される。行選択スイッチ118は、増幅トランジスタ117の第2主電極と垂直出力線113との間の接続と非接続とを切り替える。増幅トランジスタ117は、フローティングディフュージョンFDの電位に基づく出力信号を出力する画素出力部である。行選択スイッチ118のゲート電極は、行制御線112のうちの1つの行選択線PSELに接続される。リセットスイッチ116のゲート電極は、行制御線112のうちの1つのリセット線PRESに接続される。また、転送スイッチ115のゲート電極は、行制御線112のうちの1つの転送線PTXに接続される。
図4は、撮像装置100の駆動方法を示すタイミングチャートである。行選択信号SEL1は、1行目の画素111の行選択線PSELの信号である。行選択信号SEL2は、2行目の画素111の行選択線PSELの信号である。リセット信号RES1は、1行目の画素111のリセット線PRESの信号である。リセット信号RES2は、2行目の画素111のリセット線PRESの信号である。転送信号TX1は、1行目の画素111の転送線PTXの信号である。転送信号TX2は、2行目の画素111の転送線PTXの信号である。行選択信号SEL1、行選択信号SEL2、リセット信号RES1、リセット信号RES2、転送信号TX1、転送信号TX2はそれぞれ、画素111を制御する制御信号である。
まず、時刻t0では、1行目の行選択信号SEL1がハイレベルとなり、1行目の行選択スイッチ118がオンになり、1行目の増幅トランジスタ117が垂直出力線113に接続され、ソースフォロワとして動作する。同じく、時刻t0では、1行目のリセット信号RES1がハイレベルとなり、1行目のリセットスイッチ116がオンし、1行目のフローティングディフュージョンFDは、電源電圧SVDDにリセットされる。
時刻t0〜t1において、制御信号SH_VC0Rがハイレベルとなり、増幅回路120では、サンプルホールドスイッチ124がオンし、サンプルホールド容量123が電圧VC0Rのノードに接続される。時刻t1において、電圧VC0Rは、サンプルホールド容量123にホールドされる。
時刻t1では、1行目のリセット信号RES1がローレベルとなり、1行目のリセットスイッチ116がオフになる。その後、1行目では、増幅トランジスタ117は、フローティングディフュージョンFDがリセットされた電圧に基づき、ノイズ信号を垂直出力線113に出力する。このノイズ信号をN信号と呼ぶ。N信号は、増幅回路120で増幅された後、A/D変換器130でデジタル信号に変換される。
時刻t1〜t7では、制御信号SH_VC0Rがローレベルであり、サンプルホールドスイッチ124がオフし、ホールドされた電圧VC0Rにほぼ等しい電圧が基準電位AGNDに対し重畳された電圧が、演算増幅器121の非反転入力端子に印加される。すなわち、演算増幅器121は、時刻t1〜t7の間、基準電位AGNDを基準として動作する。
時刻t2〜t3では、制御信号PC0Rがハイレベルになり、増幅回路120内のリセットスイッチ122がオンとなり、増幅回路120は、垂直出力線113に入力されているN信号をクランプする。時刻t3以降では、増幅回路120は、垂直出力線113の電位変化を−(C0/CF)倍増幅して出力する。
次に、時刻t4〜t5では、1行目の転送信号TX1がハイレベルとなり、1行目の転送スイッチ115がオンになる。これにより、1行目では、フォトダイオード114の光電変換信号がフローティングディフュージョンFDに転送され、フローティングディフュージョンFD上で加算平均される。増幅トランジスタ117は、フローティングディフュージョンFDの信号に基づき、画素信号を垂直出力線113に出力する。この画素信号は、先のN信号にフォトダイオード114の光電変換信号が重畳されるため、これをN+S信号と呼ぶ。N+S信号は、N信号と同様に、増幅回路120で増幅された後、A/D変換器130でデジタル信号に変換される。
次に、時刻t6では、1行目の行選択信号SEL1がローレベルとなり、1行目の行選択スイッチ118がオフになり、1行目の読み出し動作が終了する。引き続き、時刻t7〜t13において、同様な動作が2行目において、繰り返し行われる。
時刻t7では、2行目の行選択信号SEL2がハイレベルとなり、2行目の行選択スイッチ118がオンになり、2行目の増幅トランジスタ117が垂直出力線113に接続され、ソースフォロワとして動作する。同じく、時刻t7では、2行目のリセット信号RES2がハイレベルとなり、2行目のリセットスイッチ116がオンし、2行目のフローティングディフュージョンFDは、電源電圧SVDDにリセットされる。
時刻t7〜t8では、制御信号SH_VC0Rがハイレベルとなり、増幅回路120では、サンプルホールドスイッチ124がオンし、サンプルホールド容量123が電圧VC0Rのノードに接続される。時刻t8において、電圧VC0Rは、サンプルホールド容量123にホールドされる。
時刻t8では、2行目のリセット信号RES2がローレベルとなり、2行目のリセットスイッチ116がオフになる。その後、2行目では、増幅トランジスタ117は、フローティングディフュージョンFDがリセットされた電圧に基づき、N信号を垂直出力線113に出力する。N信号は、増幅回路120で増幅された後、A/D変換器130でデジタル信号に変換される。
時刻t8以降では、制御信号SH_VC0Rがローレベルであり、サンプルホールドスイッチ124がオフし、ホールドされた電圧VC0Rにほぼ等しい電圧が基準電位AGNDに対し重畳された電圧が、演算増幅器121の非反転入力端子に印加される。すなわち、演算増幅器121は、時刻t8以降では、基準電位AGNDを基準として動作する。
時刻t9〜t10では、制御信号PC0Rがハイレベルになり、増幅回路120内のリセットスイッチ122がオンとなり、増幅回路120は、垂直出力線113に入力されているN信号をクランプする。時刻t10以降では、増幅回路120は、垂直出力線113の電位変化を−(C0/CF)倍増幅して出力する。
次に、時刻t11〜t12では、2行目の転送信号TX2がハイレベルとなり、2行目の転送スイッチ115がオンになる。これにより、2行目では、フォトダイオード114の光電変換信号がフローティングディフュージョンFDに転送され、フローティングディフュージョンFD上で加算平均される。増幅トランジスタ117は、フローティングディフュージョンFDの信号に基づき、N+S信号を垂直出力線113に出力する。N+S信号は、N信号と同様に、増幅回路120で増幅された後、A/D変換器130でデジタル信号に変換される。
図5は、本実施形態による撮像装置100の斜視図であり、撮像装置100に対する外部磁界の影響を説明するための図である。撮像装置100は、LGA(Land Grid Array)の形式をとっているが、それに限定されるものではない。撮像装置100は、パッケージで覆われ、パッケージ側接続端子302〜305及びパッケージのランド306〜309を有する。
画素領域110、アナログ信号処理回路200、アナログ信号処理回路201、第1の外部接続端子106、第2の外部接続端子207、第3の外部接続端子204及び第4の外部接続端子205は、同一の半導体基板上に形成されている。すべての画素111は、第1ウェルの領域内に形成されている。画素111に供給される電源電圧SVDDは、第1ウェルに接続されていない。
アナログ信号処理回路200は、第2の外部接続端子207から基準電位AGNDの供給を受けず、第1の外部接続端子206から基準電位AGNDの供給を受ける。アナログ信号処理回路201は、第1の外部接続端子206から基準電位AGNDの供給を受けず、第2の外部接続端子207から基準電位AGNDの供給を受ける。基準電位AGNDは、例えばグランド電位である。
奇数列の画素111は、第4の外部接続端子205から電源電圧SVDDの供給を受けず、第3の外部接続端子204から電源電圧SVDDの供給を受ける。偶数列の画素111は、第3の外部接続端子204から電源電圧SVDDの供給を受けず、第4の外部接続端子205から電源電圧SVDDの供給を受ける。
アナログ信号処理回路200は、画素領域110に対して第1の方向(図5の右方向)に配置され、奇数列の画素111の信号を入力する。奇数列の画素111は、次のような電源供給経路で、電源電圧SVDDが供給される。電源電圧SVDDは、実装基板上の配線パターンから、ランド306、貫通ビア(点線で表現)、パッケージ側接続端子302、ボンディングワイヤ301、撮像装置100の第3の外部接続端子204、配線119を介して、奇数列の画素111に供給される。
また、第1の方向に配置されたアナログ信号処理回路200は、次のような基準電位供給経路で、基準電位AGNDが供給される。基準電位AGNDは、ランド308、貫通ビア(点線で表現)、パッケージ側接続端子304、ボンディングワイヤ312、撮像装置100の第1の外部接続端子206、配線202を介して、アナログ信号処理回路200に供給される。
デカップリングコンデンサ310は、電源電圧SVDDがランド306に供給される配線パターンと、基準電位AGNDがランド308に供給される配線パターンとの間に接続される。上記の電源供給経路、基準電位供給経路、垂直出力線113及び実装基板上のデカップリングコンデンサ310で形成されるループが外部磁界を捕獲しうる。このとき、本実施形態では、電源電圧SVDDを供給する第3の外部接続端子204と基準電位AGNDを供給する第1の外部接続端子206は、共に、画素領域110に対して第1の方向に位置するため、このループ面積は小さくなっている。したがって、外部磁界によるノイズ混入を少なくし、外部入射磁界によるノイズを低減することができる。
同様に、アナログ信号処理回路201は、画素領域110に対して第2の方向(図5の左方向)に配置され、偶数列の画素111の信号を入力する。偶数列の画素111は、次のような電源供給経路で、電源電圧SVDDが供給される。ランド307はランド306に接続され、ランド309はランド308に接続される。デカップリングコンデンサ311は、ランド307及び309間に接続され、電源電圧SVDDが充電される。電源電圧SVDDは、ランド307、貫通ビア(点線で表現)、パッケージ側接続端子302、ボンディングワイヤ313、撮像装置100の第4の外部接続端子205、配線119を介して、偶数列の画素111に供給される。
また、第2の方向に配置されたアナログ信号処理回路201は、次のような基準電位供給経路で、基準電位AGNDが供給される。基準電位AGNDは、ランド309、貫通ビア(点線で表現)、パッケージ側接続端子305、ボンディングワイヤ314、撮像装置100の第2の外部接続端子207、配線203を介して、アナログ信号処理回路201に供給される。
上記の電源供給経路、基準電位供給経路、垂直出力線113及び実装基板上のデカップリングコンデンサ311で形成されるループが外部磁界を捕獲しうる。このとき、本実施形態では、電源電圧SVDDを供給する第4の外部接続端子205と基準電位AGNDを供給する第2の外部接続端子207は、共に、画素領域110に対して第2の方向に位置するため、このループ面積は小さくなっている。したがって、外部磁界によるノイズ混入を少なくし、外部入射磁界によるノイズを低減することができる。
図6は、比較例による撮像装置100の斜視図であり、撮像装置100に対する外部磁界の影響を説明するための図である。アナログ信号処理回路200は、画素領域110に対して第1の方向(図6の右方向)に位置し、奇数列の画素111の信号を入力する。奇数列の画素111には、第1の方向に位置する第3の外部接続端子204だけでなく、第2の方向(図6の左方向)に位置する第4の外部接続端子205からも電源電圧SVDDが供給され、本実施形態の図5の撮像装置100の特徴を有していない。その結果、図5で説明した経路に加えて、外部磁界を捕獲しうる次のループが形成される。それは、配線119、第4の外部接続端子205、パッケージ側接続端子303、ランド307,306、デカップリングコンデンサ310、ランド308、パッケージ側接続端子304、第1の外部接続端子206、配線202、垂直出力線113のループである。これにより、大面積のループが形成されてしまい、外部磁界によるノイズが大きくなってしまう。
本実施形態の図5の撮像装置100は、図6の撮像装置100に比べ、画素111の電源電圧SVDDのノードとアナログ信号処理回路200,201の基準電位AGNDのノードによって形成されるループの面積を小さくすることができる。これにより、外部磁界によるノイズを低減することができる。特に、画素111のピッチが狭く、画素領域110に対して、2方向以上にアナログ信号処理回路200及び201を設けた撮像装置100に対して、効果が大きい。
なお、本実施形態では、各列の画素111は1本の垂直出力線113に接続されている例を説明した。他の例として、各列の画素111に対し、複数本の垂直出力線113が配され、各々の垂直出力線113にアナログ信号処理回路200が設けられていても良い。
以下、その具体的な例を説明する。1列の画素111において、奇数行の画素111に1本の垂直出力線113が接続されている。一方、偶数行の画素111には、別の1本の垂直出力線113が接続されている。奇数行の画素111が接続された垂直出力線113には、画素領域110に対して第1の方向に配置されたアナログ信号処理回路200が接続されている。一方、偶数行の画素111が接続された垂直出力線113には、画素領域110に対して第2の方向に配置されたアナログ信号処理回路200が接続されている。従って、1列の画素111に対し、奇数行の画素111は第1の方向に設けられたアナログ信号処理回路200に接続され、偶数行の画素111は、第2の方向に設けられたアナログ信号処理回路200に接続される。この奇数行の画素111に接続されたアナログ信号処理回路200は、第1の外部接続端子から基準電位AGNDが供給される。一方、偶数行の画素111に接続されたアナログ信号処理回路200は、第2の外部接続端子から基準電位AGNDが供給される。このように、1列の画素111に対して複数本の垂直出力線113が設けられ、複数本の垂直出力線113の各々にアナログ信号処理回路200が設けられている場合においても本実施形態を適用できる。つまり、アナログ信号処理回路200が画素領域110に対して設けられている方向に応じて、第1の外部接続端子と第2の外部接続端子のいずれかから基準電位AGNDが供給されれば良い。
なお、本実施形態では、画素111の奇数列と偶数列とで異なる外部端子から供給される電圧が、電源電圧SVDDである例を説明した。他の電圧の例を説明する。
例えば、特開2010−178173号公報には、画素の転送スイッチに信号を出力する駆動バッファが、画素の行ごとに配されている。この駆動バッファには、ローレベルとハイレベルのそれぞれの電圧が、電源回路から供給されている。このような撮像装置において、1行の画素に対して、信号PTX1を出力する2つの駆動バッファを設けるとする。この場合には、本実施形態の撮像装置では、1行の画素111に対して、2つの駆動バッファが設けられる。2つの駆動バッファのうちの1つの駆動バッファは、奇数列の画素111の転送スイッチ115に信号TX1を出力する。一方、他の1つの駆動バッファは、偶数列の画素111の転送スイッチ115に信号TX1を出力する。この奇数列の画素111に信号TX1を出力する駆動バッファにローレベルとハイレベルの電圧を供給する端子を第3の外部接続端子204とする。また、偶数列の画素111に信号TX1を出力する駆動バッファにローレベルとハイレベルの電圧を供給する端子を第4の外部接続端子205とすることができる。ここでは、画素111の転送スイッチ115に接続された転送線PTXについて述べたが、画素111に接続されたリセット線PRES、行選択線PSELについても適用することができる。
(第2の実施形態)
図7は、本発明の第2の実施形態による撮像装置100の構成例を示す図である。本実施形態の撮像装置100(図7)は、第1の実施形態の撮像装置100(図1)に対して、アナログ信号処理回路200及び201が異なる。以下、本実施形態が第1の実施形態と異なる点を説明する。アナログ信号処理回路200及び201は、それぞれ、増幅回路120の他にクリップ回路400を有する。クリップ回路400は、垂直出力線113の電圧をクリップする処理を行う。
図8は、クリップ回路400の構成例を示す回路図である。クリップ回路400は、クリップ用トランジスタ401を有する。クリップ用トランジスタ401のドレインは、配線119を介して、電源電圧SVDDのノードに接続される。クリップ用トランジスタ401のソースは、垂直出力線113に接続される。クリップ用トランジスタ401のゲートは、配線222又は203を介して、基準電位VCLIPのノードに接続される。ここで、選択された行の画素111内の増幅トランジスタ117とクリップ用トランジスタ401は、垂直出力線113でソースが共通接続されたソースフォロワとして動作する。その結果、画素111に飽和光量が入射したとき、垂直出力線113の電位は、基準電位VCLIPから、クリップ用トランジスタ401のゲート及びソース間電圧を差し引いた電位でクリップされ、それ以下にならないように動作する。もしクリップ回路400が無く、画素111に飽和光量が入射した場合、垂直出力線113の電位が下がり過ぎ、電流源125の動作に不具合が発生する可能性があるが、クリップ回路400を用いることで飽和信号を制限できる。
まず、図7のアナログ信号処理回路200について説明する。アナログ信号処理回路200は、第1の外部接続端子211から基準電位VCLIP(図10)の供給を受け、奇数列の画素111の出力信号を制限する第1のクリップ回路400を有する。第1のクリップ回路400は、第1のトランジスタ401を有し、第1のトランジスタ401のゲートは、第1の外部接続端子211に接続される。
次に、図7のアナログ信号処理回路201について説明する。アナログ信号処理回路201は、第2の外部接続端子210から基準電位VCLIP(図10)の供給を受け、偶数列の画素111の出力信号を制限する第2のクリップ回路400を有する。第2のクリップ回路400は、第2のトランジスタ401を有し、第2のトランジスタ401のゲートは、第2の外部接続端子210に接続される。
図10は、本実施形態による撮像装置100の斜視図であり、撮像装置100に対する外部磁界の影響を説明するための図である。図5と同じ機能を有する部材については、図5で付した符号を図10でも付している。基準電位VCLIPが、撮像装置100の外部から、ランド350、貫通ビア、パッケージ側接続端子355、ボンディングワイヤ362を介して、第1の外部接続端子211に接続されている。また、基準電位VCLIPが、撮像装置100の外部から、ランド351、貫通ビア、パッケージ側接続端子361、ボンディングワイヤ356を介して、第2の外部接続端子210に接続されている。デカップリングコンデンサ380は、電源電圧SVDDがランド306に供給される配線パターンと、基準電位VCLIPがランド350に供給される配線パターンとの間に接続される。デカップリングコンデンサ381は、ランド307及び351間に接続され、電源電圧SVDDと基準電位VCLIPとの電位差が充電される。
先に説明したように、図6の撮像装置100では、基準電位VCLIPのノードと電源電圧SVDDのノードとで構成される磁界を捕獲する大きなループが形成される。このため、磁界によるノイズは、飽和信号の変動として観測され、垂直出力線113の電位が低くなりすぎた場合は、電流源125の動作不良を引き起こす可能性がある。逆に、垂直出力線113の電位が高くなりすぎた場合は、飽和信号が低下し、ダイナミックレンジが低下する不具合が起こる可能性がある。それに対し、第2の実施形態の撮像装置100によれば、図5のように、基準電位VCLIPのノードと電源電圧SVDDのノードとで構成される磁界を捕獲するループの面積が小さくなるため、磁界による飽和信号の変動を低減でき、良好な光電変換信号が得られる。
(第3の実施形態)
図11は、本発明の第3の実施形態による撮像装置100の構成例を示す図である。本実施形態の撮像装置100(図11)は、第1の実施形態の撮像装置100(図1)に対して、行選択線112の代わりに行選択線500及び501を設け、外部接続端子502及び503を追加したものである。行選択線500及び501は、それぞれ、図3の行選択線112と同様に、リセット線PRES、転送線PTX及び行選択線PSELを含む。外部接続端子502は、配線504を介して、垂直走査回路140に接続される。外部接続端子503は、配線505を介して、垂直走査回路140に接続される。以下、本実施形態が第1の実施形態と異なる点を説明する。
各行の画素111は、奇数列の画素(第1のグループの画素)111及び偶数列の画素(第2のグループの画素)111を有する。行選択線500は、奇数列の画素(第1のグループの画素)111に接続される。奇数列の画素111は、垂直出力線113を介して、第1の方向(図11の下方向)の増幅回路120に接続される。行選択線501は、偶数列の画素(第2のグループの画素)111に接続される。偶数列の画素111は、垂直出力線113を介して、第2の方向(図11の上方向)の増幅回路120に接続される。
外部接続端子502は、画素領域110に対して第1の方向(図11の下方向)に配置される。外部接続端子503は、画素領域110に対して第2の方向(図11の上方向)に配置される。外部接続端子502及び503には、行選択線500及び501に供給されるローレベル電源電圧(第2の電位)VRESL(図14)が供給される。ローレベル電源電圧VRESLは、第1の実施形態における電源電圧SVDD(図5)と同様に、実装基板上で電気的に接続されたランドを介して、外部接続端子502及び503に供給されている。本実施形態の特徴として、外部接続端子502は、アナログ信号処理回路200に近い側の端子であり、外部接続端子503は、アナログ信号処理回路201に近い側の端子である。
図12は、図11の垂直走査回路140の構成例を示す図である。行選択線500及び501は、それぞれ、図3の行選択線112と同様に、リセット線PRES、転送線PTX及び行選択線PSELを含むが、ここでは代表してリセット線PRESの構成例を示す。他の転送線PTX及び行選択線PSELも同様である。第1の論理積回路(第1の駆動バッファ)AND1及び第2の論理積回路(第2の駆動バッファ)AND2は、それぞれ、各行に対応して設けられる。
垂直走査回路140は、複数の行選択線500及び501をそれぞれ順次シフトするため、フリップフロップFF1〜FF4によって構成されるシフトレジスタを有する。フリップフロップFF1は、クロック信号φVCKをクロック端子CKに入力し、信号φVSTを入力端子Dに入力し、出力信号を出力端子Qから出力する。フリップフロップFF2は、クロック信号φVCKをクロック端子CKに入力し、フリップフロップFF1の出力信号を入力端子Dに入力し、出力信号を出力端子Qから出力する。フリップフロップFF3は、クロック信号φVCKをクロック端子CKに入力し、フリップフロップFF2の出力信号を入力端子Dに入力し、出力信号を出力端子Qから出力する。フリップフロップFF4は、クロック信号φVCKをクロック端子CKに入力し、フリップフロップFF3の出力信号を入力端子Dに入力し、出力信号を出力端子Qから出力する。
各行の論理積回路AND1は、外部から与えられるリセットパルスφRESと各行のフリップフロップFF1〜FF4の出力信号との論理積信号を行選択線500に出力する。各行の論理積回路AND2は、外部から与えられるリセットパルスφRESと各行のフリップフロップFF1〜FF4の出力信号との論理積信号を行選択線501に出力する。
これによって、シフトレジスタによって選択されている行選択線500及び501(リセット線PRES)の行の画素111のみ、ある1水平期間内でリセットされる。なお、ここでは、任意の1行ないし複数行の選択を、順序回路であるシフトレジスタによって制御する構成で示しているが、垂直走査回路140の構成はこの限りではなく、例えばデコーダ回路で構成されていても構わない。
論理積回路AND1及びAND2は、ハイレベル電源電圧VRESHの供給を受ける。また、論理積回路AND1は、配線504を介して、外部接続端子502からローレベル電源電圧VRESLの供給を受ける。論理積回路AND2は、配線505を介して、外部接続端子503からローレベル電源電圧VRESLの供給を受ける。論理積回路AND1及びAND2は、それぞれ、入力信号の論理状態に応じて、ハイレベル電源電圧VRESH又はローレベル電源電圧VRESLを出力する。また、図4で説明したように、画素111の信号を読み出している期間においては、リセット線PRESはローレベルを出力している。つまり、リセット線PRESは、ローレベル電源電圧VRESLになっている。
ここで、論理積回路AND1の出力信号のローレベルは、配線504を経由して外部接続端子502から供給されるローレベル電源電圧VRESLである。また、論理積回路AND2の出力信号のローレベルは、配線505を経由して外部接続端子503から供給されるローレベル電源電圧VRESLである。
つまり、画素111の信号を読み出している期間では、行選択線501には配線505を経由して外部接続端子503から供給されるローレベル電源電圧VRESLが供給される。また、行選択線500には、配線504を経由して外部接続端子502から供給されるローレベル電源電圧VRESLが供給される。行選択線501は、偶数列の画素(第2のグループの画素)111に接続される。行選択線500は、奇数列の画素(第1のグループの画素)111に接続される。
ところで、第1の実施形態で示した図3の画素111の回路図におけるフローティングディフュージョンFDには、実際には、配線との寄生容量が存在する。その寄生容量Cpを示したものが図13である。行選択線500及び501のリセット線PRESは、それぞれ、寄生容量Cpを介して、フローティングディフュージョンFDに接続される。これにより、垂直走査回路に供給されるローレベル電源電圧VRESLの供給配線と、アナログ信号処理回路200,201に供給される基準電位AGNDの供給配線とを含む閉ループが形成される。
図14に、この閉ループを含む撮像装置100の斜視図を示す。以下、本実施形態の撮像装置100の斜視図(図14)が、第1の実施形態の撮像装置100の斜視図(図5)に対して異なる点を説明する。図14は、図5に対して、パッケージ側接続端子512,513、パッケージのランド508,509及びデカップリングコンデンサ506,507が追加されている。デカップリングコンデンサ506及び507は、基準電位AGNDとローレベル電源電圧VRESL間のデカップリングコンデンサである。デカップリングコンデンサ506は、ランド308及び508間に接続される。デカップリングコンデンサ507は、ランド309及び509間に接続される。
ローレベル電源電圧VRESLは、ランド508に供給される。ランド508は、貫通ビア(点線で表現)を介して、パッケージ側接続端子512に接続される。パッケージ側接続端子512は、ボンディングワイヤ510を介して、外部接続端子502に接続される。ランド509は、ランド508に接続される。また、ランド509は、貫通ビア(点線で表現)を介して、パッケージ側接続端子513に接続される。パッケージ側接続端子513は、ボンディングワイヤ511を介して、外部接続端子503に接続される。
なお、図14では、図5の電源電圧SVDDの供給ラインであるランド306,307、貫通ビア(点線で表現)、パッケージ側接続端子302,303、ボンディングワイヤ301,313、外部接続端子204,205、配線119も図5と同様に有する。
このような構成において、第1の方向に配置されたアナログ信号処理回路200を含む太線の閉ループは以下のようになる。ループは、基準電位AGNDをスタートとして、デカップリングコンデンサ506、ローレベル電源電圧VRESLの配線、ランド508、貫通ビア(点線で表現)、パッケージ側接続端子512、ボンディングワイヤ510、外部接続端子502に進む。続いて、配線504(垂直走査回路140内も含む)、行選択線500(垂直走査回路140内も含む)、画素111、寄生容量Cp、フローティングディフュージョンFD、垂直出力線113、アナログ信号処理回路200にループが進む。続いて、配線202、外部接続端子206、ボンディングワイヤ301、パッケージ側接続端子304、貫通ビア(点線で表現)、ランド308にループが進み、閉ループになる。
また、第2の方向に配置されたアナログ信号処理回路201の閉ループは以下のようになる。ループは、基準電位AGNDをスタートとして、デカップリングコンデンサ507、ランド509、貫通ビア(点線で表現)、パッケージ側接続端子513、ボンディングワイヤ511、外部接続端子503に進む。続いて、配線505(垂直走査回路140内も含む)、行選択線501(垂直走査回路140内も含む)、画素111、寄生容量Cp、フローティングディフュージョンFD、垂直出力線113、アナログ信号処理回路201にループが進む。続いて、配線203、外部接続端子207、ボンディングワイヤ314、パッケージ側接続端子305、貫通ビア(点線で表現)、ランド309にループが進み、閉ループになる。
上記の閉ループに捕獲された外部磁界がノイズとして観測される。本実施形態では、ローレベル電源電圧VRESLが供給される外部接続端子502は、基準電位AGNDを供給する外部接続端子206と同じ図14の右側に設けられる。また、ローレベル電源電圧VRESLが供給される外部接続端子503は、基準電位AGNDを供給する外部接続端子207と同じ図14の左側に設けられる。これにより、本実施形態は、第1の実施形態と同様に、図6と同様の閉ループの場合に比べ、閉ループ面積が小さくなり、外部磁界によるノイズ混入が少なくなり、外部入射磁界によるノイズを低減することができる。
なお、図12におけるハイレベル電源電圧VRESHに関しては、外部接続端子を分離する工夫がされていない。これは、画素111の信号を読み出すタイミングでは、画素111のリセット動作を行うことはなく、リセット線PRESにはローレベルが出力されているので、ハイレベル電源電圧VRESHが信号読み出し時にループを形成することがないからである。もし画素111のトランジスタの論理が正負逆で、非リセット状態時にリセット線PRESにハイレベルが出力されているのであれば、ハイレベル電源電圧VRESHの外部接続端子及び配線を別にする必要がある。
また、転送線PTX及び行選択線PSELなどの他の画素111を駆動する制御線についても、その論理の正負を考慮し、画素111の信号読み出し時に使用している電源電圧に対して、上記で説明したローレベル電源電圧VRESLと同様の対策を実施できる。これにより、同様の効果を得ることができる。
(第4の実施形態)
本発明の第4の実施形態による撮像装置100は、図11と同じ構成を有し、第3の実施形態の撮像装置100に対し、垂直走査回路140の内部構成が異なる。以下、本実施形態が第3の実施形態と異なる垂直走査回路140の内部構成について説明する。
図15は、本発明の第4の実施形態による垂直走査回路140の構成例を示す図である。図15の垂直走査回路140は、図12の垂直走査回路140に対して、スイッチSW1〜SW4を追加したものである。スイッチSW1〜SW4は、配線504及び505の間に直列に接続され、負論理で動作する。以下、図15の垂直走査回路140が図12の垂直走査回路140と異なる点を説明する。
例えば、フリップフロップFF1の出力端子Qの信号がハイレベルになり、フリップフロップFF2〜FF4の出力端子Qの信号がローレベルになると、1行目が選択されている状態になる。その場合、スイッチSW1はオフ状態であり、スイッチSW2〜SW4はオン状態である。そのため、配線504及び505間の接続は、スイッチSW1の箇所で切断される。1行目の論理積回路AND1は、配線504からローレベル電源電圧VRESLの供給を受け、1行目の論理積回路AND2は、配線505からローレベル電源電圧VRESLの供給を受ける。
続いて、クロック信号φVCKにより選択行が1行シフトし、フリップフロップFF2の出力端子Qがハイレベルになり、フリップフロップFF1,FF3,FF4の出力端子Qがローレベルになると、2行目が選択されている状態になる。その場合、スイッチSW2はオフ状態であり、スイッチSW1,SW3,SW4はオン状態である。そのため、配線504及び505間の接続は、スイッチSW2の箇所で切断される。2行目の論理積回路AND1は、配線504からローレベル電源電圧VRESLの供給を受け、2行目の論理積回路AND2は、配線505からローレベル電源電圧VRESLの供給を受ける。
続いて、クロック信号φVCKにより選択行が1行シフトし、フリップフロップFF3の出力端子Qがハイレベルになり、フリップフロップFF1,FF2,FF4の出力端子Qがローレベルになると、3行目が選択されている状態になる。その場合、スイッチSW3はオフ状態であり、スイッチSW1,SW2,SW4はオン状態である。そのため、配線504及び505間の接続は、スイッチSW3の箇所で切断される。3行目の論理積回路AND1は、配線504からローレベル電源電圧VRESLの供給を受け、3行目の論理積回路AND2は、配線505からローレベル電源電圧VRESLの供給を受ける。
続いて、クロック信号φVCKにより選択行が1行シフトし、フリップフロップFF4の出力端子Qがハイレベルになり、フリップフロップFF1〜FF3の出力端子Qがローレベルになると、4行目が選択されている状態になる。その場合、スイッチSW4はオフ状態であり、スイッチSW1〜SW3はオン状態である。そのため、配線504及び505間の接続は、スイッチSW4の箇所で切断される。4行目の論理積回路AND1は、配線504からローレベル電源電圧VRESLの供給を受け、4行目の論理積回路AND2は、配線505からローレベル電源電圧VRESLの供給を受ける。
このような動作をすると、選択されている行のスイッチSWがオフし、配線504及び505間の接続が切断される。そのため、選択されている行の論理積回路AND1のローレベル電源電圧VRESLは、配線504を経由して外部接続端子502から供給されるローレベル電源電圧VRESLである。また、選択されている行の論理積回路AND2のローレベル電源電圧VRESLは、配線505を経由して外部接続端子503から供給されるローレベル電源電圧VRESLである。
複数のスイッチSW1〜SW4は、各行に対応して設けられ、外部接続端子502及び外部接続端子503間に接続される。上記のように、複数のスイッチSW1〜SW4は、選択された1つの行のスイッチがオフし、その他のスイッチがオンする。その選択された1つの行において、論理積回路AND1は、外部接続端子503からローレベル電源電圧VRESLの供給を受けず、外部接続端子502からローレベル電源電圧VRESLの供給を受ける。また、論理積回路AND2は、外部接続端子502からローレベル電源電圧VRESLの供給を受けず、外部接続端子503からローレベル電源電圧VRESLの供給を受ける。
本実施形態は、第3の実施形態と同じ経路で、選択されている行の論理積回路AND1及びAND2がそれぞれ配線504及び505からローレベル電源電圧VRESLの供給を受ける。したがって、本実施形態でも、第3の実施形態(図14)と同様に、閉ループの面積を小さくできるので、外部磁界によるノイズ混入を少なくし、外部入射磁界によるノイズを低減することができる。
(第5の実施形態)
図16は、本発明の第5の実施形態による垂直走査回路140の構成例を示す図である。本実施形態の垂直走査回路140(図16)は、第3の実施形態の垂直走査回路140(図12)に対して、各行の増幅回路AP1及びAP2を追加したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
各行の第1の増幅回路AP1は、配線504を経由して外部接続端子502から供給されるローレベル電源電圧VRESLに重畳する交流ノイズ成分を増幅し、各行の論理積回路AND1に出力する。各行の第2の増幅回路AP2は、配線505を経由して外部接続端子503から供給されるローレベル電源電圧VRESLに重畳する交流ノイズ成分を増幅し、各行の論理積回路AND2に出力する。増幅回路AP1及びAP2は、ローレベル電源電圧VRESLの直流(DC)電圧レベルを維持しつつ、外部磁界によるノイズの交流(AC)成分の振幅増幅と位相調整がなされるように回路定数の設計がなされている。増幅回路AP1及びAP2が交流成分の振幅及び位相を調整することにより、他の外部磁気ノイズの伝搬経路の成分を相殺するためのノイズを、行選択線500又は501の電位に重畳させることが可能である。これにより、撮像装置100全体として、外部磁気ノイズが相殺され、外部磁気ノイズの影響を低減することができる。
例えば、第1の実施形態では、電源電圧SVDDのループに混入するノイズ成分を低減することができる。第3〜第5の実施形態では、ローレベル電源電圧VRESLのループに混入するノイズ成分を低減することができる。両者を組み合わせることにより、両者のループに混入するノイズ成分を低減することができる。さらに、本実施形態によれば、増幅回路AP1及びAP2は、ローレベル電源電圧VRESLのループに混入するノイズ成分の振幅を電源電圧SVDDのループに混入するノイズ成分の振幅と同じにする。そして、増幅回路AP1及びAP2は、ローレベル電源電圧VRESLのループに混入するノイズ成分の位相を電源電圧SVDDのループに混入するノイズ成分の位相に対して180度ずらす。これにより、ローレベル電源電圧VRESLのループに混入するノイズ成分と電源電圧SVDDのループに混入するノイズ成分を相殺させることができる。このように、各ループに混入するノイズ成分同士を相殺するように、増幅回路AP1及びAP2が振幅及び位相を調整することにより、撮像装置100全体として外部磁気ノイズの影響を低減することができる。
増幅回路AP1は、外部接続端子502のローレベル電源電圧VRESLの交流成分の振幅及び位相の少なくともいずれかを調整して論理積回路AND1に出力する。増幅回路AP2は、外部接続端子503のローレベル電源電圧VRESLの交流成分の振幅及び位相の少なくともいずれかを調整して論理積回路AND2に出力する。増幅回路AP1及びAP2は、外部接続端子204により形成される電源電圧SVDDのループ及び外部接続端子205により形成される電源電圧SVDDのループに混入するノイズを相殺するように、上記交流成分の振幅及び位相の少なくともいずれかを調整する。
なお、第4の実施形態の垂直走査回路140(図15)に対しても、本実施形態と同様に、増幅回路AP1及びAP2を追加することができる。また、本実施形態においては、増幅回路AP1及びAP2は、各行に設ける例を示したが、外部磁気ノイズの影響が許容し得る範囲で増幅回路AP1及びAP2を複数行で共有するようにしてもよい。増幅回路AP1及びAP2は、通常使われている標準的な増幅回路を用いることができる。
(第6の実施形態)
上記の第1〜第5の実施形態で述べた撮像装置100は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図9に、撮像システムの一例としてデジタルスチルカメラに本発明の第1〜第5の実施形態のいずれかの撮像装置100を適用した撮像システムの図を示す。
図9に例示した撮像システムは、撮像装置154、レンズ152の保護のためのバリア151、被写体の光学像を撮像装置154に結像させるレンズ152及びレンズ152を通過する光量を可変にするための絞り153を有する。撮像装置154は、第1〜第5の実施形態のいずれかの撮像装置100に対応する。レンズ152及び絞り153は、撮像装置154に光を集光する光学系である。また、図9に例示した撮像システムは、撮像装置154より出力される出力信号の処理を行う出力信号処理部155を有する。
出力信号処理部155は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。図9に例示した撮像システムは、さらに、画像データを一時的に記憶するためのバッファメモリ部156、外部コンピュータ等と通信するための外部インターフェース部(外部I/F部)157を有する。さらに、撮像システムは、画像データの記録又は読み出しを行うための半導体メモリ等の記録媒体159、記録媒体159に記録又は読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)158を有する。なお、記録媒体159は、撮像システムに内蔵されていてもよく、着脱可能であってもよい。
さらに、撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1510、撮像装置154と出力信号処理部155に各種タイミング信号を出力するタイミング発生部1511を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは、少なくとも撮像装置154と、撮像装置154から出力された出力信号を処理する出力信号処理部155とを有すればよい。以上のように、本実施形態の撮像システムは、撮像装置154を適用して撮像動作を行うことが可能である。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。