JP2010109607A - 固体撮像装置 - Google Patents

Abstract

【課題】イメージセンサの素子全体の回路面積の拡大を抑えつつも、イメージセンサ出力信号の高精細化を実現する。
【解決手段】カラムアンプ部２０は、フォトダイオードを有する複数の単位画素１−ｎｍが二次元アレイ状に配置された光電変換領域部１の出力に、信号出力線９を介して接続され、読み出された各単位画素１−ｎｍの画素信号を順次蓄積する。カラムアンプ部２０に設けられた増幅部では、信号出力線９を介して読み出された画素信号の増幅率について、画素信号が予め定められる所定の値より低輝度を示す第１の輝度範囲における第１の増幅率は、該画素信号が前記第１の輝度範囲より高輝度を示す第２の輝度範囲における第２の増幅率に比べ高く設定する。出力部４０は、増幅された画素信号を順次読み出して出力する。出力された画素信号を信号変換部５０がデジタル信号に変換し出力する。
【選択図】図１

Description

本発明は、ＣＭＯＳイメージセンサなどの固体撮像装置に関し、特に光電変換領域部によって得られた画素信号を画素列毎に設けたカラム領域部に順次蓄積し、さらにこのカラム領域部を順次選択することにより、各画素信号を順次出力するようにした、いわゆるカラムアンプ方式の固体撮像装置に関する。

固体撮像装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが多く利用されている。ＣＭＯＳイメージセンサでは、各画素が受光することにより変換した画素信号を固体撮像装置内で転送しながら増幅することができる。その増幅を行う方式として信号出力線毎に増幅部を設け、その増幅部により画素信号を増幅するカラムアンプ方式がある（例えば、特許文献１参照）。
特開２００４−１５７０１号公報

ところで、特許文献１によるＣＭＯＳイメージセンサにおけるカラムアンプ方式は、下記のような特徴を有している。
図１０は、カラムアンプ方式によるＣＭＯＳイメージセンサ４００の構成例を示すブロック図である。また、図１１は、増幅部（カラムアンプ部）の回路構成を示す。
この図に示されるＣＭＯＳイメージセンサ４００は、単位画素１−ｎｍの出力側に設けられたカラムアンプ部６０に画素列ごとに容量素子が設けられている。このＣＭＯＳイメージセンサ４００では、各単位画素１−ｎｍから読み出した画素信号を順次その容量素子に記憶し、記憶された信号を順次読み出してカラムアンプ部６０により増幅して出力する。このようなカラムアンプ方式では、画素信号の輝度補整などの信号処理を画素列単位で読み出した後の信号に対して行うことができる。カラムアンプ方式は、同様の信号処理を各単位画素１−ｎｍ内で行う方式のものに比べると、各単位画素１−ｎｍ内の構成を簡素化することができる。そして、カラムアンプ方式では、簡素化したことにより回路面積を小さくできるという点が有利となる。

図１１はカラムアンプ部６０における増幅部６３−１の構成を示している。この増幅部６３−１では、複数のスイッチ６６ａ〜６６ｃ及びスイッチ６９ａ〜６９ｃを介してゲインアップ容量素子６８ａ〜６８ｃが増幅部６３−１の帰還路に設けられている。それらのスイッチスイッチ６６ａ〜６６ｃ及びスイッチ６９ａ〜６９ｃを切り換えてゲインアップ容量素子６８ａ〜６８ｃを選択することにより増幅部６３−１の増幅率を変更する。

図１２は画素信号を増幅する処理を示す図である。画素信号の出力電圧に応じて異なる増幅率が設定され、それぞれの増幅率により増幅する。例えば、画素信号の出力電圧の値に応じた増幅率を画素信号の出力電圧が０．１Ｖ（ボルト）以下の場合では「８」に設定し、０．１Ｖ（ボルト）を超え０．４Ｖ（ボルト）以下の場合では「２」に設定する。また、画素信号の出力電圧が０．４Ｖ（ボルト）を超える場合には、増福は行わずにその増幅率を「１」に設定する。これにより、出力電圧が低い画素信号ではより高い増幅率で増幅することができ、増幅後の出力信号レベルをそろえることができる。
このような構成のカラムアンプ方式を採用することにより画素信号の出力電圧に応じて増幅率を変更した増幅が可能となり、Ｓ／Ｎ比（Signal to Noise Ratio）を良好に保ちながらダイナミックレンジを拡大することができる。

しかしながら、上記に記載の特許文献１では、カラムアンプ部６０の増幅率の切り換えは、画素信号の出力電圧に応じた増幅率とするために、画素信号の出力電圧を判定して、設けられた容量素子６８ａ〜６８ｃを選択することにより行われる。つまり、設定される増幅率ごとに画素信号の出力電圧を比較する比較器６２−１や容量素子６８ａ〜６８ｃを設けることとなり、増幅部６３−１の回路面積が増大する。そのため、単位画素を簡素化することで画素部の回路面積を縮小できても、カラムアンプ部６０の回路面積が増大することとなり、ＣＭＯＳイメージセンサ４００の素子全体の回路面積は大きくなるという問題がある。

また、デジタルカメラなどの撮像装置に用いられるイメージセンサでは、撮像された信号にガンマ処理などの信号処理を施して用いられることになる。デジタルカメラなどの撮像装置で行われる一般的なガンマ処理は、入力信号の大きさに応じて予め定められる非線形な増幅率で増幅を行う処理である。その増幅率の設定は、画像の暗い部分である低輝度部の信号の増幅率が高く設定され、逆に画像の明るい高輝度部の信号の増幅率が低く設定される。このようなガンマ処理もデジタル信号処理によって実現することができる。
ここで、同じ階調幅で量子化されたデジタル信号を入力信号に基づいて、前述のデジタル信号処理によるガンマ処理を行うと画像の暗い部分の階調が粗くなる。暗い部分の階調が粗くなることにより、特に低輝度部分における輝度むらが目立ちやすくなり画像の品質が低下するという問題がある。

本発明は、上記問題を解決すべくなされたもので、その目的は、固体撮像素子全体の回路面積の拡大を抑えつつも、出力信号の高精細化を実現することにある。

上記問題を解決するために、本発明は、少なくとも光電変換素子を有する複数の単位画素が二次元アレイ状に配置された光電変換領域部と、前記光電変換領域部の各画素列に設けられ、光電変換領域部の各単位画素で生成された画素信号を順次読み出す信号出力線と、前記光電変換領域部の出力側に設けられ、前記信号出力線を介して読み出された各単位画素の画素信号を順次蓄積するカラム領域部と、前記カラム領域部に設けられ、前記信号出力線によって読み出された前記画素信号を増幅する増幅率について前記画素信号が予め定められる所定の値より低輝度を示す第１の輝度範囲における第１の増幅率を、該画素信号が予め定められる所定の値より高輝度を示す第２の輝度範囲における第２の増幅率に比べ高く設定する増幅部と、を備えることを特徴とする固体撮像装置である。

また、本発明は、上記発明において、固体撮像装置は、前記増幅部の構成に正転型を用いることを特徴とする。
また、本発明は、上記発明において、固体撮像装置は、前記増幅部の構成に反転型を用いることを特徴とする。
また、本発明は、上記発明において、前記信号変換部は、前記増幅部が増幅し前記第１
の輝度範囲で示される信号として変換された第１のデジタル信号の階調数は、前記第１及び第２の輝度範囲を合わせた全信号範囲によって示される信号が変換された第２のデジタル信号の階調数と同じ階調数とすることを特徴とする。
また、本発明は、上記発明において、前記信号変換部は、前記第１の輝度範囲を示す範囲の信号に、前記第１のデジタル信号の情報が示す大きさを前記第２のデジタル信号の情報が示す大きさに合わせるスケール変換によって規格化処理をした信号を出力することを特徴とする。

この本発明によれば、固体撮像装置において、光電変換領域部は、光電変換素子を有する複数の単位画素が二次元アレイ状に配置される。信号出力線は、光電変換領域部の各画素列に設けられ、光電変換領域部の各単位画素で生成された画素信号を順次読み出す。カラム領域部は、光電変換領域部の出力側に設けられ、信号出力線を介して読み出された各単位画素の画素信号を順次蓄積する。増幅部は、カラム領域部に設けられ、信号出力線によって読み出された画素信号を増幅する増幅率について画素信号が予め定められる所定の値より低輝度を示す第１の輝度範囲における第１の増幅率を、その画素信号が予め定められる所定の値より高輝度を示す第２の輝度範囲における第２の増幅率に比べ高く設定する。
これにより、画素信号が第１の輝度範囲の信号を示す低輝度な画素信号を、第１の輝度範囲より高輝度を示す第２の輝度範囲の信号より高い増幅率で増幅する事が可能となる。そして、低輝度な画素信号で示される輝度範囲の階調特性を改善することができ、表示される映像の輝度むらを抑えてザラつきのない画像を得ることが可能となる。

また、本発明によれば、上記発明において、固体撮像装置は、増幅部の構成に正転型を用いることとする。
また、これにより、単位画素が出力する信号が示す基準電位の設定を、増幅処理と合わせて行うことができる。
また、本発明によれば、上記発明において、固体撮像装置は、増幅部の構成に反転型を用いることとする。
また、これにより、単位画素が出力する信号が示す基準電位の設定を、増幅処理と合わせて行うことができる。

また、本発明によれば、上記発明において、信号変換部は、増幅部が増幅し第１の輝度範囲で示される信号として変換された第１のデジタル信号の階調数は、第１及び第２の輝度範囲を合わせた全信号範囲によって示される信号が変換された第２のデジタル信号の階調数と同じ階調数とすることとする。
また、これにより、信号変換部ではデジタル信号に変換するアナログ・デジタル変換を、入力信号の全範囲にわたって階調数が多く高精度とすることなく入力信号の電圧範囲に応じて必要な精度の階調のデジタル信号に変換することができる。

また、本発明によれば、上記発明において、信号変換部は、第２のデジタル信号のうち第１の輝度範囲を示す信号に、第１のデジタル信号の情報が示す大きさを第２のデジタル信号の情報が示す大きさに合わせるスケール変換によって規格化処理をした信号を出力することとする。
また、これにより、信号変換部で変換されたスケールの異なるデジタル信号に対し、スケール変換を行い合成することができる。それにより、入力信号の電圧範囲に応じて、必要とされる階調数で示されるデジタル信号を得ることができる。

以下、本発明の一実施形態について図を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態における固体撮像装置の構成を示すブロック図である。
この図に示される固体撮像装置１００は、光電変換領域部１、垂直走査回路８、信号出力線９、負荷電流源１０、カラムアンプ部２０、出力部４０、信号変換部５０、高輝度信号読出し線１５、低輝度信号読出し線１６を備える。

固体撮像装置１００において光電変換領域部１は、ｎ行ｍ列の２次元のマトリックス状に配置された光電気信号変換を行う単位画素１−１１〜１−ｎｍ（代表して１つの単位画素を示すときには「単位画素１−ｎｍ」という。）を備える。単位画素１−ｎｍは、選択信号によって選択され、選択された単位画素１−ｎｍは、出力に接続されている信号出力線９に信号を出力する。

図２は、その単位画素１−ｎｍの構成例を示すブロック図である。
この図に示される単位画素１−ｎｍは、フォトダイオード２、転送スイッチ３、リセットスイッチ４、蓄積領域（以下、「フロ−ティングディフュージョン」ともいう）５、増幅ＭＯＳ（Metal Oxide Semiconductor）アンプ６、選択スイッチ７を備える。
単位画素１−ｎｍにおいてフォトダイオード２は、アノードが基準電位に接続され、カソードから信号が出力される。フォトダイオード２が出力する信号は、受光した光信号の輝度に応じてその光の量を変換された電気信号である。転送スイッチ３は、ドレインがフォトダイオード２のカソードに接続され、ソースが蓄積領域５に接続され、ゲートが信号線φＴＸ１に接続される。転送スイッチ３は、ＯＮ（オン）状態時にフォトダイオード２によって出力された電気信号を蓄積領域５に転送する。リセットスイッチ４は、一端が電源ＶＤＤ、他端が蓄積領域５に、ゲートが信号線φＲＳ１に接続される。リセットスイッチ４は、入力されるリセット信号により端子間をＯＮ（オン）状態にさせ蓄積領域５に蓄積する電荷を放電する。蓄積領域５は、一端が基準電位に、他端が転送スイッチ３を介して、フォトダイオード２に接続される容量を備え、入力される光信号の輝度情報に応じた電気信号に対応する電荷を蓄積する。増幅ＭＯＳアンプ６は、ドレインが電源ＶＤＤに、ゲートが蓄積領域５に接続され、蓄積領域５の端子電圧を増幅する。選択スイッチ７は、ドレインが増幅ＭＯＳアンプ６のソースに接続され、ソースが信号出力線９に接続され、ゲートが信号線φＳＥＬ１に接続される。選択スイッチ７は、信号線φＳＥＬ１を介して選択信号が入力されると増幅ＭＯＳアンプ６で増幅された信号を信号出力線９に出力する。

また、固体撮像装置１００において垂直走査回路８は、光電変換領域部１にマトリックス状に配置された単位画素１−ｎｍを順次切り換える選択信号を出力する。選択信号によって選択された単位画素１−ｎｍは、それぞれ受光して蓄積された電荷に応じた出力電圧の信号を出力する。信号出力線９は、垂直走査回路８から出力された選択信号に基づいて選択された単位画素１−ｎｍが出力する画素信号を転送する。信号出力線９は、複数の信号出力線９−１、９−２、・・・、９−ｎ（以下、複数の信号線９−１、９−２、・・・、９−ｎをまとめて示すときには、「信号出力線９」という。）からなり、それぞれ接続されている単位画素１−ｎｍの信号を転送する。負荷電流源１０は、信号出力線９ごとに設けられる負荷電流源１０−１、１０−２、・・・、１０−ｎ（以下、負荷電流源１０−１、１０−２、・・・、１０−ｎをまとめて示すときには、「負荷電流源１０」という。）からなり、それぞれ信号出力線９に接続される。負荷電流源１０は、信号出力線９のバイアス電位を設定する。

カラムアンプ部２０は、信号出力線９を介して接続される単位画素１−ｎｍが出力する画像信号を増幅し出力する。出力部４０は、水平走査回路４１と水平選択スイッチ４２からなる。水平走査回路４１は、カラムアンプ部２０が出力する信号を順次選択する選択信号を出力する。水平選択スイッチ４２は、水平出力回路４１によって出力されたカラムアンプ部２０が出力する信号を順次選択する信号に基づいて、高輝度信号読出し線１５及び低輝度信号読出し線１６接続する選択回路である。高輝度信号読出し線１５は、カラムアンプ部２０で増幅された高輝度領域の信号を転送す信号線である。低輝度信号読出し線１６は、カラムアンプ部２０で増幅された低輝度領域の信号を転送する信号線である。

信号変換部(以下「ＡＤＣ」という)５０には、カラムアンプ部２０で増幅された信号が出力部４０で選択され、高輝度信号読出し線１５及び低輝度信号読出し線１６を介して入力される。ＡＤＣ５０は、入力された信号をデジタル信号に変換し出力する。

図３は、第１実施形態におけるカラムアンプ部の構成を示すブロック図である。
この図に示されるカラムアンプ部２０は、スイッチ２１、２４、２７、２９、３１、３３、４２−１、４２−２、コンデンサ２２、２５、２６、２８、３２、３４、アンプ２３を備える。

信号出力線９には、信号φＳＨ１で制御されるスイッチ２１と直列に接続されたコンデンサ２２を介してアンプ２３の非反転入力端子が接続される。アンプ２３の非反転入力端子には、信号φＣＬ１によって制御されるスイッチ２４を介して基準電位ＶＣＬ（クランプ電圧）に接続される。アンプ２３の反転入力端子には、信号φＧによって制御されるスイッチ２７と直列に接続されたコンデンサ２６を介し、またそれらと並列に接続されるコンデンサ２５を介して接地電位に接続される。アンプ２３の出力端子は、並列に接続された信号φＣＬ１によって制御されるスイッチ２９とコンデンサ２８を介し、アンプ２３の反転入力端子に接続される。また、アンプ２３の出力端子には、信号φＳＨ２によって制御されるスイッチ３１の一端と、信号φＳＨ３によって制御されるスイッチ３３の一端とが接続される。スイッチ３１の他端は、コンデンサ３２を介して接地電位に接続されるとともに、スイッチ４２−１を介して高輝度信号読出し線１５に接続される。スイッチ３３の他端は、コンデンサ３４を介して接地電位に接続されるとともに、スイッチ４２−２を介して低輝度信号読出し線１６に接続される。高輝度信号読出し線１５と低輝度信号読出し線１６は、ＡＤＣ５０の入力端子にそれぞれ接続される。

この構成において増幅はアンプ２３によって行われ、その増幅率は負帰還路に設けられた容量ＣＦ１を有するコンデンサ２８と容量ＣＩＮ１を有するコンデンサ２５によって決定される。このときスイッチ２７は、ＯＦＦ（オフ）状態とする。この増幅率Ａｈｉは以下の式（１)によって示される。

Ahi=1+CIN1/CF1 …（１）

また、スイッチ２７を介して容量ＣＩＮ２を有するコンデンサ２６がコンデンサ２５と並列に接続されている。スイッチ２１をＯＦＦ（オフ）状態にするとともにスイッチ２７をＯＮ（オン）状態にさせることによってコンデンサ２５（容量ＣＩＮ１）とコンデンサ２６（容量ＣＩＮ２）が並列接続となる。コンデンサ２５に蓄積されていた電荷は、コンデンサ２５とコンデンサ２６に配分されることになる。ここで、コンデンサ２６の容量ＣＩＮ２を式（２)のように設定する。

CIN2=3(CF1+CIN1) …（２）

式（２）の条件を考慮すると、増幅率Ａｌｏは式（３)のようになる。

Alo=4(1+CIN1/CF1) …（３）

式（１）〜式（３）によって示されるように、高輝度側の増幅率をＡｈｉとし低輝度側の増幅率をＡｌｏとすると、低輝度側の増幅率は高輝度側の増幅率と比較して４倍となる。

図４は、信号変換部５０の構成を示すブロック図である。
この図に示される信号変換部５０は、ＡＤＣ５０ａ、ＡＤＣ５０ｂ、スケール変換部５０ｃを備える。
信号変換部５０におけるＡＤＣ５０ａとＡＤＣ５０ｂは、入力されるアナログ信号を１２ｂｉｔ（ビット）のデジタル信号に変換するアナログ・デジタル変換部である。ＡＤＣ５０ａは、入力端子に接続される高輝度信号読出し線１５を介して、高輝度側の増幅率Ａｈｉによって増幅された画素信号が入力され、１２ｂｉｔ（ビット）のデジタル信号に変換し出力する。ＡＤＣ５０ｂは、入力端子に接続される低輝度信号読出し線１６を介して、低輝度側の増幅率Ａｌｉによって増幅された画素信号が入力され、１２ｂｉｔ（ビット）のデジタル信号に変換し出力する。スケール変換部５０ｃは、ＡＤＣ５０ａとＡＤＣ５０ｂが出力した１２ｂｉｔ（ビット）のデジタル信号を入力し、１４ｂｉｔ（ビット）のデジタル信号に変換し出力する。

図を参照し、スケール変換部５０ｃにおける変換処理について示す。
図５は、信号変換部５０の信号処理を示す図である。
図５（ａ）は、信号変換部５０による出力信号、すなわちスケール変換部５０ｃによる出力信号を示す表である。
この表の列に示される項目は、出力信号の各ビットを示しｂ１３（ＭＳＢ：Most Significant Bit）からｂ０（ＬＳＢ：Least Significant Bit）までの１４ビットのうち一部を抜粋して示したものである。この表の列に示される項目は、この表の上の行に示される最大値から、下の行に示される最小値０までの値を４分割した範囲によって示されている。４分割された各範囲は、上位のｂ１３とｂ１２の２ｂｉｔ（ビット）によって、「１１」、「１０」、「０１」、「００」で表すことができる。ここで、それぞれの範囲について、範囲１１、範囲１０、範囲０１、範囲００と定義する。

範囲００では、上位のｂ１３とｂ１２の２ｂｉｔ（ビット）が「００」であり、１４ｂｉｔの信号であっても、下位の１２ｂｉｔ（ビット）によって全範囲を示すことができる。
また、範囲１１、範囲１０及び範囲０１において下位のｂ１とｂ０の２ｂｉｔ（ビット）を「００」とすることによって、上位の１２ｂｉｔ（ビット）だけで表すこととする。これにより、示すことができる階調の数が１／４に少なくなるが、入力される信号の全範囲を示すことができる。このような変換処理により出力信号として示すことができる最大値は、１６３８０（＝（２^１２−１）×４）となる。

図５（ｂ）は、信号変換部５０に入力されるアナログ信号をデジタル信号に変換して出力するときの変換処理を示したグラフである。
このグラフの横軸は、入力されるアナログ信号の大きさを示し、低輝度範囲の信号と高輝度範囲の信号のそれぞれの範囲が示されている。低輝度範囲の信号は、原点０から高輝度範囲の信号範囲の１／４までの範囲が、入力される信号範囲となる。また縦軸は、入力されるアナログ信号に対応して示されるデジタル信号の値が示される。出力信号範囲のうち、原点からその範囲の１／４までの範囲は、１４ｂｉｔ（ビット）階調による出力に相当する信号を得ることができる範囲を示し、その範囲以上では、１２ｂｉｔ（ビット）階調による出力信号を得ることができる。

前述の図５（ａ）の表によって示されたデジタル値がこのグラフの縦軸の値に対応する。
上記の出力信号を生成するには、ＡＤＣ５０ａとＡＤＣ５０ｂの出力信号の１２ｂｉｔ（ビット）のデジタル信号を用いることで実現することができる。出力信号の大きさが低輝度を示す「０」から１／４までの範囲、すなわち「範囲００」では、下位の１２ｂｉｔにＡＤＣ５０ｂの出力信号を充当する。また、出力信号の大きさが低輝度を示す「０」から１／４の範囲を超える範囲、すなわち範囲０１、範囲１０及び範囲１１では、上位の１２ｂｉｔにＡＤＣ５０ａの出力信号を充当する。これにより、用いたアナログ・デジタル変換器が１２ｂｉｔ（ビット）であっても、低輝度の範囲では、１４ｂｉｔ（ビット）のアナログ・デジタル変換に相当する変換処理が行えたことになる。この処理により、デジタル信号に変換する前に高い増幅率で増幅されデジタル信号に変換された「範囲００」の信号は、１４ｂｉｔ（ビット）で出力する信号の下位１２ｂｉｔ（ビット）で出力する。これにより、他の範囲が１４ｂｉｔ（ビット）で出力する信号の上位１２ｂｉｔ（ビット）で出力するのに比べると、「範囲００」の範囲に割りつけた信号は、相対的に１／４倍されて出力され規格化処理されたことになる。

次に、図を参照し入力された画素信号をデジタル信号に変換する処理について説明する。
図６は、図１〜図３に示した撮像素子１００におけるサンプリング動作のタイミングチャートである。
この図に示されるタイミングチャートでは、単位画素１−ｎｍにおいて光信号による電荷蓄積期間が終了し、特定の行における信号電荷を読み出すときの回路の動作を示すタイミングを示している。

ここで、信号φＳＥＬ１、φＲＳ１及びφＴＸ１は図２の単位画素１−ｎｍにおいて以下の役割を果たす。信号φＳＥＬ１、φＲＳ１及びφＴＸ１は、第１行目に設けられた単位画素１−１ｍに対する制御信号であり、第１行目の信号を例として示し説明する。信号φＳＥＬ１、φＲＳ１及びφＴＸ１は、垂直操作回路８によって生成され、出力される。
信号φＳＥＬ１は、画素行を選択する選択スイッチをＯＮ（オン）状態にするパルス信号である。信号φＲＳ１は、フローティングディフュージョン５をリセットするリセットスイッチ４をＯＮ（オン）状態にするパルス信号である。信号φＴＸ１は、フォトダイオード２からフローティングディフュージョン５へと信号電荷を転送する転送スイッチ３をＯＮ（オン）状態にするパルス信号である。

まず、サイクルＴ１１では、読出し行の画素を選択するために信号φＳＥＬ１をハイレベルとして選択スイッチ３をＯＮ（オン）状態にする。また、信号φＲＳ１、φＧ、φＳＨ１及びφＣＬ１をハイレベルとして、単位画素１−ｎｍのリセットスイッチ４によって、フローティングディフュージョン５に蓄積された電荷を放電（リセット）する。また、カラムアンプ部２０では、コンデンサ２５（ＣＩＮ１）及びコンデンサ２７（ＣＩＮ２）に蓄積された電荷を放電する。この放電は、コンデンサ２８（ＣＩＮ２）に接続されるスイッチ２６をＯＮ（オン）状態にして、アンプ２３の増幅率を低輝度の信号を増幅する時の増幅率を使用して行われる。
その後、信号φＲＳ１をローレベルとして、単位画素１−ｎｍのフローティングディフュージョン５に蓄積された電荷の放電を終了する。

この後、サイクルＴ１２では、フローティングディフュージョン５の電荷が放電された状態の電位（リセットレベル）をサンプリングする。このリセットレベルのサンプリングは、コンデンサ２８（ＣＩＮ２）に接続されるスイッチ２６をＯＮ（オン）状態にして、アンプ２３の増幅率を低輝度の信号を増幅する時の増幅率を使用する。その後、信号φＧ、φＣＬをローレベルとして、スイッチ２６をＯＦＦ（オフ）状態にしてアンプ２３の増幅率を標準に戻し、リセットレベルのサンプリングを終了する。
次にサイクルＴ１３では、信号φＴＸ１をハイレベルにして、転送スイッチ３をＯＮ（オン）状態にして、フォトダイオード２に蓄積されている電荷をフローティングディフュージョン５に転送し、完了したら信号φＴＸ１をローレベルとして転送動作を完了する。

この後、サイクルＴ１４では、信号φＳＨ２をハイレベルにして、アンプ２３で増幅された画素信号をコンデンサ３２にサンプリングする。このサンプリングでは、コンデンサ２２を信号出力線９に接続し、入力される画素信号をアンプ２３で増幅する。本サイクルＴ１４において先に行われるサンプリングは、高輝度用信号のサンプリング処理である。このサンプリングにおけるアンプ２３の増幅率は、増幅率を控えた高輝度用の増幅率に設定され、アンプ２３で増幅された信号は、高輝度用の信号としてコンデンサ３２にサンプリングされる。その後、信号φＳＨ２をローレベルにして、アンプ２３の出力からコンデンサ３２への接続をスイッチ３１によってＯＦＦ（オフ）状態にし、高輝度用サンプリングのサンプリング処理を終了する。

続けてサイクルＴ１５では、信号φＧ及びφＳＨ３をハイレベルにして、アンプ２３で増幅された画素信号をコンデンサ３４にサンプリングする。このサンプリングでは、コンデンサ２２を介して信号出力線９から入力される信号を遮断してアンプ２３の増幅が行われる。サイクルＴ１４ですでにコンデンサ２５は、入力された画素信号に応じた電荷が蓄積されている。この蓄積された電荷に基づいて、コンデンサ２５に並列に接続されるコンデンサ２６による合成容量により蓄積された電荷が分散し、新たな端子電圧が発生する。この端子電圧が、低輝度用の増幅率によってアンプ２３で増幅される。この低輝度用の増幅率で増幅された低輝度用の画素信号が、コンデンサ３４にサンプリングされる。その後、信号φＳＨ３をローレベルにして、アンプ２３の出力からコンデンサ３４への接続をスイッチ３３によって遮断し、低輝度用サンプリングのサンプリング処理を終了する。

サイクルＴ１６では、信号φＳＥＬ１、φＳＨ３をローレベルとして選択された第１行目の単位画素１−ｎｍからの画素信号のサンプリング処理を完了する。コンデンサ３２及びコンデンサ３４に蓄積されている画素信号を変換処理部５０に入力し、ＡＤＣ５０ｂ及びＡＤＣ５０ａでそれぞれアナログ・デジタル変換処理を行う。

高輝度用の信号と低輝度用の信号に分けてサンプリングされた画素信号は、それぞれ別々にアナログ・デジタル変換処理されることによって、別々のデジタル信号に変換される。その２つのデジタル信号は、スケール変換部５０ｃによるスケール変換と、信号電圧範囲に応じた合成処理により、高精度のデジタル信号を得ることが可能となる。

以上のように低輝度側増幅用の容量と低輝度用信号のサンプル用容量を追加するだけで、上述したように駆動することで低輝度用信号を４倍の分解能で取得することが可能となり、後の画像処理においてガンマ処理を施した場合でも画像の低輝度部分のザラつきを抑えることが可能となる。

なお、上記では、第１行目の単位画素１−１ｍに対してのアナログ・デジタル変換について示した。この変換処理は、行ごとに順次繰り返し行われ、１画面分の情報が変換される。

（第２実施形態）
図を参照し、第２実施形態における固体撮像装置について説明する。
図７は、本発明の第２実施形態における固体撮像装置の構成を示すブロック図である。
この図に示される固体撮像装置２００は、単位画素１−ｎｍ、垂直走査回路８、信号出力線９、負荷電流源１０、カラムアンプ部２０ａ、出力部４０、信号変換部５０、高輝度信号読出し線１５、低輝度信号読出し線１６を備える。
この図において、図１と同じ構成には同じ符号を付し、異なるカラムアンプ部２０ａについて示す。

図８は、カラムアンプ部２０ａの構成を示すブロック図である。
この図に示されるカラムアンプ２０ａは、スイッチ２１ａ、２７ａ、２９ａ、３１ａ、３３ａ、コンデンサ２５ａ、２６ａ、２８ａ、３２ａ、３４ａ、アンプ２３ａを備える。

信号φＳＨ１で制御されるスイッチ２１ａと直列に接続されたコンデンサ２５ａ、及び、信号φＧで制御されるスイッチ２７ａと直列に接続されたコンデンサ２６ａが並列に接続されて、それらを介して信号出力線９とアンプ２３ａの反転入力端子とが接続される。アンプ２３ａの非反転入力端子は、基準電位ＶＣＬに接続される。アンプ２３ａの出力端子は、信号φＣＬ１で制御されるスイッチ２９ａとそれと並列に接続されたコンデンサ２８ａを介してアンプ２３ａの反転入力端子に接続される。また、アンプ２３ａの出力端子には、信号φＳＨ２で制御されるスイッチ３１ａの一端、及び、信号φＳＨ３で制御されるスイッチ３３ａの一端が接続される。スイッチ３１ａの他端は、コンデンサ３２ａを介して接地電位に接続されるとともに、スイッチ４２−１を介して高輝度信号読出し線１５に接続される。スイッチ３３ａの他端は、コンデンサ３４ａを介して接地電位に接続されるとともに、スイッチ４２−２を介して低輝度信号読出し線１６に接続される。高輝度信号読出し線１５と低輝度信号読出し線１６は、ＡＤＣ５０の入力端子にそれぞれ接続される。
なお、単位画素１−ｎｍの回路構成は第１実施形態と同じとする。

第１実施形態がカラムアンプ部の構成が正転型の増幅回路であったのに対して、本実施形態では反転型の増幅回路を用いた構成となる。
この構成において増幅はアンプ２３ａによって行われ、その増幅率は負帰還路に設けられた容量ＣＦ１を有するコンデンサ２８ａと容量ＣＩＮ１を有するコンデンサ２５ａによって決定される。この増幅率Ａｈｉは以下の式（４)によって示される。

Ahi=−CIN1/CF1 …（４）

アンプ２３ａは、スイッチト・キャパシタ型の増幅回路であり、コンデンサ２８には、繰り返し入力される信号を蓄積し、蓄積された電荷に応じた電位が出力される。
また、式（４）の条件では、スイッチを介して容量ＣＩＮ１を有するコンデンサ２５ａが接続されていたが、信号φＳＨ１をローレベル及び信号φＧをハイレベルとすることによって、コンデンサ２５ａ（容量ＣＩＮ１）からコンデンサ２６ａ（容量ＣＩＮ２）に切り換えることとなる。ここで、コンデンサ２６ａの容量ＣＩＮ２を式（５)のように設定する。

CIN2=3CIN1 …（５）

先に式（４）の条件でコンデンサ２８が充電されていて、さらに式（５）の条件でコンデンサ２８を充電することを考慮すると、増幅率Ａｌｏは式（６)のようになる。

Alo= Ahi−3CIN1/CF1=−CIN1/CF1−3CIN1/CF1=−4CIN1/CF1 …（６）

式（４）〜式（６）によって示されるように、高輝度側の増幅率をＡｈｉとし低輝度側の増幅率をＡｌｏとすると、低輝度側の増幅率は高輝度側の増幅率と比較して４倍となる。

駆動タイミングについては第１実施形態の説明と同じであるので、下記の構成の対比を補足して、説明は第１実施形態の説明を参照する。
本実施形態のカラムアンプ２０ａにおけるスイッチ２１ａ、２７ａ、２９ａ、３１ａ、３３ａ、コンデンサ２５ａ、２６ａ、２８ａ、３２ａ、３４ａ及びアンプ２３ａは、第１実施形態のカラムアンプ２０におけるスイッチ２１、２７、２９、３１、３３、コンデンサ２５、２６、２８、３２、３４及びアンプ２３から読み替えることとする。
本実施形態も第１実施形態と同様に低輝度用の画素信号の分解能は４倍の１４ｂｉｔ（ビット）精度とすることが可能となる。

（第３実施形態）
図９は、第３実施形態における固体撮像装置の構成を示すブロック図である。
この図に示される固体撮像装置では、出力される信号はアナログ信号で出力される。
前述の図１に示した構成と同じ構成には、同じ符号を付し、構成の異なるバッファ増幅部１４について説明する。

固体撮像装置３００におけるバッファ増幅部１４は、入力端が高輝度信号読出し線１５と低輝度信号読出し線１６に接続され、出力端が、固体撮像装置３００の出力端子に接続される。バッファ増幅部１４は、高輝度信号読出し線１５と低輝度信号読出し線１６を介してサンプリングされた画素信号が入力され、予め定められる所定の電圧増幅を行ってアナログ信号によって出力する。

本実施形態で示される固体撮像装置３００では、出力される信号をデジタル信号に変換せずにアナログ信号で出力するので、第１実施形態で示した信号変換部５０に相当するアナログ・デジタル変換処理を固体撮像装置３００の外部で実現する必要がある。
その外部における処理を合わせて行うことにより、第１実施形態に示した処理と同じ階調特性を得ることが可能となる。そのデジタル変換処理に合わせて、階調変換とガンマ処理などの信号変換処理を合わせて行うことも可能である。そのような信号変換処理では、ＣＰＵ（（Central Processing Unit）またはＤＳＰ（Digital Signal Processor)などを用いる処理プログラムによって実行させることも容易である。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の単位画素１−ｎｍにおける構成は基本回路を示したものであり、この構成に限らず同様の画素信号が得られる回路構成を有するものであればあらゆる種類の単位画素１−ｎｍの回路を使用することがでる。また、単位画素１−ｎｍの構成数や接続形態についても特に限定されるものではない。

なお、本発明の撮像装置は、撮像装置１００、２００、３００である。また、本発明の単位画素は、単位画素１−ｎｍである。また、本発明の光電変換領域部は、光電変換領域部１である。また、本発明の信号出力線は、信号出力線９である。また、本発明のカラム領域部は、カラムアンプ部２０、２０ａである。また、本発明の増幅部は、増幅部２３、２３ａである。また、本発明の信号変換部は、信号変換部５０である。

本発明の第１実施形態における固体撮像装置の構成を示すブロック図である。 第１実施形態における単位画素の構成を示すブロック図である。 第１実施形態におけるカラムアンプ部の構成を示すブロック図である。 第１実施形態における信号変換部の構成を示すブロック図である。 第１実施形態における信号変換部の信号処理を示す図である。 第１実施形態におけるタイミングチャートである。 第２実施形態における固体撮像装置の構成を示すブロック図である。 第２実施形態におけるカラムアンプ部の構成を示すブロック図である。 第３実施形態における固体撮像装置の構成を示すブロック図である。 従来の実施形態における固体撮像装置の構成を示すブロック図である。 従来の実施形態におけるカラムアンプ部の構成を示すブロック図である。 従来の実施形態における画素出力の増幅動作を示す図である。

符号の説明

１００ 固体撮像装置
１ 光電変換領域部
１−１１〜１−ｎｍ 単位画素
２ フォトダイオード
３ 転送スイッチ
４ リセットスイッチ
５ 蓄積領域
６ 増幅ＭＯＳアンプ
７ 選択スイッチ
８ 垂直走査回路
９ 信号出力線
１０ 負荷電流源
２０、２０ａ カラムアンプ部
４０ 出力部
４１ 水平走査回路
４２ 水平選択スイッチ
５０ 信号変換部
１５ 高輝度信号読出し線
１６ 低輝度信号読出し線

Claims (5)

1. 少なくとも光電変換素子を有する複数の単位画素が二次元アレイ状に配置された光電変換領域部と、
   前記光電変換領域部の各画素列に設けられ、前記光電変換領域部の各単位画素で生成された画素信号を順次読み出す信号出力線と、
   前記光電変換領域部の出力側に設けられ、前記信号出力線を介して読み出された各単位画素の画素信号を順次蓄積するカラム領域部と、
   前記カラム領域部に設けられ、前記信号出力線によって読み出された前記画素信号を増幅する増幅率について前記画素信号が予め定められる所定の値より低輝度を示す第１の輝度範囲における第１の増幅率を、該画素信号が予め定められる所定の値より高輝度を示す第２の輝度範囲における第２の増幅率に比べ高く設定する増幅部と、
   を備えることを特徴とする固体撮像装置。
2. 前記増幅部の構成に正転型を用いたこと
   を特徴とする請求項１に記載の固体撮像装置。
3. 前記増幅部の構成に反転型を用いたこと
   を特徴とする請求項１に記載の固体撮像装置。
4. 前記増幅部が増幅し前記第１の輝度範囲で示される信号として変換された第１のデジタル信号の階調数は、前記第１及び第２の輝度範囲を合わせた全信号範囲によって示される信号が変換された第２のデジタル信号の階調数と同じ階調数とする信号変換部と、
   を備えることを特徴とする請求項１に記載の固体撮像装置。
5. 前記信号変換部は、
   前記第１の輝度範囲を示す信号として、前記第１のデジタル信号の情報が示す大きさを前記第２のデジタル信号の情報が示す大きさに合わせるスケール変換によって規格化処理をした信号を出力すること
   を特徴とする請求項４に記載の固体撮像装置。

Images