JPH0442566A - ディジタル・アナログ混在ｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体集積回路技術さらにはディジタル回路
とアナログ回路が混在した半導体集積回路における電源
電圧供給方式に適用して特に有効な技術に関し、例えば
Ｃ０ＤＥＣ（符号器・複合器）やＭＯＤＥＭ　（変復調
器）のような通信用ＬＳＩに利用して有効な技術に関す
る。

［従来の技術］ 例えば、Ｃ０ＤＥＣやＭＯＤＥＭのようなディジタル処
理方式の通信用ＬＳＩは、フィルタやＡ／Ｄ変換回路、
Ｄ／、Ａ変換回路のようなアナログ回路部と、汎用プロ
セッサ形態のディジタル信号処理部とから構成されてい
る。このように同一チップ上にアナログ回路とディジタ
ル回路とが混在するＬＳＩが今後益々多くなると予想さ
れる。

［発明が解決しようとする課題］ 従来のディジタル・アナログ混在のＬＳＩへの電源供給
方式は、一般に＋５ｖのような単一電源方式であった（
ｒ　５ｓｃｃｓｓ“ＷＰＭ６．２Ａ　　Ｓｉｇｎａｌ　
　Ｐｒｏｓｓｅｒ　　ｆｏｒ　　Ｖｏｉｃｅｂａｎｄ　
　Ａｐｐｌｉｃａｔｉｏｎｓ”ｐ６０〜６１）　。

ディジタル・アナログ混在ＬＳＩにおいて単一電源方式
を採用する場合、一般にアナログ部の性能の面から電源
電圧が規定される。一方、プロセスの微細化技術によっ
てＬＳＩ（特にディジタル回路）はますます高集積化お
よび回路の大規模化が進んでいる。そのため、従来の単
一電源方式のディジタル・アナログ混在ＬＳＩにあって
は、ディジタル部で発生する雑音が多くなり、その雑音
が電源ラインや基板を通してアナログ部へ伝わってアナ
ログ部の特性を劣化させるという問題点があった。また
ＬＳ、Ｉの大規模化に伴い特にディジタル部での消費電
力が増加するという問題点があった。

本発明の目的は、ディジタル・アナログ混在のＬＳＩに
おけるディジタル部での雑音の発生を減少させ、もって
アナログ部の特性の劣化を防止することにある。

本発明の他の目的は、ディジタル・アナログ混在のＬＳ
Ｉにおけるディジタル部の消費電力の低減を図ることに
ある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ディジタル・アナログ混在ＬＳＩにおいて、
ディジタル部とアナログ部の電源ラインを分離し、ディ
ジタル部へはアナログ部よりも低い電源電圧を供給する
ようにするものである。

上記２系統の電源電圧の供給方式として、電源端子を２
つ設けて、外部から高低２つの電源電圧を供給する方式
と、ＬＳＩ内部に昇圧回路または降圧回路のような電源
電圧変換回路を設けて外部からは単一電源で供給する方
式とがあり、いずれを用いてもよい。

［作用コ 上記した手段によれば、ディジタル部をアナログ部より
低い電圧で駆動することにより、ディジタル部のトラン
ジスタのスイッチング振幅の電圧を減少させ、半導体基
板や電源ラインで発生するスイッチング雑音を減少させ
ることができ、これによって同一半導体基板上に存在す
るアナログ部へ伝わる雑音を少なくし、アナログ部の特
性劣化を防止できる。

また、ディジタル部へ供給される電源電圧を低くさせる
ことにより、電源電圧の２乗に比例して消費電力を減少
させることができる。

しかも、現在の３μｍプロセスからサブミクロン単位の
微細プロセスを適用し、がっディジタル部への供給電圧
を３ｖ程度以下にすることにより、より高速・大規模な
ディジタル・アナログ混在のＬＳＩの実現が可能となる
。

［実施例コ 第１図には本発明の第１の実施例の概念図が示されてい
る。

この実施例においては、半導体チップ１上にアナログ回
路部２とディジタル回路部３とが混在して形成されてお
り、アナログ回路部２に対応して電源電圧端子４ａが、
またディジタル回路部３に対応して電源電圧端子４ｂが
各々別個に設けられている。ただし、特に制限されてい
ないが、接地電位ＧＮＤが印加されるグランド端子５は
アナログ回路部２とディジタル回路部３とで共用されて
いる。

この実施例では、上記アナログ回路用電源電圧端子４ａ
には＋５ｖ〜＋ＩＯＶのような電源電圧ＶＡが印加され
、ディジタル回路用電源電圧端子４ｂには上記電源電圧
ＶＡよりも低い＋１ｖ〜＋５■のような電源電圧ＶＤが
印加されるようになっている。

また、アナログ回路部２に対しては、＋５Ｖや＋１０Ｖ
のような単一電源の代わりに、＋５Ｖと一５Ｖのような
２つの電源電圧を供給させるようにしてもよい。

上記実施例では、ディジタル・アナログ混在ＬＳＩにお
いて、ディジタル回路部とアナログ回路部の電源ライン
を分離し、ディジタル回路部へはアナログ回路部よりも
低い電源電圧を供給するようにしたので、ディジタル回
路部のトランジスタのスイッチング振幅の電圧を減少さ
せ、半導体基板や電源ラインで発生するスイッチング雑
音を減少させることができ、これによって同一半導体基
板上に存在するアナログ回路部へ伝わる雑音を少なくし
、アナログ回路部の特性劣化を防止できる。

また、ディジタル回路部への供給電源電圧を低減させる
ことにより、電源電圧の２乗に比例して消費電力を減少
させることができる。

なお、実施例ではディジタル回路部３にアナログ回路部
２の電源電圧ＶＡよりもレベルの低い電源電圧ＶＤを印
加するようにしたが、電源レベルを変える代わりにアナ
ログ回路部へはディジタル回路部よりも電源の質の良い
すなわち内部インピーダンスが小さくて電源の安定性が
よく、ノイズの少ない電源電圧を使用するようにしても
よい。

第２図には本発明の第２の実施例の概念図が、また第３
図には本発明の第３の実施例の概念図が示されている。

このうち、第２図の実施例は、チップ外部から電源端子
４ヘアナログ回路用の電源電圧ＶＡを印加し、アナログ
回路部２にはその電源電圧ＶＡをそのまま供給し、ディ
ジタル回路部３へはスイッチングレギュレータのような
降圧回路６で降圧した電圧ＶＤを供給するようになって
いる。

一方、第３図の実施例はチップ外部から電源端子４ヘデ
ィジタル回路用の電源電圧ＶＤを印加し、ディジタル部
３にはその電源電圧ＶＤをそのまま供給し、アナログ回
路部２へはチャージポンプのような昇圧回路７で昇圧し
た電圧ＶＡを供給するようになっている。

このように、上記実施例では、ディジタル回路部とアナ
ログ回路部の電源ラインを分離し、かつＬＳＩ内部に降
圧回路または昇圧回路を設けて、ディジタル回路部へは
アナログ回路部よりも低い電源電圧を供給するようにし
たので、ディジタル回路部からアナログ回路部への雑音
の伝搬を減らし、ディジタル回路部の消費電力を減少さ
せることができる。

なお、アナログ回路部の特性を劣化させないためには、
アナログ回路部の電源の質はディジタル部よりも高い方
が良いので、降圧回路を設けてアナログ回路用電圧を内
部で発生する第２図の実施例の方が、第３の実施例より
も優れている。

第４図には、本発明をディジタル処理方式のＭＯＤＥＭ
に適用した場合の実施例が示されている。

同図において、ｌはアナログ回路部２とディジタル回°
路部３とが単結晶シリコン基板のような一個の半導体チ
ップ上に形成されてなるＬＳＩ（大規模集積回路）であ
る。また、８ａ、８ｂはＬＳＩ　（半導体チップ）１に
設けられたアナログ信号の入出力端子、９ａ〜９ｎはデ
ィジタル回路部３に対するコントロール信号やディジタ
ル信号の入出力端子である。

上記実施例ではアナログ回路部２はＤ／Ａ変換回路２１
、Ａ／Ｄ変換回路２２、アナログフィルタ２３．２４等
からなる。

一方、上記ディジタル回路部３は、外部とのインタフェ
イスを行なうディジタルｌ１０１１と、ディジタル信号
処理部１２と、このディジタル信号処理部１２を所定の
手順に従って動作させるシーケンサ１３と内部タイミン
グ信号を形成するタイマ１４等からなる。

この実施例のＭＯＤＥＭにおいては、マイクロコンピュ
ータ等から出力された転送データ（ディジタル信号）が
、ディジタル入出力端子９ｍよりインタフェイス回路と
してのディジタルｌ１０１１に入力される。ディジタル
部１０１１に入力されたディジタル信号は、ラッチ回路
１５ａを介してディジタル信号処理部１２へ供給される
。ディジタル信号処理部１２は、転送すべきディジタル
信号を電話回線に適した音声帯域のアナログ信号に変換
するための演算処理（変調）を行なう。ディジタル信号
処理部１２における演算によって得られたデータは、ラ
ッチ回路１５ｃを介してＤ／Ａ変換回路２１へ供給され
、Ｄ／Ａ変換される。

Ｄ／Ａ変換回路２１から出力されたアナログ信号は、ア
ナログフィルタ２３を通して波形整形されてからアナロ
グ出力端子８ｂへ出力される。

一方、電話回線等よりアナログ入力端子８ａに入力され
たアナログ信号は、アナログフィルタ２４を通してＡ／
Ｄ変換回路２２に供給され、ディジタル信号に変換され
る。このディジタル信号はラッチ回路１５ｃを介してデ
ィジタル信号処理部１２に供給され、ここで元のディジ
タル信号に復調する演算処理が行なわれてからディジタ
ル１１０１１を経てディジタル入出力端子９ｎへ８カさ
れる。

上記変復調のための処理を行なうディジタル信号処理部
１２は、例えばマイクロプログラムが格納されたマイク
ロＲＯＭ　（リード・オンリ・メモリ）３１、変復調の
ための演算を行なうＡＬＵ（演算論理ユニット）３２や
乗算器３３、演算に必要なパラメータ等のデータを格納
するデータＲＯＭ３４、演算されるデータや演算結果を
記憶する各種レジスタ３５およびＲＡＭ　（ランダム・
アクセス・メモリ）３６等によって一般的なマイクロプ
ロセッサと同じような形態に構成されている。

シーケンサ１３はマイクロコンピュータ等の外部装置か
ら供給される制御信号に基づいて、ディジタル信号処理
部１２内のマイクロＲＯＭからマイクロ命令を順番に読
み出して、信号の処理を実行させる。

この実施例では、アナログ回路部２とディジタル回路部
３とで、電源電圧端子４ａ、４ｂおよび電源ライン１０
ａ、ｌｏｂが別々に形成されており、電源ライン１０ａ
、ｌｏｂは電源電圧端子４ａに接続され、外部から供給
される＋５Ｖの電源電圧ＶＡをアナログ回路部２に供給
し、電源ライン１０ｂは電源電圧端子４ｂに接続され、
外部から供給される＋１．５ｖ〜３．ＯＶの電源電圧Ｖ
Ｄをディジタル回路部３へ供給する。

一方、特に制限されないが、接地電位ＧＮＤ（Ｏｖ）が
印加されるグランド端子４Ｃには、アナログ回路部２か
らディジタル回路部３へ連続して配設されたグランドラ
イン（図示省略）が接続され、グランド端子は共用する
構成とされている。

さらに、第５図には上記構成のＭＯＤＥＭのレイアウト
の一例が示されている。同図において第５図と同一符号
は同一回路部を示す。

同図より明らかなようにこの実施例のＭＯＤＥＭではデ
ィジタル回路部３内でも最もノイズの発生し易いＲＡＭ
３６や乗算器３３をアナログ回路部２から離れた場所に
配置することでアナログ回路部の特性の劣化を防止して
いる。また、同一の目的からディジタル回路部３とアナ
ログ回路部２との間に空きスペースを設けて両者の距離
を離しているとともに、アナログ回路部２の周囲には、
拡散層からなるガードリング領域４０を設けて、基板ノ
イズの伝搬を防止している。さらに電源ライン１０ａ、
１０ｂも、ディジタル回路部用電源ライン１０ｂよりも
アナログ回路部用電源ライン１０ａを太くすることで、
アナログ回路部用電源電圧ＶＡの安定性を良くしている
。

この実施例においても、ディジタル部とアナログ部の電
源ラインを分離し、ディジタル部へはアナログ部よりも
低い電源電圧を供給するようにしたので、ディジタル部
のトランジスタのスイッチング振幅の電圧を減少させ、
半導体基板や電源ラインで発生するスイッチング雑音を
減少させることができ、これによって同一半導体基板上
に存在するディジタル回路部からアナログ回路部ｔ＼伝
わる雑音を少なくし、アナログ回路部の特性劣化を防止
できる。

また、ディジタル回路部への供給電圧が低いので消費電
力も減少する。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例ではグ
ランド端子およびグランドラインをアナログ回路部とデ
ィジタル回路部とで共通にしているが、グランド端子ま
たはグランドラインを別々にしたり、アナログ回路用電
源端子やディジタル回路用電源端子を各々複数個設ける
ようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＣ０ＤＥＣやＭＯＤ
ＥＭのような通信用ＬＳＩに適用した場合について説明
したが、この発明はそれに限定されるものでなく、Ａ／
Ｄ、Ｄ／Ａ変換器を内蔵したシングルチップマイコンそ
の他ディジタル回路とアナログ回路が混在した半導体集
積回路一般に利用できる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ディジタル・アナログ混在のＬＳＩにおける
ディジタル部での雑音の発生を減少させ、もってアナロ
グ部の特性の劣化を防止するとともに、ディジタル・ア
ナログ混在のＬＳＩにおけるディジタル部の消費電力を
低減することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す概念図、第２図は
本発明の第２の実施例を示す概念図、第３図は本発明の
第３の実施例を示す概念図、第４図は本発明をＭＯＤＥ
Ｍに適用した場合の一実施例を示すブロック図、 第５図はその具体的レイアウトの二側を示す平面図であ
る。 １・・・・半導体チップ、２アナログ回路部、３・・・
・ディジタル回路部、４ａ、４ｂ・・・・電源端子端子
、５・・・・グランド端子、１０ａ、１０ｂ・・・・電
源ライン。

Claims (1)

1. 【特許請求の範囲】 １、ディジタル回路部とアナログ回路部の電源ラインを
   分離し、ディジタル回路部へはアナログ回路部よりも低
   い電源電圧を供給するようにしたことを特徴とするディ
   ジタル・アナログ混在ＬＳＩ。 ２、内部に電源電圧変換回路を備え、共通の電源電圧端
   子に印加された電源電圧が上記電源電圧変換回路で変換
   されてディジタル回路部またはアナログ回路部へ供給さ
   れるように構成されてなることを特徴とする請求項１記
   載のディジタル・アナログ混在ＬＳＩ。 ３、ディジタル回路部用の電源電圧端子とアナログ回路
   部用の電源電圧端子が別々に設けられていることを特徴
   とする請求項１記載のディジタル・アナログ混在ＬＳＩ
   。