JP6192390B2 - 光電変換装置、光電変換システム - Google Patents

Description

本発明は、入射光を光電変換した信号を生成する画素を有する光電変換装置に関する。

特許文献１には、複数の信号読み出し経路のオフセット成分の差によるノイズを低減するため、複数の信号読み出し経路に共通の固定電圧を入力する光電変換装置が記載されている。

特開平１０−１５０６００号公報

特許文献１に記載の光電変換装置では、複数の信号読み出し経路に共通して電圧を入力しているが、この電圧を出力する回路は、画素の回路と関連が無いものであった。従って、特許文献１に記載の光電変換装置では、光電変換装置の動作環境の変化によって生じる、複数の信号読み出し経路のオフセット成分の差の変化に対する対応が難しかった。

本発明は上記の課題を解決するために為されたものであり、一の態様は、電荷を生成する光電変換部と、前記電荷に基づく画素信号を出力する第１増幅部と、を有する画素出力回路と、前記画素信号を処理する信号処理回路と、信号生成回路と、複数の出力回路と、第１の転送線と、第２の転送線と、を有し、前記第１増幅部から前記信号処理回路に、互いに信号値の異なる複数の画素信号が入力され、前記信号処理回路は、前記複数の出力回路のうちの第１の出力回路の入力ノードに前記第１の転送線を介して電気的に接続され、さらに、前記信号処理回路は、前記複数の出力回路のうちの第２の出力回路の入力ノードに、前記第２の転送線を介して電気的に接続され、前記信号生成回路は、前記第１増幅部と同じ回路であるとともに、参照信号を生成する第２増幅部を有し、前記第１の出力回路と前記第２の出力回路の各々の前記入力ノードに、前記参照信号に基づく信号が共通に入力されることを特徴とする光電変換装置である。

別の態様は、電荷を生成する光電変換部と、前記電荷に基づく画素信号を出力する第１増幅部と、を各々が有する複数の画素出力回路と、各々が前記画素信号を処理する複数の信号処理回路と、信号生成回路と、複数の出力回路とを有し、前記複数の画素出力回路は、前記画素出力回路が複数列に設けられたものであり、前記複数の信号処理回路の各々は、前記画素出力回路の列に対応して設けられ、前記複数の信号処理回路の一部が、前記画素信号に基づく信号を前記複数の出力回路のうちの第１の出力回路の入力ノードに入力し、前記複数の信号処理回路の他の一部が、前記画素信号に基づく信号を、前記複数の出力回路のうちの第２の出力回路の入力ノードに入力し、前記信号生成回路は、前記第１増幅部と同じ回路であるとともに、参照信号を生成する第２増幅部を有し、前記第１の出力回路と前記第２の出力回路の各々の前記入力ノードに、前記参照信号に基づく信号が共通に入力されることを特徴とする光電変換装置である。

別の態様は、電荷を生成する光電変換部と、前記電荷に基づく画素信号を出力する第１増幅部と、を各々が有する複数の画素出力回路と、前記画素信号が入力される入力ノードを各々が有するとともに、各々が前記画素信号を処理する複数の信号処理回路と、信号生成回路と、を有し、前記信号生成回路は、前記第１増幅部と同じ回路であるとともに、参照信号を生成する第２増幅部を有し、前記複数の信号処理回路の各々の前記入力ノードに前記参照信号に基づく信号が入力されることを特徴とする光電変換装置である。

本発明により、光電変換装置の動作環境の変化によって生じる、複数の信号読み出し経路のオフセット成分を良好に補正することができる。

光電変換装置の構成の一例を示した図、画素出力回路の構成の一例を示した図、信号生成回路の構成の一例を示した図 信号処理回路の構成の一例を示した図、光電変換装置の動作の一例を示した図 光電変換装置の構成の一例を示した図、信号生成回路の構成の一例を示した図 光電変換装置の構成の一例を示した図 光電変換装置の構成の一例を示した図、光電変換装置の動作の一例を示した図 光電変換装置の構成の一例を示した図 光電変換装置の構成の一例を示した図、光電変換装置の動作の一例を示した図、光電変換装置の動作の一例を示した図 光電変換装置の構成の一例を示した図 光電変換システムの構成の一例を示した図、光電変換システムの動作の一例を示した図 光電変換システムの構成の一例を示した図

以下、図面を参照しながら各実施例の光電変換装置について説明する。

（実施例１）
図１（Ａ）は、本実施例の光電変換装置を示した図である。

図１（Ａ）の画素アレイ１００は、画素出力回路１０１をＭ行Ｎ列に配列したブロックである。画素出力回路１０１は、光電変換部、増幅回路で構成される。画素制御回路１０２は、画素出力回路１０１の光電変換動作、読出し動作を制御する。制御信号線１０３は、画素制御回路１０２が出力する制御信号を各画素出力回路１０１に伝送する。制御信号線１０３は図１（Ａ）では１本の信号線で表しているが、実際には複数の制御線となる。画素制御回路１０２によって選択された行の画素出力回路１０１は、画素出力回路１０１の列ごとに共通して設けられた画素出力線１０４にそれぞれ画素信号を入力する。尚、後述する信号生成回路３０２については、不図示のタイミングジェネレータによって、参照信号の出力と非出力とが制御される。画素出力線１０４は画素出力回路１０１の出力する画素信号を伝送する信号線である。図１（Ａ）の光電変換装置では、画素出力線１０４の１列に対し、１列の信号処理回路２００が設けられている。

本実施例は、複数の信号読み出し経路のオフセット成分として、複数の信号処理回路２００のオフセット成分に注目したものである。

信号処理回路２００の入力ノードは、画素出力線１０４に接続されている。信号処理回路２００は、画素出力線１０４を介して入力される画素信号を処理する回路である。本実施例の信号処理回路２００は画素信号を増幅した信号を生成して保持する。以下、信号処理回路２００が画素信号を増幅して生成した信号を増幅画素信号と表記する。水平選択回路５００は、各列のスイッチ４０１を制御する。水平選択回路５００は、各列のスイッチ４０１を順次導通させる。これにより、信号処理回路２００は、転送線４０２を介して、増幅画素信号を出力回路６００に順次入力する。水平選択回路５００の構成例として、シフトレジスタやデコーダがあるが、本実施形態ではシフトレジスタとする。また、出力回路６００は、スイッチ６０１、スイッチ６０２、メモリ６０３、演算回路６０４、バッファ回路６０５を有する。出力回路６００に転送された増幅画素信号は、出力ノード７００から光電変換装置の外部に出力される。

信号処理回路２００の入力ノードには、スイッチ３０１が接続されている。タイミングジェネレータが複数列の信号処理回路２００のそれぞれに接続するスイッチ３０１を導通させる。これにより、複数列の信号処理回路２００の入力ノードの電位は、信号生成回路３０２から入力される参照信号の電位となる。つまり、信号生成回路３０２は、複数の信号処理回路２００の入力ノードに参照信号を共通に入力する。信号処理回路２００は、信号生成回路３０２から入力された参照信号を画素信号と同様に増幅する。以下、信号処理回路２００が参照信号を増幅して生成した信号を増幅参照信号と表記する。増幅参照信号は、参照信号に基づく信号である。水平選択回路５００は、増幅画素信号と同様に、各列の信号処理回路２００で生成した増幅参照信号を順次、出力回路６００に転送する。

図１（Ｂ）は、本実施形態の画素出力回路１０１の構成例であり、光電変換部１０１１、スイッチ１０１２、１０１３、１０１４、トランジスタ１０１５、電流源１０１６を有する。また、電源線１０１７、接地線１０１８から、駆動電力を入力する。画素制御回路１０２は、スイッチ１０１２、１０１３、１０１４のそれぞれの導通、非導通を制御する。スイッチ１０１２は、光電変換部１０１１が生成した電荷をトランジスタ１０１５の入力ノードに完全空乏転送するトランジスタであってもよい。画素出力回路１０１のソースフォロワ回路は、トランジスタ１０１５と、電源線１０１７と、電流源１０１６とによって構成される。

画素制御回路１０２は、スイッチ１０１２、１０１３を導通させて電源線１０１７の電位に基づく電位に光電変換部１０１１とトランジスタ１０１５の入力ノードの電位をリセットする。この時のトランジスタ１０１５の入力の度に入力される電位がリセット電位である。トランジスタ１０１５の一方の主ノードは、電源線１０１７から電源電圧が入力されている。トランジスタ１０１５の他方の主ノードは、スイッチ１０１４と電流源１０１６のそれぞれに電気的に接続されている。

画素制御回路１０２は、スイッチ１０１２、１０１３を非導通にして、光電変換部１０１１、トランジスタ１０１５の入力ノードの電位のリセットを解除する。このトランジスタ１０１５の、リセット電位が入力された入力ノードの電位に基づいてトランジスタ１０１５が出力する信号が、リセットレベルの信号である。

そして、光電変換部１０１１は、入射光に基づく電荷を生成する光電変換を行う。そして、画素制御回路１０２がスイッチ１０１２を導通させて、光電変換部１０１１で生成した電荷をトランジスタ１０１５の入力ノードに転送する。トランジスタ１０１５は、入力ノードに与えられた電荷に基づく信号をスイッチ１０１４に入力する。画素制御回路１０２がスイッチ１０１４を導通させると、トランジスタ１０１５の出力する信号が画素出力線１０４に入力される。画素信号は、トランジスタ１０１５が光電変換部１０１１の電荷に基づいて出力する信号である。

図１（Ｃ）は、本実施形態の信号生成回路３０２の構成例である。図１（Ｂ）の画素出力回路１０１と構成する要素は同じであるが、光電変換部１０１１とスイッチ１０１２は電気的に接続せず、スイッチ１０１３は常時導通とする。信号生成回路３０２が出力する参照信号は、トランジスタ１０１５の、リセット電位が入力された入力ノードの電位に基づく信号である。この信号生成回路３０２のトランジスタ１０１５が出力する信号は、画素出力回路１０１のトランジスタ１０１５が出力するリセットレベルの信号に相当する信号とみなすことができる。従って、信号処理回路２００が生成する増幅参照信号の信号値は、トランジスタ１０１５が出力するリセットレベルの信号を信号処理回路２００が増幅した信号の信号値に相当する。信号生成回路３０２のスイッチ１０１４は、タイミングジェネレータによって制御される。また、信号生成回路３０２の電源線１０１７、接地線１０１８は、画素出力回路１０１と共通である。例えば、トランジスタ１０１５の一方の主ノードは、電源線１０１７から電源電圧が入力されている。トランジスタ１０１５の他方の主ノードは、スイッチ１０１４と電流源１０１６のそれぞれに電気的に接続されている。

尚、信号生成回路３０２は、リセットレベルの信号を出力するトランジスタ１０１５を有していればよく、光電変換部１０１１を含まない構成であってもよい。信号生成回路３０２のソースフォロワ回路は、トランジスタ１０１５と、電源線１０１７と、電流源１０１６とによって構成される。信号生成回路３０２のトランジスタ１０１５は、画素出力回路１０１のトランジスタ１０１５と同一の製造プロセスによって作られている。また、画素出力回路１０１と信号生成回路３０２の各々のトランジスタ１０１５のゲート幅Ｗ、ゲート長Ｌの比であるＷ／Ｌは略同じである。画素出力回路１０１のトランジスタ１０１５のＷ／Ｌの値に対する信号生成回路３０２のトランジスタ１０１５のＷ／Ｌの値が、０．９５倍以上１．０５倍以下の範囲にあることが好ましい。画素出力回路１０１のトランジスタ１０１５を含むソースフォロワ回路が、画素出力回路１０１の有する第１増幅部である。信号生成回路３０２のトランジスタ１０１５を含むソースフォロワ回路が、信号生成回路３０２の有する第２増幅部である。

図２（Ａ）は、本実施例の信号処理回路２００を示した図である。信号処理回路２００は、容量素子Ｃ０、Ｃ１、Ｃ３、スイッチＳＷ１、ＳＷ２、ＳＷ３、増幅器２０００を有する。画素出力線１０４に入力された信号は、容量素子Ｃ０を介して増幅器２０００の反転入力ノードに入力される。増幅器２０００の非反転入力ノードには、基準電圧Ｖｒｅｆが入力される。増幅器２０００の帰還経路には容量素子Ｃ１が設けられている。タイミングジェネレータがスイッチＳＷ１、ＳＷ２をともに導通させると、容量素子Ｃ１の信号がリセットされる。増幅器２０００の出力する信号は、スイッチＳＷ３を介して容量素子Ｃ３に入力される。増幅器２０００が反転入力ノードに入力された画素信号を増幅して出力する信号が増幅画素信号である。また、増幅器２０００が反転入力ノードに入力された参照信号を増幅して出力する信号が増幅参照信号である。容量素子Ｃ３とスイッチ４０１とは電気的に接続されている。

図２（Ｂ）は、図１（Ａ）に示した光電変換装置の動作を示したタイミング図である。尚、本明細書では、各スイッチは、該スイッチに入力される制御信号がＨｉｇｈレベル（以下、Ｈレベル）の時に導通し、制御信号がＬｏｗレベル（以下、Ｌレベル）の時に非導通となるものとする。

図２（Ｂ）に示した、信号ＶＣＬＫは光電変換装置に設けられた不図示のタイミングジェネレータから画素制御回路１０２に入力される指示信号である。信号ＶＣＬＫがＬレベルからＨレベルに変化すると、画素制御回路１０２は画素出力回路１０１の行を選択する。これにより、各行の画素出力回路１０１は順次、画素出力線１０４に画素信号を入力する。

制御信号φＨは、水平選択回路５００が１列目〜Ｎ列目のスイッチ４０１のそれぞれを順次制御する制御信号である。尚、ここで述べる１列目の信号処理回路２００とは、図１（Ａ）に示した信号処理回路２００において、最も画素制御回路１０２に近接している信号処理回路２００を指す。

制御信号φＣは、不図示のタイミングジェネレータが、スイッチ３０１を制御するための制御信号である。

制御信号φＰは、不図示のタイミングジェネレータが、スイッチ６０１を制御するための制御信号である。

制御信号φＭは、不図示のタイミングジェネレータが、スイッチ６０２を制御するための制御信号である。

タイミングジェネレータは時刻ｔ１から時刻ｔ４までの期間、制御信号φＣをＨレベルとする。制御信号φＣがＨレベルであることにより、各列の信号処理回路２００には信号生成回路３０２から共通の参照信号が入力される。各列の信号処理回路２００は、該参照信号に基づく増幅参照信号をそれぞれ生成する。

タイミングジェネレータは、時刻ｔ２から時刻ｔ３までの期間、１列目の信号処理回路２００から順に制御信号φＨを順次Ｈレベルとする。これにより、各列の信号処理回路２００から、増幅参照信号が順次、転送線４０２に出力される。

タイミングジェネレータは、時刻ｔ１から時刻ｔ４までの期間、制御信号φＭをＨレベルにしている。これにより、転送線４０２に入力された、各列の増幅参照信号は、メモリ６０３に入力される。メモリ６０３は、入力された各列の増幅参照信号を保持する。

タイミングジェネレータは時刻ｔ４に制御信号φＣ、φＭをＬレベルにする。

また、タイミングジェネレータは時刻ｔ４に、信号ＶＣＬＫをＨレベルにする。これにより、１行目の画素出力回路１０１は画素出力線１０４に、入射光を光電変換して生成した画素信号を入力する。各列の信号処理回路２００は画素出力線１０４から入力される画素信号を増幅した増幅画素信号をそれぞれ生成する。

タイミングジェネレータは、時刻ｔ５から１列目の信号処理回路２００から順に制御信号φＨを順次Ｈレベルとする。これにより、各列の信号処理回路２００が、増幅画素信号を順次、転送線４０２に入力する。

タイミングジェネレータは、制御信号φＰをＨレベルとしている。従って、転送線４０２に入力された増幅画素信号のそれぞれは、演算回路６０４に入力される。さらに演算回路６０４には、メモリ６０３から増幅参照信号が入力される。演算回路６０４は、増幅画素信号と増幅参照信号との差の信号を出力ノード７００に入力する。

この演算回路６０４が出力する信号について説明する。

タイミングジェネレータが制御信号φＣをＨレベルとすると、各列の信号処理回路２００の入力ノードの電位は、参照信号の電位となる。各列の信号処理回路２００の入力ノードは同電位であるため、信号処理回路２００ごとのオフセット成分の差が、各列の信号処理回路２００のそれぞれが生成する増幅参照信号の信号値のばらつきとして表れる。画素信号に基づく増幅画素信号も同様に、信号処理回路２００ごとのオフセット成分の差を含んでいる。従って、演算回路６０４が同じ信号処理回路２００が生成した増幅画素信号と増幅参照信号の差の信号を生成する。これにより、増幅画素信号から、信号処理回路２００ごとのオフセット成分の差を差し引くことができる。よって、本実施例の光電変換装置は、信号処理回路２００ごとのオフセット成分の差を差し引いた増幅画素信号を出力することができる。

本実施例の光電変換装置は、画素信号の信号範囲内の参照信号が、複数の信号処理回路２００の入力ノードに共通に入力される。よって演算回路６０２は、画素信号の信号範囲内において生じる、複数の信号処理回路２００のオフセット成分の差を差し引いた増幅画素信号を生成することができる。

本実施例の光電変換装置は、画素出力回路１０１の出力するリセットレベルの信号に相当する信号値の参照信号を用いている。低輝度の被写体を撮影した画像は、信号処理回路２００ごとのオフセット成分の差による影響が、高輝度の被写体を撮影した場合に比して目立ちやすい。そのため、信号振幅の小さいリセットレベルの信号に相当する信号値の参照信号に基づく増幅参照信号を利用することで、低輝度の被写体の撮影時に目立ちやすい信号処理回路２００ごとのオフセット成分の差を低減することができる。

また、信号生成回路３０２は、画素出力回路１０１と共通の電源から電源電圧が入力される。これにより、電源電圧の変動による影響を、信号生成回路３０２と画素出力回路１０１とで揃えやすくすることができる。

また、信号生成回路３０２は、画素出力回路１０１と同様の構成のトランジスタ１０１５を有している。これにより、光電変換装置の動作環境の変化による影響が、信号生成回路３０２と画素出力回路１０１の各々のトランジスタ１０１５で揃えやすくすることができる。

また、信号生成回路３０２は、画素出力回路１０１と同様の構成としている。これにより本実施例の光電変換装置は、光電変換装置の温度、動作電圧、光電変換装置の外部からの雑音などの光電変換装置の動作環境の変化によって生じる増幅画素信号の信号値の変化に、増幅参照信号の信号値の変化を対応させることができる。従って、演算回路６０４が増幅画素信号から増幅参照信号を差し引くことにより、本実施例の光電変換装置は、増幅画素信号から光電変換装置の動作環境の変化による影響を低減することができる。

尚、本実施例の光電変換装置は、信号処理回路２００が、入力された信号を増幅した信号を出力していた。他の例として、信号処理回路２００が、入力された信号を保持する保持部を有し、該保持部が保持した信号を出力回路６００に入力するように構成しても良い。

また、本実施例の光電変換装置は、画素出力回路１０１のトランジスタ１０１５と、信号生成回路３０２のトランジスタ１０１５のチャネル幅同士、チャネル長さ同士をそれぞれ同じとすると良い。これは、光電変換装置の動作環境によって画素出力回路１０１と信号生成回路３０２のそれぞれが受ける影響を同じにしやすくすることができるためである。

尚、本実施例の光電変換装置は、タイミングジェネレータが制御信号φＣを時刻ｔ１から時刻ｔ４の期間、Ｈレベルとしていた。他の動作の例として、タイミングジェネレータが、制御信号φＣを時刻ｔ１から時刻ｔ２の期間にＨレベルとし、時刻ｔ２から時刻ｔ４の期間にＬレベルとしてもよい。

尚、本実施例では、第１増幅部と第２増幅部がそれぞれソースフォロワ回路である例を説明した。他の例として、第１増幅部と第２増幅部が差動増幅器であってもよい。つまり、第１増幅部と第２増幅部が同じ回路であれば良い。例えば、第１増幅部と第２増幅部のそれぞれに信号を入力するために設けられたスイッチの数が、画素出力回路１０１と信号生成回路３０２とで異なっていても良い。

また、第１増幅部と第２増幅部の各々が複数のソースフォロワ回路を有し、一のソースフォロワ回路の出力を別のソースフォロワ回路が増幅して出力するようにしても良い。

また、本実施例の光電変換装置は、複数列の画素出力回路１０１に対し、１列の信号処理回路２００が設けられていても良い。

（実施例２）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。

図３（Ａ）は、本実施例の光電変換装置の構成を示した図である。本実施例の光電変換装置は、複数列の信号処理回路２００に共通の参照信号を入力する回路として、実施例１で説明した信号生成回路３０２の他に、信号生成回路３０３をさらに有する。

図３（Ｂ）は、本実施例の信号生成回路３０３の構成を示した図である。図１（Ｃ）に示した信号生成回路３０２との違いは、トランジスタ１０１５の入力ノードに、電源線１０１７の電位とは異なる電位を入力できる点である。

信号生成回路３０３は、電源線１０１７と接地線１０１８との間の電気的経路に、抵抗値がそれぞれ可変である抵抗１０１９、１０２０を有している。トランジスタ１０１５の入力ノードには、抵抗１０１９、１０２０の抵抗値と電源線１０１７、接地線１０１８のそれぞれの電位とに基づいた電位が入力される。信号生成回路３０３は、抵抗１０１９、１０２０の抵抗値を変えることにより、様々な信号値の参照信号を出力することができる。これにより、本実施例の光電変換装置は、信号処理回路２００の入力ノードに対し、リセットレベルの信号だけでなく、様々な信号値の参照信号を入力することができる。

本実施例では、タイミングジェネレータがスイッチ３０４を導通させた場合には、信号生成回路３０２の出力する参照信号が複数列の信号処理回路２００に入力される。一方でタイミングジェネレータがスイッチ３０５を導通させた場合には、信号生成回路３０３の出力する参照信号が複数列の信号処理回路２００に入力される。タイミングジェネレータはスイッチ３０４、３０５のいずれかを導通させている期間に、スイッチ３０１も導通させる。これにより、複数列の信号処理回路２００の入力ノードが同電位となる。

本実施例の光電変換装置は、信号処理回路２００の入力ノードに参照信号を入力する回路を、信号生成回路３０２、３０３のいずれかから選択することができる。信号生成回路３０２が、画素出力回路１０１のリセットレベルの信号に相当する参照信号を、信号処理回路２００の入力ノードに入力する。信号処理回路２００は、それぞれ信号生成回路３０２の参照信号に基づく増幅参照信号を生成する。出力回路６００は、実施例１と同様の構成としている。出力回路６００のメモリ６０３が増幅参照信号を保持する。そして、信号生成回路３０２が出力した参照信号とは異なる信号値の参照信号を信号生成回路３０３が信号処理回路２００の入力ノードに入力する。信号処理回路２００は、信号生成回路３０３の参照信号に基づく増幅参照信号を生成する。出力回路６００のメモリ６０３は、この増幅参照信号をさらに保持する。従って、メモリ６０３は、信号処理回路２００が生成した、信号生成回路３０２、３０３の互いに異なる信号値の参照信号のそれぞれに基づく増幅参照信号をそれぞれ保持する。信号生成回路３０３の出力する参照信号に基づく増幅参照信号の信号値は、増幅画素信号が取り得る信号振幅の範囲内である。よって、信号生成回路３０３の参照信号に基づく増幅参照信号により、増幅画素信号の取り得る信号範囲内での、信号処理回路２００のゲイン補正を行うことができる。ゲイン補正について説明する。信号生成回路３０３が出力する参照信号の信号値がＡ、信号処理回路２００の増幅率がＢである。この場合、信号処理回路２００が生成する、信号生成回路３０３の参照信号に基づく増幅参照信号の信号値の理想値はＡ×Ｂとなる。一方、メモリ６０３が保持した実際の信号値がＣであったとすると、出力回路６００はゲイン補正値として（Ａ×Ｂ）／Ｃを保持する。そして、出力回路６００は、補正値（Ａ×Ｂ）／Ｃを用いて増幅画素信号を補正する。

また、ゲイン補正を信号生成回路３０２、信号生成回路３０３の各々が出力する参照信号を用いて行うこともできる。信号生成回路３０２の出力する参照信号に対し、信号生成回路３０３の出力する参照信号の信号値がＸ倍であるとする。また、信号処理回路２００の理想とする増幅率がＹであるとする。この場合、信号生成回路３０２に基づく増幅参照信号に対し、信号生成回路３０３に基づく増幅参照信号の信号値は理想的にはＸ×Ｙ倍となる。出力回路６００は、信号処理回路２００が実際に出力する信号から、信号生成回路３０２に基づく増幅参照信号に対する、信号生成回路３０３に基づく増幅参照信号の信号値の比を求め、Ｘ×Ｙ倍からのずれを補正値として求める。これにより、出力回路６００はゲイン補正を行うことができる。また、信号生成回路３０３がさらに異なる信号値の参照信号を出力して、信号生成回路３０３の複数の参照信号と、信号生成回路３０２の参照信号とを用いて、出力回路６００が補正値を求めるようにしても良い。

尚、本実施例では、信号生成回路３０２の他に、信号生成回路３０３を有する光電変換装置を説明した。他の例として、本実施例の光電変換装置が、信号生成回路３０２を有さず、信号生成回路３０３のみを有する例であっても良い。

（実施例３）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。

本実施例では、信号生成回路３０２を画素アレイ１００内に配置し、電源線１０１７、接地線１０１８、不図示の駆動バイアスのそれぞれの電位を、画素出力回路１０１のそれぞれの電位と同じとしている。

図４に示した光電変換装置は、画素アレイ１００の１行の領域に信号生成回路３０２を有する信号生成回路群３０６を配置している。電源線１０１７、接地線１０１８の配置は、画素出力回路１０１と信号生成回路３０２とで同じとしている。つまり、図４に示した光電変換装置は、信号生成回路３０２を画素アレイ１００に配置し、また、電源線１０１７、接地線１０１８の配置を信号生成回路３０２と画素出力回路１０１とで同じとしている。これにより、信号生成回路３０２と画素出力回路１０１の動作環境を揃えやすくすることができる。ここでいう動作環境とは、例えば、電源線１０１７と接地線１０１８のそれぞれの電位、光電変換装置の温度などである。尚、図４の信号生成回路群３０６は、図４において紙面のもっとも右に位置する信号生成回路３０２が参照信号を出力する。他の信号生成回路３０２は参照信号を出力しない点を除いて、紙面のもっとも右に位置する信号生成回路３０２の構成と同じとしている。図４に示した光電変換装置の動作は、実施例１と同様とすることができる。

本実施例の光電変換装置は、実施例１の光電変換装置に比して信号生成回路３０２と画素出力回路１０１の動作環境を揃えやすくすることができる。

（実施例４）
本実施例の光電変換装置について、実施例３と異なる点を中心に説明する。

図５（Ａ）に示した光電変換装置は、画素アレイ１００の１列の領域に信号生成回路群３０６を配置している。つまり、図５（Ａ）に示した光電変換装置は、画素出力回路１０１の各行にそれぞれ信号生成回路３０２を有する。図５（Ａ）に示した光電変換装置は、各行の信号生成回路３０２のそれぞれと信号処理回路２００の入力ノードとの間の電気的経路にスイッチ３０７を有する。

図５（Ｂ）は、図５（Ａ）に示した光電変換装置の動作を示したタイミング図である。時刻ｔ１にタイミングジェネレータは、１行目の信号生成回路３０２のスイッチ３０７を導通する。これにより、１行目の信号生成回路３０２が参照信号を複数列の信号処理回路２００に入力する。各列の信号処理回路２００が増幅参照信号を生成した後、１行目の画素出力回路１０１が画素信号を各列の信号処理回路２００の入力ノードに入力する。各列の信号処理回路２００が増幅画素信号を生成する。出力回路６００は、１行目の信号生成回路３０２の参照信号に基づく増幅参照信号と、１行目の画素出力回路１０１の画素信号に基づく増幅参照信号との差の信号を出力する。

次に、タイミングジェネレータは、２行目のスイッチ３０７を導通する。これにより、２行目の信号生成回路３０２が参照信号を複数列の信号処理回路２００に入力する。その後、２行目の画素出力回路１０１が画素信号を各列の信号処理回路２００の入力ノードに入力する。出力回路６００が有する演算回路６０４は、２行目の信号生成回路３０２の参照信号に基づく増幅参照信号と、２行目の画素出力回路１０１の画素信号に基づく増幅参照信号との差の信号を出力する。

以降、同様に、演算回路６０４は、信号生成回路３０２の参照信号に基づく増幅参照信号と、該信号生成回路３０２と同一行に位置する画素出力回路１０１の画素信号に基づく増幅画素信号との差の信号を出力する。

画素出力回路１０１の行ごとの画素信号の信号ばらつきが生じることがある。この信号ばらつきは、例えば、電源線１０１７、接地線１０１８が画素出力回路１０１の行ごとで電位がばらつく場合に生じる。

本実施例の光電変換装置は、演算回路６０４は、増幅画素信号から画素出力回路１０１の行単位の信号ばらつきの成分を差し引いた信号を出力することができる。

また、別の例として、タイミングジェネレータが複数行のスイッチ３０７を同時に導通させて、複数行の信号生成回路３０２が同時に参照信号を出力するようにしてもよい。この場合には、光電変換装置は、図２（Ｂ）を参照しながら説明した動作を行えばよい。

（実施例５）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。

図６は、本実施例の光電変換装置を示した図である。図１（Ａ）に示した光電変換装置との違いは、３列の信号処理回路２００が、各々の生成した信号を並列して出力する点である。

図６に示した光電変換装置では、水平選択回路５００は３列のスイッチ４０１を同時に導通させる。これにより、３列の信号処理回路２００がそれぞれ転送線４０２、４０３、４０４のそれぞれを介して、並列して出力回路６００１、６００２、６００３に信号を入力する。出力回路６００１、６００２、６００３は、それぞれ入力された信号を各々の演算回路６０４が演算処理した信号を出力ノード７０１、７０２、７０３にそれぞれ入力する。

出力回路６００１、６００２、６００３は、それぞれ図１（Ａ）に示した出力回路６００の構成と同様である。従って、出力回路６００１、６００２、６００３はそれぞれ、増幅参照信号を保持するメモリ６０３を有する。図１（Ａ）に示した光電変換装置では、出力回路６００のメモリ６０３がＮ列分の増幅参照信号を保持するように構成されていた。一方、図６に示した光電変換装置は、出力回路６００１、６００２、６００３のそれぞれが保持するメモリ６０３は、それぞれＮ／３列分の増幅参照信号を保持するように構成する。これにより、図１（Ａ）に示した光電変換装置に比して増幅参照信号を保持するメモリ６０３のレイアウトの自由度を向上させることができる場合がある。

また、図６に示した光電変換装置は、全列の信号処理回路２００から、各々が生成した信号を出力させる期間を、図１（Ａ）に示した光電変換装置に比して１／３とすることができる。

図６に示した光電変換装置は、出力回路６００１、６００２、６００３のそれぞれの演算回路６０４が増幅画素信号と増幅参照信号との差の信号を生成する。これにより、信号処理回路２００から出力回路６００１、６００２、６００３のそれぞれに至る電気的経路ごとのオフセット成分の差と、出力回路６００１、６００２、６００３のそれぞれのバッファ回路６０５のオフセット成分の差と、を増幅画素信号から差し引いた信号を生成することができる。

（実施例６）
本実施例の光電変換装置について、実施例５と異なる点を中心に説明する。

図７（Ａ）は、本実施例の光電変換装置を示した図である。図６に示した光電変換装置との違いは、スイッチ３０１０で構成するスイッチ群３０８によって、参照信号に基づく増幅参照信号を並列に配置した出力回路６００１、６００２、６００３の入力ノード同士を短絡したノードに入力する点である。

本実施例は、複数の信号読み出し経路のオフセット成分として、複数の出力回路６０００１、６００２、６００３のオフセット成分に注目したものである。

図７（Ｂ）は、図７（Ａ）に示した光電変換装置の動作を示したタイミング図である。

まず、タイミングジェネレータは、スイッチ３０１０を制御する制御信号φＣ１をＨレベルにする。また、タイミングジェネレータは制御信号φＭをＨレベルにする。これにより、出力回路６００１、６００２、６００３の入力ノード同士が短絡されたノードに増幅参照信号が入力される。出力回路６００１、６００２、６００３のそれぞれのバッファ回路６０５は、増幅参照信号に基づく信号をメモリ６０３に入力する。タイミングジェネレータは制御信号φＣ１、φＭをＬレベルにする。このタイミングジェネレータが制御信号φＭをＨレベルにしている期間が、出力回路６００１、６００２、６００３のそれぞれのメモリ６０３がオフセット成分を有する信号（以下、オフセット信号とする）を保持するオフセット信号取得期間である。

出力回路６００１、６００２、６００３の各々が有するメモリ６０３は、並列に配置した出力回路６００１、６００２、６００３の各々のオフセット成分を有する信号を保持する。出力回路６００１、６００２、６００３は増幅画素信号と各々のオフセット信号との差の信号を生成する。これにより、図７（Ａ）に示した光電変換装置は、増幅画素信号から、出力回路６００１、６００２、６００３間のオフセット成分の差の影響を低減した信号を出力することができる。

また、図１（Ａ）に示した光電変換装置は、メモリ６０３は列数分の増幅参照信号を保持する構成としていた。一方、図７（Ａ）に示した光電変換装置は、出力回路６００１、６００２、６００３の各々のメモリ６０３は、１つの増幅参照信号に基づく信号を保持するように構成することができる。これにより、図７（Ａ）に示した光電変換装置は、図１（Ａ）に示した光電変換装置のメモリ６０３に比して、出力回路６００１、６００２、６００３の各々のメモリ６０３の回路規模を小さくすることができる。

また、図７（Ａ）に示した光電変換装置は、図７（Ｃ）のタイミング図に示すように、画素出力回路１０１の行ごとにオフセット信号を取得するように動作してもよい。光電変換装置が図７（Ｃ）のように動作することにより、画素出力回路１０１の行走査期間中に動作環境が変化しても、出力回路６００１、６００２、６００３が、増幅画素信号から動作環境による影響を差し引いた信号を生成することができる。

（実施例７）
本実施例の光電変換装置について、実施例６と異なる点を中心に説明する。

図８は、本実施例の光電変換装置を示した図である。図８の光電変換装置は、各列の画素出力線１０４はそれぞれ３本の信号線を有している。３本の信号線の各々は、画素出力回路１０１が出力する、リセットレベルの信号、画素信号を第１の増幅率で増幅した第１増幅信号、画素信号を第２の増幅率で増幅した第２増幅信号を信号処理回路２００に伝送する。他の列の画素出力線１０４についても、それぞれ３本の信号線を有している。

信号処理回路２００が有する増幅回路２０１は、画素出力回路１０１から入力されたリセットレベルの信号、第１増幅信号、第２増幅信号をそれぞれ増幅した信号を生成する。水平選択回路５００は、信号処理回路２００が有するスイッチ４０１−１、４０１−２、４０１−３を同時に導通させる。これにより、転送線４０２は出力回路６００１にリセットレベルの信号を増幅した信号を伝送する。転送線４０３は出力回路６００２に第１増幅信号を増幅した信号を伝送する。転送線４０４は出力回路６００３に第２増幅信号を増幅した信号を伝送する。

図８の光電変換装置は、出力回路６００１、６００２、６００３の入力ノード同士を短絡したノードに増幅参照信号を入力する。これにより、図７（Ａ）の光電変換装置と同様に、出力回路６００１、６００２、６００３のオフセット信号を得ることができる。

出力回路６００１、６００２、６００３がそれぞれ、リセットレベルを増幅した信号、第１増幅信号を増幅した信号、第２増幅信号を増幅した信号のそれぞれと、各々が保持したオフセット信号との差の信号を出力する。これにより、図８の光電変換装置が出力する信号は、出力回路６００１、６００２、６００３のオフセット成分の差による影響を低減した信号とすることができる。

（実施例８）
図９（Ａ）は、本実施例の光電変換システムを示した図である。

図９（Ａ）の光電変換システム１１００は、複数の光電変換装置１００１−１、１００１−２、１００１−３を有する。複数の光電変換装置１０００−１、１０００−２、１０００−３は、互いに異なる半導体基板に設けられている。光電変換装置１００１−１、１００１−２、１００１−３はそれぞれ、出力回路６００の構成を除き、図８で示した光電変換装置と同様の構成としている。出力回路６０００−１、６０００−２、６０００−３は、バッファ回路６０５を有し、図８の出力回路６００１、６００２、６００３のそれぞれが有していたスイッチ６０１、６０２、メモリ６０３、演算回路６０４を有していない。図９（Ａ）では撮像装置の構成要素のうち、出力回路６０００−１、６０００−２、６０００―３、バッファ回路６０５、スイッチ６１０−１、６１０−２、６１０−３、出力ノード７０１、７０２、７０３について示し、説明が図８の光電変換装置と重複する部分は省略している。

図９（Ａ）の光電変換システム１１００は、バッファ回路８０３、８０４、差動増幅器８０５、Ａ／Ｄ変換器８０６、データ処理回路９００を、光電変換装置１００１−１、１００１−２、１００１−３で共有する。データ処理回路９００は、スイッチ９０１、９０２、９０３、９０４、９０８、９０９、９１０、メモリ９０５、９０６、９０７、データ合成回路９１１を有する。

光電変換システム１１００が有する不図示の制御部は、光電変換装置１００１−１、１００１−２、１００１−３のうち、光電変換装置１００１−１のスイッチ６１０−１、６１０−２、６１０−３をそれぞれ導通させる。これにより、光電変換装置１００１−１の出力回路６０００−１が、リセットレベルの信号を増幅した信号（以下、Ｎ信号とする）をバッファ回路８０３に入力する。また、光電変換装置１００１−２の出力回路６０００−２が、第１増幅信号を増幅した信号（以下、Ｓ１信号とする）をスイッチ８０１に入力する。また、光電変換装置１００１−３の出力回路６０００−３が、第２増幅信号を増幅した信号（以下、Ｓ２信号とする）をスイッチ８０２に入力する。制御部がスイッチ８０１を導通させると、バッファ回路８０４にはＳ１信号が入力される。また、タイミングジェネレータがスイッチ８０２を導通させると、バッファ回路８０４にはＳ２信号が入力される。差動増幅器８０５は、バッファ回路８０３、８０４のそれぞれが出力する信号の差を増幅した信号をＡ／Ｄ変換器８０６に入力する。

Ａ／Ｄ変換器８０６は、データ処理回路９００にＡ／Ｄ変換結果を出力し、データ処理回路９００では画像データを生成する。

図９（Ｂ）は図９（Ａ）に示した光電変換システム１１００の動作を示したタイミング図である。

光電変換装置１００１−１のスイッチ６１０−１、６１０−２、６１０−３が導通している場合についての動作を説明する。光電変換装置１００１−１のタイミングジェネレータがスイッチ３０１０を導通させている期間、タイミングジェネレータはスイッチ６１０−１、６１０−２、６１０−３を導通させる。これにより、光電変換装置１００１−１の出力回路６０００−１、６０００−２、６０００−３はそれぞれ増幅参照信号を出力ノード７０１、７０２、７０３に入力する。また、光電変換装置１００１−１のスイッチ３０１０が導通している期間、制御部はスイッチ９０２を導通させる。そして、制御部はスイッチ９０２を導通させている期間にスイッチ８０１を導通させる。これにより、差動増幅器８０５は、出力回路６０００−１と出力回路６０００−２のそれぞれが出力する増幅参照信号の差に基づく信号をＡ／Ｄ変換器８０６に入力する。Ａ／Ｄ変換器８０６は出力回路６０００−１と出力回路６０００−２のそれぞれが出力する増幅参照信号の差に基づく信号をデジタル信号に変換する。このデジタル信号をデジタルＡ信号とする。メモリ９０５は、Ａ／Ｄ変換器８０６から入力されるデジタルＡ信号を保持する。

次に、制御部はスイッチ８０１を非導通にした後、スイッチ８０２を導通させる。これにより、差動増幅器８０５は、出力回路６０００−１と出力回路６０００−３のそれぞれが出力する増幅参照信号の差に基づく信号をＡ／Ｄ変換器８０６に入力する。Ａ／Ｄ変換器８０６は出力回路６０００−１と出力回路６０００−３のそれぞれが出力する増幅参照信号の差に基づく信号をデジタル信号に変換する。このデジタル信号をデジタルＢ信号とする。デジタルＡ信号を保持しているメモリ９０５は、Ａ／Ｄ変換器８０６から入力されるデジタルＢ信号をさらに保持する。

制御部は、スイッチ８０２、９０２を非導通にする。また、光電変換装置１００１−１のタイミングジェネレータはスイッチ３０１０を非導通にする。そして、制御部はスイッチ９０１を導通させる。そして、光電変換装置１００１−１のタイミングジェネレータは制御信号φＨを順次Ｈレベルとする。これにより、出力回路６０００−１、６０００−２、６０００−３はそれぞれ、Ｎ信号、Ｓ１信号、Ｓ２信号をそれぞれ出力ノード７０１、７０２、７０３に入力する。

制御部は、スイッチ８０１を導通させる。これにより、差動増幅器８０５は、Ｎ信号とＳ１信号との差に基づく信号をＡ／Ｄ変換器８０６に入力する。Ａ／Ｄ変換器８０６は、Ｎ信号とＳ１信号との差に基づく信号をデジタル信号に変換する。このデジタル信号を、デジタルＣ信号とする。Ａ／Ｄ変換器８０６はデジタルＣ信号をデータ合成回路９１１に入力する。また、制御部はスイッチ９０８を導通させている。これにより、メモリ９０５はデータ合成回路９１１にデジタルＡ信号を入力する。データ合成回路９１１は、デジタルＣ信号とデジタルＡ信号との差の信号を生成すると共に、この差の信号によって第１の画像データを生成する。

次に制御部はスイッチ８０１を非導通にした後、スイッチ８０２を導通させる。これにより、差動増幅器８０５は、Ｎ信号とＳ２信号との差に基づく信号をＡ／Ｄ変換器８０６に入力する。Ａ／Ｄ変換器８０６は、Ｎ信号とＳ２信号との差に基づく信号をデジタル信号に変換する。このデジタル信号を、デジタルＤ信号とする。Ａ／Ｄ変換器８０６はデジタルＤ信号をデータ合成回路９１１に入力する。また、制御部はスイッチ９０８を導通させている。これにより、メモリ９０５はデータ合成回路９１１にデジタルＡ信号を入力する。データ合成回路９１１は、デジタルＤ信号とデジタルＢ信号との差の信号を生成すると共に、この差の信号によって第２の画像データを生成する。

このようにして、データ合成回路９１１は、光電変換装置１００１−１の出力する信号を用いて、第１の画像データ、第２の画像データを生成する。

デジタルＡ信号は、転送線４０２からＡ／Ｄ変換器８０６に至る電気的経路と、転送線４０３からＡ／Ｄ変換器８０６に至る電気的経路とのオフセット成分の差に基づく信号である。このオフセット成分の差に基づく信号は、デジタルＣ信号にも含まれている。データ合成回路９１１がデジタルＣ信号からデジタルＡ信号を差し引く。これにより、データ合成回路９１１は、転送線４０２からＡ／Ｄ変換器８０６に至る電気的経路と、転送線４０３からＡ／Ｄ変換器８０６に至る電気的経路とのオフセット成分の差の影響を低減した第１の画像データを生成することができる。

また、デジタルＢ信号は、転送線４０２からＡ／Ｄ変換器８０６に至る電気的経路と、転送線４０４からＡ／Ｄ変換器８０６に至る電気的経路とのオフセット成分の差に基づく信号である。このオフセット成分の差に基づく信号はデジタルＤ信号にも含まれている。データ合成回路９１１がデジタルＤ信号からデジタルＢ信号を差し引く。これにより、データ合成回路９１１は、転送線４０２からＡ／Ｄ変換器８０６に至る電気的経路と、転送線４０４からＡ／Ｄ変換器８０６に至る電気的経路とのオフセット成分の差の影響を低減した第２の画像データを生成することができる。

これまで光電変換装置１００１−１の出力する信号について説明した。光電変換装置１００１−２についても、デジタルＡ信号、デジタルＢ信号をメモリ９０５の代わりにメモリ９０６に保持させる点を除いて、光電変換装置１００１−１の動作と同様である。光電変換装置１００１−３についても、デジタルＡ信号、デジタルＢ信号をメモリ９０５の代わりにメモリ９０７に保持させる点を除いて、光電変換装置１００１−１の動作と同様である。

本実施例の光電変換システム１１００は、複数の光電変換装置１００１−１、１００１−２、１００１−３、光電変換装置の各々に含まれる複数の出力回路６００１−１、６００１−２、６００１−３、バッファ回路８０３、８０４、信号を伝送する転送線、など、並列に配置される構成要素がある。並列に配置されている構成要素同士の特性ばらつき、光電変換装置１００１同士の製造ばらつき、光電変換装置１００１同士の温度差および電源電圧の電位差などによって、複数の光電変換装置１００１の出力する信号間にオフセットが生じる。このオフセットは、複数の光電変換装置１００１の画像データを用いて生成した画像に輝度の段差を生じさせ、画質を劣化させる。

本実施例の光電変換システム１１００は、光電変換装置１００１のそれぞれのデジタルＣ信号とデジタルＡ信号との差と、デジタルＤ信号とデジタルＢ信号との差の信号を生成する。これにより、並列に配置されている構成要素同士の特性ばらつき、光電変換装置１００１同士の製造ばらつき、光電変換装置１００１同士の温度差および電源電圧の電位差などに起因した、複数の光電変換装置１００１の出力する信号間のオフセットを低減できる。よって、複数の光電変換装置１００１の画像データを用いて生成した画像に輝度の段差が生じにくくなる。

尚、本実施例の光電変換システム１１００は、デジタルＡ信号、デジタルＢ信号を、図７（Ｃ）に示した動作のように、画素出力回路１０１の行ごとに生成しても良い。

（実施例９）
図１０は、本実施例の光電変換システムを示した図である。本実施例の光電変換システムは、図９（Ａ）で示した光電変換システム１１００を単位光電変換システムとして、複数有している。本実施例では、単位光電変換システム１１００のそれぞれは、図９（Ｂ）のタイミング図に示した動作を行う。また、単位光電変換システム１１００同士は、互いに並行して図９（Ｂ）に示した動作を行う。複数の単位光電変換システム１１００は、それぞれ信号を映像出力装置１２００に出力する。映像出力装置１２００は、複数の単位光電変換システム１１００の各々が出力する画像データに基づいて、画像を生成する。

本実施例の光電変換システムにおいても、実施例８と同様の効果を得ることができる。

１００ 画素アレイ
１０１ 画素出力回路
１０４ 画素出力線
２００ 信号処理回路
３０２ 信号生成回路
５００ 水平選択回路
６００ 出力回路

Claims (12)

1. 電荷を生成する光電変換部と、前記電荷に基づく第１の画素信号を出力する第１増幅部と、を有する画素出力回路と、
   前記画素出力回路から出力された、前記第１の画素信号と前記第１の画素信号とは信号値の異なる第２の画素信号を処理する信号処理回路と、
   前記信号処理回路と電気的に接続された第１の出力回路および第２の出力回路と、
   第２増幅部を備えた参照信号を生成する信号生成回路と、を有し、
   前記第１の画素信号が出力される第１の画素出力線は、前記画素出力回路と前記信号処理回路とを電気的に接続し、
   前記第２の画素信号が出力される第２の画素出力線は、前記画素出力回路と前記信号処理回路とを電気的に接続し、
   前記第１の画素出力線に対応した第１の転送線は、前記信号処理回路と前記第１の出力回路の入力ノードとを電気的に接続し、
   前記第２の画素出力線に対応した第２の転送線は、前記信号処理回路と前記第２の出力回路の入力ノードとを電気的に接続し、
   前記第１の出力回路の入力ノードと前記第２の出力回路の入力ノードに、前記参照信号に基づく信号が入力されることを特徴とする光電変換装置。
2. 前記第１増幅部と前記第２増幅部がともにソースフォロワ回路であり、
   前記第１増幅部の前記ソースフォロワ回路を構成する第１トランジスタと、前記第２増幅部の前記ソースフォロア回路を構成する第２トランジスタが同じ構成であることを特徴とする請求項１に記載の光電変換装置。
3. 前記画素出力回路と前記信号生成回路に、共通の電圧が入力され、
   前記画素出力回路は第３トランジスタをさらに有し、
   前記第１トランジスタは、前記電荷が入力される第１入力ノードと、前記電圧が入力される第１の主ノードと、前記第１入力ノードの電位に基づいて前記画素信号を出力する第２の主ノードと、を有し、
   前記第３トランジスタは、前記第１入力ノードにリセット電位を入力するトランジスタであり、
   前記第２トランジスタは、前記リセット電位に相当する信号が入力される第２入力ノードと、前記電圧が入力される第３の主ノードと、前記リセット電位に相当する信号に基づいて前記参照信号を出力する第４の主ノードと、を有することを特徴とする請求項２に記載の光電変換装置。
4. 前記第１トランジスタと前記第２トランジスタの、チャネル幅およびチャネル長がそれぞれ略同じであることを特徴とする請求項２または３に記載の光電変換装置。
5. 前記信号生成回路は、前記第２入力ノードに入力する前記信号の信号値を異ならせることによって、信号値の異なる前記参照信号を出力することを特徴とする請求項３または４に記載の光電変換装置。
6. 前記第１の出力回路の前記入力ノードと、前記第２の出力回路の前記入力ノードとを短絡させたノードに、前記参照信号に基づく前記信号が入力されることを特徴とする請求項１〜５のいずれかに記載の光電変換装置。
7. 前記第１の出力回路と前記第２の出力回路のそれぞれが、前記参照信号に基づく信号を保持するメモリを有し、
   前記第１の出力回路と前記第２の出力回路のそれぞれが、前記メモリの保持した信号と、前記画素信号に基づく信号と、の差の信号を生成する演算回路を有することを特徴とする請求項１〜６のいずれかに記載の光電変換装置。
8. 前記第１の画素信号は第１の増幅率で増幅された第１増幅信号であり、前記第２の画素信号はリセットレベル信号であることを特徴とする請求項１〜７のいずれかに記載の光電変換装置。
9. 前記第１の画素信号は第１の増幅率で増幅された第１増幅信号であり、前記第２の画素信号は前記第１の増幅率とは異なる第２の増幅率で増幅された第２増幅信号であることを特徴とする請求項１〜７のいずれかに記載の光電変換装置。
10. 請求項１〜９のいずれかに記載の光電変換装置と、
    前記光電変換装置が出力する信号が入力されるデータ処理回路と、を有し、
    前記データ処理回路が、前記第１の出力回路と前記第２の出力回路のそれぞれが前記参照信号に基づく前記信号を処理した信号を保持するメモリを有し、
    前記データ処理回路が、前記メモリの保持した信号と、前記画素信号を処理した信号と、の差の信号を生成する演算回路を有することを特徴とする光電変換システム。
11. 前記光電変換装置を複数有し、
    前記複数の光電変換装置は互いに異なる半導体基板に設けられ、
    前記データ処理回路が、複数のメモリを有し、
    前記複数のメモリの各々が、前記複数の光電変換装置の各々の、前記第１の出力回路と前記第２の出力回路のそれぞれが前記参照信号に基づく前記信号を処理した信号を保持することを特徴とする請求項１０に記載の光電変換システム。
12. 請求項１〜９のいずれかに記載の光電変換装置を複数有し、
    前記複数の光電変換装置は互いに異なる半導体基板に設けられ、
    前記複数の光電変換装置が出力する信号が入力されるデータ処理回路と、
    を有することを特徴とする光電変換システム。

Images