JP5930651B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5930651B2
JP5930651B2 JP2011223340A JP2011223340A JP5930651B2 JP 5930651 B2 JP5930651 B2 JP 5930651B2 JP 2011223340 A JP2011223340 A JP 2011223340A JP 2011223340 A JP2011223340 A JP 2011223340A JP 5930651 B2 JP5930651 B2 JP 5930651B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
voltage
transistor
pixel
period
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011223340A
Other languages
English (en)
Other versions
JP2013085110A (ja )
Inventor
公一郎 岩田
公一郎 岩田
樋山 拓己
拓己 樋山
板野 哲也
哲也 板野
恒一 中村
恒一 中村
和宏 斉藤
和宏 斉藤
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/357Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N5/365Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N5/3651Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection and correction
    • H04N5/3658Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection and correction for reducing the column or line fixed pattern noise

Description

本発明は、固体撮像装置に関する。

近年、CMOSイメージセンサ等の固体撮像装置は、高性能化、高機能化が進んでいる。そのひとつとして、高解像度の画像を提供するために、撮像素子の多画素化が進んでいる。それに伴って、画素信号を読み出すための回路数も増加することで、消費電流が増加し、電源線の電圧降下が大きくなる。これにより、共通の電源線に接続された読み出し回路の動作点は、場所によって異なり、水平シェーディングが発生する。

この課題に対して、特許文献1では、列毎に配置されている読み出し回路(列回路)に電流を供給する電流源トランジスタのゲート電圧を、列回路が動作していない時に基準電位と電流源トランジスタのゲートの間に接続された容量に保持する対策を行っている。列回路が動作していない時、つまり電源線の電圧降下がない時に電流源トランジスタのゲート電圧を基準電位に対して接続された容量に保持する。これにより、列回路が動作した後に電源(基準)電位に電圧降下が発生しても、基準電位に対しての電流源トランジスタのゲート電圧、すなわち電圧Vgsは一定となるので、各列回路の電流値は同じになり、水平シェーディングを改善することができる。

特開2001−197378号公報

しかし、画素信号の水平転送を、画素信号読み出し動作と並行して行ったり、チップ内でアナログデジタル変換を行ってデジタル信号で出力したりする固体撮像装置では、1行の読み出し時間の長さは、画素信号読み出し動作に要する時間に大きく影響を受ける。そのため、列回路をオフ状態(非動作状態)にする期間が短くなったり、なくなったりする。列回路をオフ状態にする期間がない場合には、下記の問題が生じうる。
例えば、以下の(1)および(2)の両方が同じ撮像面内に存在する条件を考えると、サンプリングされるゲート電圧が列回路間で異なってしまう。
(1)強い光が当たり、ある行の読み出し時に列回路が飽和し、電流源トランジスタが線形領域で動作している列
(2)強い光がなく、列回路の電流源トランジスタが飽和領域で動作している列

つまり、(1)の電流源トランジスタが線形動作に入っているときには電源線の電圧降下が小さいので、このときに電流源トランジスタのゲート電圧をサンプリングすると、(2)の状態でサンプリングした電流源トランジスタのゲート電圧と異なってしまう。よって、行毎に出力レベルが異なる横引きノイズや、高輝度の被写体の左右の出力レベルが帯を引いたようにその他のレベルと異なってしまう横スミアの発生原因となる可能性がある。

本発明の目的は、列回路に係る電源線の電圧降下の違いに依存した横引きノイズや横スミアの発生を抑制することができる固体撮像装置を提供することである。

本発明の固体撮像装置は、アレイ状に配置された複数の画素と、前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、前記増幅回路がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする。

本発明によれば、電源電圧に対する電流源トランジスタのゲート電圧の変動を抑制することができ、高品質な画像を提供することができる。

本発明の実施形態に係る固体撮像装置の構成例を示す図である。 本発明の実施形態に係る画素の構成例を示す図である。 本発明の実施形態に係る信号読み出し部の構成例を示す図である。 本発明の実施形態に係るサンプリング部及びホールド部の構成例を示す図である。 本発明の第1の実施形態に係る駆動タイミングを示す図である。 本発明の第2の実施形態に係る駆動タイミングを示す図である。 本発明の第3の実施形態に係る駆動タイミングを示す図である。 本発明の第4の実施形態に係る駆動タイミングを示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

まず、本発明の一実施形態に係る固体撮像装置の構成について説明する。
図1は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素領域101、読み出し回路102、列アナログデジタル変換器(列ADC)103、水平走査回路104、垂直走査回路105、デジタルシグナルプロセッサ(DSP)106、及びタイミングジェネレータ107を有する。

画素領域101は、図2に示すような光電変換素子を含む複数の画素を有し、それらがアレイ状に(行方向及び列方向に)配置されている。読み出し回路102は、画素領域101の画素から画素信号を読み出して増幅する回路が、画素領域101の各列に対応して配置されている。列ADC103は、読み出した画素信号をアナログデジタル変換する。水平走査回路104は、列ADC103でアナログデジタル変換したデジタル信号を読み出してDSP106に順次転送する。垂直走査回路105は、画素領域101の画素信号を垂直方向に順番に読み出すための制御を行う。DSP106は、水平走査回路104から転送されてきたデジタル信号に所定の処理を行う。タイミングジェネレータ107は、制御パルスを出力し、読み出し回路102、列ADC103、水平走査回路104、垂直走査回路105、及びDSP106を制御する。

図2は、本実施形態における画素の回路構成例を示す図である。画素領域101の各画素は、光電変換素子201と3つのMOSトランジスタ202、203、204とを有する。光電変換素子201は、光電変換により電荷を生成する。光電変換素子201は、例えばフォトダイオード(PD)である。トランジスタ202は、光電変換素子201での光電変換により蓄積された電荷を、フローティングディフュージョン部205に転送するための転送トランジスタ(転送スイッチ)である。トランジスタ203は、フローティングディフュージョン部205や光電変換素子201をリセットするためのリセットトランジスタ(リセットスイッチ)である。トランジスタ204は、フローティングディフュージョン部205の電位により、画素信号出力線206の電圧を決めるためのソースフォロワトランジスタ(増幅トランジスタ)である。トランジスタ204は、ゲートがフローティングディフュージョン部205に接続され、ソースが画素信号出力線206に接続され、ドレインが電源に接続される。

また、VRESは、フローティングディフュージョン部205をリセットするための電源線であり、リセットトランジスタ203のドレインに接続されている。電源線VRESの電位は、フローティングディフュージョン部205を高い電位にリセットするときにはVRESHという高い電位になり、フローティングディフュージョン部205を低い電位にリセットするときにはVRESLという低い電位になる。pRESは、リセットトランジスタ203のゲートに接続され、フローティングディフュージョン部205に電源線VRESの電位を書き込むときにハイレベルになる。pTXは、光電変換素子201で光電変換された電荷をフローティングディフュージョン部205に転送するための制御線であり、転送トランジスタ202のゲートに接続され、光電変換素子201の電荷を読み出すときにハイレベルになる。

図3は、本実施形態における信号読み出し部の構成例を示す図である。図3において、図2に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。

図3において、302は画素信号出力線206を任意の電圧に固定するためのクリップトランジスタである。クリップトランジスタ302のゲートには、フローティングディフュージョン部205のリセット中においては、スイッチ303がオンすることにより電圧VCLIPHが印加される。また、クリップトランジスタ302のゲートには、転送トランジスタ202がオンして光電変換素子201の電荷を読み出しているときには、スイッチ304がオンすることにより電圧VCLIPLが印加される。スイッチ303は信号pclipにより制御され、スイッチ304は信号pclipの反転信号である信号pclip_bにより制御される。

クリップトランジスタ302及びスイッチ303、304を含むクリップ回路は、画素信号出力線206、言い換えれば増幅回路の入力を任意の電圧に固定する電圧固定部である。クリップ回路は、例えば強い光の入射した時に、光電変換素子201からあふれた電荷によってフローティングディフュージョン部205の電位が低下し、画素信号出力線206の電圧が下がることを抑制する。これにより、画素信号出力線206のダイナミックレンジを確保し、高輝度の被写体を撮影した時の黒つぶれを抑制する。

301はソースフォロワトランジスタ204及びクリップトランジスタ302の負荷電流源である。306は、列毎に配置され画素から読み出した信号を増幅するための増幅回路である。305は、画素信号出力線206の電圧をクランプするクランプ容量であり、307は増幅回路306の出力を増幅回路306の入力にフィードバックするフィードバック容量である。容量305の容量値と容量307の容量値との比で、増幅回路306のゲインが決まる。308はクランプ容量305をリセットするためのスイッチであり、信号pc0rにより制御される。スイッチ308がオンしている(導通状態とされる)ときにクランプ容量305にクランプされた画素信号出力線206の電圧を基準として、そこからの画素信号出力線206の電圧の変化分が増幅回路306でゲイン倍され出力される。

増幅回路306は、例えばソース接地増幅回路や演算増幅器で構成される。309は、増幅回路306の負荷電流源であり、増幅回路306にバイアス電流を供給する。電流源309は、本実施形態ではPMOSトランジスタで構成されており、基準電圧は電源電圧になる。電流源トランジスタ309のゲート電圧は、バイアス線pbより供給される。310は電流源トランジスタ309のゲート電圧を保持するための保持部であり、311は電流源トランジスタ309のゲート電圧を保持部310へサンプリングするためのサンプリング部である。保持部310は、サンプリング部311によってサンプリングされた電圧を保持し、電流源トランジスタ309の基準電圧に対するゲート電圧がサンプリングされた電圧になるよう制御する。図4に一例を示すように、サンプリング部311は、例えば信号p_spbiasにより制御されるスイッチ401であり、保持部310は、例えば容量402である。スイッチ401を介してバイアス線pbと電流源トランジスタ309のゲートとが接続され、電流源トランジスタ309のゲートと電流源トランジスタ309の基準電位である電源電圧を供給する電源線との間に容量402が接続される。

次に、本発明の実施形態に係る固体撮像装置での動作について説明する。なお、以下の説明では、パルス(信号)のハイレベルを“H”と記し、パルス(信号)のローレベルを“L”と記す。

(第1の実施形態)
図5は、第1の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。以下の説明では、画素からの信号の読み出し動作を行う期間において、読み出し回路102はオフ状態(非動作状態)にされることがない。
まず、各パルスについて説明する。
HDは、画素領域101のある1つの行の読み出し開始信号である。読み出し開始信号HDがタイミングジェネレータ107に供給されることで、タイミングジェネレータ107が以下に説明する各制御パルスを生成し出力する。

pclipは、図3に示したクリップ回路のスイッチ303を制御する制御パルスである。制御パルスpclipが“H”であるときにスイッチ303がオン(導通状態)とされ、クリップトランジスタ302のゲート電圧が電圧VCLIPHになる。なお、クリップ回路のスイッチ304には、制御パルスpclipの反転信号であるpclip_bが制御パルスとして与えられる。制御パルスpclip_bが“H”(制御パルスpclipが“L”)であるときにスイッチ304がオン(導通状態)とされ、クリップトランジスタ302のゲート電圧が電圧VCLIPLになる。

presは、読み出す画素のリセットトランジスタ203のゲートに与えられ、リセットトランジスタ203を制御するための制御パルスである。制御パルスpresが“H”であるときにリセットトランジスタ203がオン(導通状態)になる。
vresは、読み出す画素のリセットトランジスタ203のドレインに接続される電源であり、ハイレベルはVRESHという任意の電位であり、ローレベルはVRESLという任意の電位である。
ptxは、読み出す画素の転送トランジスタ202のゲートに与えられ、転送トランジスタ202を制御するための制御パルスである。制御パルスptxが“H”であるときに転送トランジスタ202がオン(導通状態)になる。

pres_shは、電子シャッターを行う画素のリセットトランジスタ203のゲートに与えられ、リセットトランジスタ203を制御するための制御パルスである。制御パルスpres_shが“H”であるときにリセットトランジスタ203がオン(導通状態)になる。
vres_shは、電子シャッターを行う画素のリセットトランジスタ203のドレインに接続される電源である。電源vres_shにおけるハイレベル及びローレベルは、前述の電源vresと同じである。
ptx_shは、電子シャッターを行う画素の転送トランジスタ202のゲートに与えられ、転送トランジスタ202を制御するための制御パルスである。制御パルスptx_shが“H”であるときに転送トランジスタ202がオン(導通状態)になる。

pc0rは、図3に示したスイッチ308に印加され、増幅回路のクランプ容量305をリセットするための制御パルスである。制御パルスpc0rが“H”であるときにスイッチ308がオン(導通状態)になり増幅回路がリセットされる。
p_spbiasは、サンプル部311であるスイッチ401を制御し、バイアス線pbの電位を保持部310である容量402にサンプリングするための制御パルスである。制御パルスp_spbiasが“H”であるときにスイッチ401がオン(導通状態)になる。

また、図中ADCDは、A/D変換動作の実行期間を示し、“H”のときにA/D変換動作を実行しているものとする。VOUT1は画像信号出力線206の電位である。また、VOUT2は増幅回路の出力電位であり、LVSを飽和レベル、LVRをリセットレベルとする。

時刻t0において、読み出し開始信号HDが“L”になり、タイミングジェネレータ106で各制御パルスが生成され、ある行の読み出し動作が開始される。
時刻t3において、制御パルスpclipが“H”とされ、クリップ回路のスイッチ303がオンしクリップトランジスタ302のゲート電圧が電圧VCLIPHとなる。また、制御パルスpc0rが“H”とされ、増幅回路306がリセットされる。

このとき、クリップトランジスタ302のゲート電圧が電圧VCLIPHになることで、画素信号出力線206の電圧は、クリップトランジスタ302でクリップされ、下記の(式1)で示されるVline1になる。
Vline1=VCLIPH−Vth−ΔVod …(式1)
ここで、Vthはクリップトランジスタ302の閾値電圧であり、ΔVodはクリップトランジスタ302のオーバードライブ電圧である。
また、増幅回路306はリセットされているので、画素信号出力線206の電圧によらず、増幅回路306の出力は初期化され、増幅回路の出力負荷である電流源トランジスタ309は飽和領域で動作する。

時刻t4において、電源vresが“H”、すなわち読み出す画素行のリセットトランジスタ203のドレインの電圧が電圧VRESHになる。
時刻t5において、制御パルスpresが“H”とされ、読み出す画素行のリセットトランジスタ203がオンし、フローティングディフュージョン部205の電位が電圧VRESHにリセットされる。
これは、画素信号出力線206の電圧が、読み出す画素のソースフォロワトランジスタ204のゲート電圧で決まるようにするための動作であり、選択動作と呼ぶ。

このとき、画素信号出力線206の電圧は、下記の(式2)で示されるVline2になる。
Vline2=VRESH−Vthsf−ΔVodsf …(式2)
ここで、Vthsfはソースフォロワトランジスタ204の閾値電圧であり、ΔVodsfはソースフォロワトランジスタ204のオーバードライブ電圧である。
また、クリップトランジスタ302でクリップされた画素信号出力線206の電圧Vline1と、読み出す画素のソースフォロワトランジスタ204がオンしているときの画素信号出力線の電圧Vline2の大小関係は、Vline1<Vline2である。

時刻t6において、制御パルスpresが“L”とされ、リセットトランジスタ203がオフし、フローティングディフュージョン部205がフローティングになり、読み出す画素の選択動作を終了する。
時刻t7において、制御パルスpc0rが“L”とされ、スイッチ308がオフして増幅回路306のリセット動作が終了する。
このあと、画素信号出力線206の電圧が変化すると、その変化分が増幅回路306によって増幅されて後段の回路(本実施形態ではAD変換器)に供給される。
時刻t8において、フローティングディフュージョン部205のリセットレベル(N信号)のAD変換処理が開始され、時刻t9においてN信号のAD変換処理が終了する。

時刻t10において、制御パルスpclipが“L”とされ、スイッチ303がオフするとともにスイッチ304がオンする。これにより、クリップトランジスタ302のゲート電圧が電圧VCLIPLになる。また、制御パルスptxが“H”になり、読み出す画素の転送トランジスタ202がオンし、光電変換素子201での光電変換により蓄積された電荷がフローティングディフュージョン部205に転送される。したがって、画素信号出力線206の電圧が、光電変換素子201に蓄積された電荷量によって低下する。その低下した電圧を増幅回路306が反転増幅する。このとき、光電変換された電荷量が多いために増幅回路306の出力が飽和した場合には、電流源トランジスタ309のドレイン電圧が上昇し、電流源トランジスタ309が線形動作に入る。本実施形態においては、時刻t10で増幅回路306の出力が飽和し、電流源トランジスタ309は線形動作に入るものとする。

時刻t11において、制御パルスptxが“L”とされ、読み出す画素の転送トランジスタ202がオフし、光電変換素子201で光電変換された電荷のフローティングディフュージョン部205への読み出し(転送)が終了する。
時刻t12において、光電変換素子201から読み出した信号(S信号)のAD変換処理が開始され、時刻t13においてS信号のAD変換処理が終了する。

時刻t14において、読み出す画素の電源vresが“L”、すなわち読み出す画素行のリセットトランジスタ203のドレインの電圧が電圧VRESLになる。また、電源vres_shが“H”、すなわち電子シャッターを行う画素のリセットトランジスタ203のドレインの電圧が電圧VRESHになる。
時刻t15において、読み出す画素の制御パルスpresが“H”とされ、フローティングディフュージョン部205の電位が電圧VRESLにリセットされ、非選択動作が行われる。また、制御パルスpres_shが“H”とされ、電子シャッターを行う画素のリセットトランジスタ203がオンし、フローティングディフュージョン部205の電位が電圧VRESHになる。

電子シャッターを行う画素のソースフォロワトランジスタ204のゲート電圧が電圧VRESHになるので、画素信号出力線206の電圧は、下記の(式3)で示されるVline3になる。
Vline3=VRESH−Vthsf−ΔVodsf …(式3)
ここで、Vthsfはソースフォロワトランジスタ204の閾値電圧であり、ΔVodsfはソースフォロワトランジスタ204のオーバードライブ電圧である。このとき、同時に複数の行の画素をリセットしようとすると、1つのソースフォロワトランジスタ204が流す電流値が少なくなり、オーバードライブ電圧ΔVodsfが小さくなる。そのため、電子シャッターを行う画素のフローティングディフュージョン部205の電位が電圧VRESHにリセットされている画素信号出力線206の電圧Vline3は、電圧Vline2よりも高くなる。本実施形態において、その点に関しては本質ではないため、便宜上Vline2=Vline3とする。
画素信号出力線206の電圧が読み出す画素を選択動作したときと近いレベルまで上がるので、増幅回路306の出力は低下し、電流源トランジスタ309も再び飽和領域での動作に戻る。

時刻t16において、制御パルスptx_shが“H”とされ、電子シャッターを行う画素の転送トランジスタ202がオンし、リセットトランジスタ203と転送トランジスタ202を介して光電変換素子201がリセットされる。
時刻t17において、制御パルスptx_shが“L”とされ、電子シャッターを行う画素の転送トランジスタ202がオフし、光電変換素子201のリセットが終了する。
時刻t18において、電源vres_shが“L”、すなわち電子シャッターを行う画素行のリセットトランジスタ203のドレインの電圧が電圧VRESLになる。このとき、電子シャッターを行う画素のリセットトランジスタはまだオンしているので、フローティングディフュージョン部205の電位が電圧VRESLになる。したがって、再び画素信号出力線206の電圧は低下し、増幅回路306の出力が飽和する。
時刻t19において、制御パルスpres_shが“L”とされ、電子シャッターを行う画素のリセットトランジスタ203がオフする。

ここで、図5において、T501は読み出し画素の選択動作期間、T502は増幅回路306のリセット期間、T503は電流源トランジスタ309のゲート電圧(バイアス線pbの電位)のサンプリング期間、T504は水平転送期間である。また、T505はN信号のA/D変換期間、T506は読み出し画素の電荷読み出し期間、T507はS信号のA/D変換期間、T508は読み出し画素の非選択動作期間である。また、T509は電子シャッター期間、T510は電子シャッターを行う画素の非選択動作期間、T511は水平転送期間である。

本実施形態では、期間T503として示すように、制御パルスpc0rが“H”とされる時刻t3より前に、制御パルスp_spbiasが“H”とされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みが開始される。そして、制御パルスpc0rが“L”とされる時刻t7よりも前に、制御パルスp_spbiasが“L”とされ、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。

つまり、増幅回路306がリセットされている期間中(電流源トランジスタ309が飽和領域で動作している期間中)に、保持部310へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みを終了する。このように、第1の実施形態によれば、電流源トランジスタ309が飽和領域で動作している状態でバイアス線pbの電位をサンプリングし保持することで、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。

(第2の実施形態)
図6は、第2の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻t0、t3〜t19での動作は、前述した第1の実施形態と同様であるので、その説明は省略する。図6において、T601は読み出し画素の選択動作期間、T602は増幅回路306のリセット期間、T603は電流源トランジスタ309のゲート電圧(バイアス線pbの電位)のサンプリング期間、T604は水平転送期間である。また、T605はN信号のA/D変換期間、T606は読み出し画素の電荷読み出し期間、T607はS信号のA/D変換期間、T608は読み出し画素の非選択動作期間である。また、T609は電子シャッター期間、T610は電子シャッターを行う画素の非選択動作期間、T611は水平転送期間である。

第2の実施形態では、図6において期間T603として示すように、制御パルスpresが“H”とされる時刻t5より前に、制御パルスp_spbiasが“H”とされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みが開始される。そして、制御パルスpresが“L”となった後でA/D変換処理が開始される時刻t8より前に、制御パルスp_spbiasが“L”とされる。これにより、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。

つまり、読み出す画素の選択動作を行い、画素信号出力線206の電圧を初期状態に戻した状態で、保持部310へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みを行う。このとき、増幅回路306の入力レベルが初期状態に近い状態であるために、増幅回路306は正常な動作点で動作し、電流源トランジスタ309も飽和領域で動作している。このように、第2の実施形態によれば、電流源トランジスタ309が飽和領域で動作している状態でバイアス線pbの電位をサンプリングし保持することで、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。

(第3の実施形態)
図7は、第3の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻t0、t3〜t19での動作は、前述した第1の実施形態と同様であるので、その説明は省略する。図7において、T701は読み出し画素の選択動作期間、T702は増幅回路306のリセット期間、T703は水平転送期間である。また、T704はN信号のA/D変換期間、T705は読み出し画素の電荷読み出し期間、T706はS信号のA/D変換期間、T707は読み出し画素の非選択動作期間である。また、T708は電子シャッター期間、T709は電流源トランジスタ309のゲート電圧(バイアス線pbの電位)のサンプリング期間、T710は電子シャッターを行う画素の非選択動作期間、T711は水平転送期間である。

第3の実施形態では、図7において期間T709として示すように、制御パルスpres_shが“H”とされる時刻t15とほぼ同時に、制御パルスp_spbiasが“H”とされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みが開始される。そして、制御パルスpres_shが“L”とされる時刻t18より前に、制御パルスp_spbiasが“L”とされ、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。

つまり、電子シャッターを行う画素のノード205が高い電位にあり、画素信号出力線206の電圧を初期状態に近い電圧にした状態で、保持部310へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みを行う。このとき、増幅回路306の入力レベルが初期状態に近い状態であるために、増幅回路306は正常な動作点で動作し、電流源トランジスタ309も飽和領域で動作している。このように、第3の実施形態によれば、電流源トランジスタ309が飽和領域で動作している状態でバイアス線pbの電位をサンプリングし保持することで、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。

(第4の実施形態)
図8は、第4の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻t0、t3〜t19での動作は、前述した第1の実施形態と同様であるので、その説明は省略する。図8において、T801は読み出し画素の選択動作期間、T802は増幅回路306のリセット期間、T803は電流源トランジスタ309のゲート電圧(バイアス線pbの電位)のサンプリング期間、T804は水平転送期間である。また、T805はN信号のA/D変換期間、T806は読み出し画素の電荷読み出し期間、T807はS信号のA/D変換期間、T808は読み出し画素の非選択動作期間である。また、T809は電子シャッター期間、T810は電子シャッターを行う画素の非選択動作期間、T811は水平転送期間である。

第4の実施形態では、図8において期間T803として示すように、制御パルスpclipが“H”とされる時刻t3より前に、制御パルスp_spbiasが“H”とされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位(電流源トランジスタ309のゲート電圧)の書き込みが開始される。そして、制御パルスpclipが“L”とされる時刻t10より前で、かつAD変換処理が開始される時刻t8より前に、制御パルスp_spbiasが“L”とされる。これにより、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。

図8においては、制御パルスpresが“L”とされる時刻t6から画素信号出力線206の電圧が下がり始めている。これは高輝度の被写体を撮影した時に光電変換素子201からノード205に電荷があふれたり、光電変換素子201に光があたったりしてノード205の電位が低下していることを表している。このとき、制御パルスpclipが“H”である期間はクリップトランジスタ302の作用により、画素信号出力線206の電圧は電圧Vline1より下がることがない。

また、図8に示すように、増幅回路306のリセットが終わる時刻t7以降に高輝度の被写体の撮影によって画素信号出力線206の電圧が変化すると、増幅回路306の出力が上がる。しかし、前述したようにクリップトランジスタ302の作用により、画素信号出力線206の電圧は電圧Vline1以下に下がることはないので、増幅回路306の出力が飽和することもなく、電流源トランジスタ309が線形動作に入ることもない。

したがって、第4の実施形態によれば、クリップトランジスタ302でのゲート電圧が高い期間に、バイアス線pbの電位(電流源トランジスタ309のゲート電圧)をサンプリングして保持する。これにより、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。したがって、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。

なお、前述した第1〜第4の実施形態においては、制御パルスp_spbiasの立ち上がりについても規定しているが、立ち上がり位置は限定されず自由に設定可能である。また、1HDにつき1回、すなわち1HD毎に保持部310へのバイアス線pbの電圧の書き込みを行うようにしているが、1HD毎に書き込み直す必要はなく、例えば1フレームにつき1回の書き込みを行うようにしても良い。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

101…画素領域、102…読み出し回路、106…タイミングジェネレータ、206…画素信号出力線、301…電流源、302…クリップトランジスタ、305…クランプ容量、306…増幅回路、307…フィードバック容量、308…スイッチ、309…電流源トランジスタ、310…保持部、311…サンプリング部、pb…バイアス線

Claims (5)

  1. アレイ状に配置された複数の画素と、
    前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
    前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
    バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
    前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、
    前記増幅回路がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
  2. アレイ状に配置された複数の画素と、
    前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
    前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
    バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
    前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部と、
    前記増幅回路の入力を任意の電圧に固定する電圧固定部を備え、
    前記電圧固定部が動作し前記増幅回路の入力が任意の電圧に固定されている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
  3. アレイ状に配置された複数の画素と、
    前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
    前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
    バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
    前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、
    電子シャッターを行う前記画素がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
  4. アレイ状に配置された複数の画素と、
    前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
    前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
    バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
    前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、
    前記画素の各々は、
    光電変換素子と、
    前記光電変換素子で光電変換された信号をフローティングディフュージョン部に転送する転送スイッチと、
    前記フローティングディフュージョン部をリセットするリセットスイッチと、
    前記フローティングディフュージョン部にゲートが接続された増幅トランジスタとを含み、
    前記フローティングディフュージョン部がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
  5. 前記サンプリング部は、前記バイアス線と前記電流源トランジスタのゲートとの接続を制御するスイッチを有し、
    前記保持部は、前記電流源トランジスタのソースとゲートとの間に接続される容量を有することを特徴とする請求項1〜4の何れか1項に記載の固体撮像装置。
JP2011223340A 2011-10-07 2011-10-07 固体撮像装置 Active JP5930651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011223340A JP5930651B2 (ja) 2011-10-07 2011-10-07 固体撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011223340A JP5930651B2 (ja) 2011-10-07 2011-10-07 固体撮像装置
US13611476 US8928786B2 (en) 2011-10-07 2012-09-12 Solid-state imaging apparatus and method of driving the same

Publications (2)

Publication Number Publication Date
JP2013085110A true JP2013085110A (ja) 2013-05-09
JP5930651B2 true JP5930651B2 (ja) 2016-06-08

Family

ID=48041849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011223340A Active JP5930651B2 (ja) 2011-10-07 2011-10-07 固体撮像装置

Country Status (2)

Country Link
US (1) US8928786B2 (ja)
JP (1) JP5930651B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5858652B2 (ja) * 2011-06-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5484422B2 (ja) 2011-10-07 2014-05-07 キヤノン株式会社 固体撮像装置
JP6057602B2 (ja) 2012-08-10 2017-01-11 キヤノン株式会社 固体撮像装置
JP6319946B2 (ja) 2013-04-18 2018-05-09 キヤノン株式会社 固体撮像装置及び撮像システム
JP6100074B2 (ja) 2013-04-25 2017-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP6192390B2 (ja) * 2013-07-05 2017-09-06 キヤノン株式会社 光電変換装置、光電変換システム
JP6274788B2 (ja) 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP5886806B2 (ja) 2013-09-17 2016-03-16 キヤノン株式会社 固体撮像装置
JP6239975B2 (ja) 2013-12-27 2017-11-29 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP6245997B2 (ja) 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP6057931B2 (ja) 2014-02-10 2017-01-11 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6351288B2 (ja) 2014-02-17 2018-07-04 キヤノン株式会社 固体撮像装置及び撮像システム
JP2015185855A (ja) 2014-03-20 2015-10-22 株式会社東芝 固体撮像装置
JP6412328B2 (ja) 2014-04-01 2018-10-24 キヤノン株式会社 固体撮像装置およびカメラ
JP6385193B2 (ja) 2014-08-14 2018-09-05 キヤノン株式会社 固体撮像装置及び撮像システム
US9979916B2 (en) 2014-11-21 2018-05-22 Canon Kabushiki Kaisha Imaging apparatus and imaging system
US9716823B2 (en) 2014-12-26 2017-07-25 Canon Kabushiki Kaisha Image pickup apparatus, image pickup system, and method of driving image pickup apparatus
US9900520B2 (en) 2015-07-15 2018-02-20 Canon Kabushiki Kaisha Image pickup apparatus having a clip limiting feature to avoid image smear
US9966398B2 (en) 2015-08-13 2018-05-08 Canon Kabushiki Kaisha Solid-state imaging device
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261046A (ja) 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
JP3571909B2 (ja) 1998-03-19 2004-09-29 キヤノン株式会社 固体撮像装置及びその製造方法
JP4309543B2 (ja) * 2000-01-17 2009-08-05 オリンパス株式会社 固体撮像素子
JP3793016B2 (ja) * 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
EP1341377B1 (en) 2002-02-27 2018-04-11 Canon Kabushiki Kaisha Signal processing device for image pickup apparatus
JP3728260B2 (ja) 2002-02-27 2005-12-21 キヤノン株式会社 光電変換装置及び撮像装置
JP3833125B2 (ja) 2002-03-01 2006-10-11 キヤノン株式会社 撮像装置
JP3840214B2 (ja) 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP4514188B2 (ja) 2003-11-10 2010-07-28 キヤノン株式会社 光電変換装置及び撮像装置
JP3793202B2 (ja) 2004-02-02 2006-07-05 キヤノン株式会社 固体撮像装置
JP4067054B2 (ja) 2004-02-13 2008-03-26 キヤノン株式会社 固体撮像装置および撮像システム
JP4971586B2 (ja) 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP5089017B2 (ja) 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP2006101479A (ja) 2004-09-02 2006-04-13 Canon Inc 固体撮像装置及びそれを用いたカメラ
JP4459099B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4794877B2 (ja) 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
JP4677258B2 (ja) 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP4459098B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4804254B2 (ja) 2006-07-26 2011-11-02 キヤノン株式会社 光電変換装置及び撮像装置
JP4956084B2 (ja) 2006-08-01 2012-06-20 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP4185949B2 (ja) 2006-08-08 2008-11-26 キヤノン株式会社 光電変換装置及び撮像装置
JP5123601B2 (ja) 2006-08-31 2013-01-23 キヤノン株式会社 光電変換装置
JP4979375B2 (ja) 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP4110193B1 (ja) 2007-05-02 2008-07-02 キヤノン株式会社 固体撮像装置および撮像システム
JP2009021809A (ja) 2007-07-11 2009-01-29 Canon Inc 撮像装置の駆動方法、撮像装置、及び撮像システム
JP5164531B2 (ja) 2007-11-13 2013-03-21 キヤノン株式会社 固体撮像装置
JP5014114B2 (ja) 2007-12-28 2012-08-29 キヤノン株式会社 撮像装置及び撮像システム
JP5366396B2 (ja) 2007-12-28 2013-12-11 キヤノン株式会社 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム
JP2009177749A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置
JP4685120B2 (ja) 2008-02-13 2011-05-18 キヤノン株式会社 光電変換装置及び撮像システム
JP5111157B2 (ja) 2008-02-27 2012-12-26 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
JP5268389B2 (ja) 2008-02-28 2013-08-21 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP5371463B2 (ja) 2008-02-28 2013-12-18 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
JP5094498B2 (ja) 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
JP2009290628A (ja) * 2008-05-30 2009-12-10 Olympus Corp 固体撮像装置
JP5102115B2 (ja) 2008-06-05 2012-12-19 キヤノン株式会社 撮像装置、及び撮像システム
JP5279352B2 (ja) 2008-06-06 2013-09-04 キヤノン株式会社 固体撮像装置
JP5224942B2 (ja) 2008-06-30 2013-07-03 キヤノン株式会社 固体撮像装置
JP5274166B2 (ja) 2008-09-10 2013-08-28 キヤノン株式会社 光電変換装置及び撮像システム
JP4891308B2 (ja) 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
JP5284132B2 (ja) 2009-02-06 2013-09-11 キヤノン株式会社 固体撮像装置、撮像システム、および撮像装置の駆動方法
US20100271517A1 (en) * 2009-04-24 2010-10-28 Yannick De Wit In-pixel correlated double sampling pixel
JP2011004390A (ja) 2009-05-18 2011-01-06 Canon Inc 撮像装置、撮像システム、及び撮像装置の駆動方法
JP5511220B2 (ja) 2009-05-19 2014-06-04 キヤノン株式会社 固体撮像装置
JP5482137B2 (ja) * 2009-11-19 2014-04-23 ソニー株式会社 固体撮像装置、負荷電流源回路
US8587708B2 (en) * 2011-01-27 2013-11-19 Aptina Imaging Corporation Image sensors with low noise mode for pixel array current bias
WO2012107995A1 (ja) * 2011-02-08 2012-08-16 国立大学法人東北大学 固体撮像素子及びその駆動方法

Also Published As

Publication number Publication date Type
US20130088625A1 (en) 2013-04-11 application
US8928786B2 (en) 2015-01-06 grant
JP2013085110A (ja) 2013-05-09 application

Similar Documents

Publication Publication Date Title
US8400546B2 (en) Image capturing device, image capturing system, and method of driving image capturing device
US20070097240A1 (en) Amplification-type cmos image sensor of wide dynamic range
US6791613B2 (en) Signal processing apparatus
US20040080644A1 (en) Solid state image sensor with fixed pattern noise reduction
US20100309356A1 (en) Solid state imaging device and method for driving the same
US20140036121A1 (en) Solid-state image sensor, camera, and method of driving solid-state image sensor
US20050104985A1 (en) Solid-state imaging device and its drive method
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US20060044243A1 (en) Dual pinned diode pixel with shutter
US20080252742A1 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
JP2007019682A (ja) Ad変換装置並びに半導体装置
US20100002114A1 (en) Image sensing apparatus and imaging system
JP2002051263A (ja) 固体撮像装置およびカメラシステム
JP2003018471A (ja) 固体撮像装置
US20130062503A1 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
JP2007151069A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8508637B2 (en) Image sensor and image processing method to acquire a high-sensitivity image
US20100079648A1 (en) Driving method of solid-state imaging apparatus
JP2005065074A (ja) 高速撮像装置
JP2001230974A (ja) 固体撮像装置及び撮像システム
US8174598B2 (en) Solid state image capture device and camera system
US20080252764A1 (en) Photoelectric conversion apparatus and image capturing system
US20100149366A1 (en) Photoelectric conversion device, imaging system, and photoelectric conversion device driving method
US20100231767A1 (en) Solid-state imaging apparatus and method for driving the same
US20100259430A1 (en) Power-supply-noise cancelling circuit and solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426