JP2010147948A - 撮像装置及び撮像システム - Google Patents

Abstract

【課題】複数の出力アンプのオフセットのばらつきが画質に与える影響を低減できるようなＯＢ補正処理用の基準信号を出力することができる撮像装置を提供する。
【解決手段】撮像装置は、複数の有効画素をそれぞれ含む複数の有効画素ブロックが少なくとも行方向に配列された有効領域と、前記有効領域に対して行方向に隣接した領域であって複数の遮光画素を含む遮光画素ブロックが配された遮光領域とを有した画素配列と、前記複数の有効画素ブロックから信号を読み出す複数の有効読み出しブロックと、前記遮光画素ブロックから基準信号をそれぞれ読み出す複数の遮光読み出しブロックと、前記遮光画素ブロックから前記複数の遮光読み出しブロックへ分岐するように接続する接続部と、前記複数の遮光読み出しブロックから転送された複数の基準信号を並行して出力し、その後、前記複数の有効読み出しブロックから転送された複数の信号を並行して出力する複数の出力アンプとを備える。
【選択図】図１

Description

本発明は、撮像装置及び撮像システムに関する。

特許文献１には、図１１（ｂ）に示すように、撮像素子２０が画素部ＰＵと周辺回路部ＰＣＵとから構成されることが記載されている。画素部ＰＵは、画素ブロックを行方向に５個連接して配列し、第１及び第５ブロック目を遮光部２１，２５に、第２乃至第４ブロック目を受光部２２〜２４に割り当てて形成される。周辺回路部ＰＣＵは、遮光部２１と受光部２２、受光部２３、及び、受光部２４と遮光部２５から信号の読み出しをそれぞれ行う３個の読み出し回路２６〜２８を有する。

各読み出し回路２６〜２８は、特許文献１の図８に示すように、各画素からの信号（電荷）を受けて水平方向へ転送する水平転送ＣＣＤ８２，８５，８８と、水平転送ＣＣＤから転送された信号を出力する出力アンプ８３，８６，８９とをそれぞれ含む。

また、特許文献１には、図１２に示すように、撮像素子２０の後段に、クランプ回路３０を設けることが記載されている。クランプ回路３０は、遮光部２１の信号レベルを基準信号としてサンプリングして保持するためのサンプルホールド回路３４と、各受光部から読み出された信号（素子出力１〜３）の黒レベルをクランプするための差動アンプ３１〜３３とを含む。
特開２００３−１３４４０２号公報

特許文献１には、画素部ＰＵが図１１（ａ）に示す光を受けた場合、撮像素子２０が図１１（ｃ）〜（ｊ）に示す動作を行うことが記載されている。

具体的には、水平同期信号がアクティブになるタイミングｔ０から所定期間ＴＳ１経過後のタイミングｔ１において、遮光部２１の信号が読み出し回路２６により読み出され素子出力１としてクランプ回路３０へ出力される。

タイミングｔ２において、クランプ回路３０におけるサンプルホールド回路３４は、アクティブなクランプパルスを受けて、素子出力１の信号をサンプルホールドする。サンプルホールド回路３４は、素子出力１の信号を黒レベルの基準信号として保持する。

タイミングｔ０から所定期間ＴＳ２経過後のタイミングｔ３において、受光部２２〜２４の信号がそれぞれ読み出し回路２６〜２８により読み出され素子出力１〜３としてクランプ回路３０へ出力される。クランプ回路３０における差動アンプ３１〜３３は、それぞれ、素子出力１〜３の信号から、サンプルホールド回路３４に保持された基準信号を減算して（ＯＢ補正処理を行い）クランプ出力１〜３として出力する。

ここで、サンプルホールド回路３４に保持された基準信号は、タイミングｔ２における遮光部２１から出力された信号に、特許文献１の図８に示す出力アンプ８３のオフセットが重畳されたものであると考えられる。それに対して、タイミングｔ３における素子出力１〜３の信号は、それぞれ、受光部２２〜２４から出力された信号に、特許文献１の図１０に示す出力アンプ８３，８６，８９のオフセットが重畳されたものであると考えられる。

すなわち、タイミングｔ３において、差動アンプ３１は、サンプルホールド回路３４に保持された基準信号と素子出力１との差分を取る。これにより、差動アンプ３１は、出力アンプ８３のオフセットが除去された差分信号をクランプ出力１として出力する。

一方、タイミングｔ３において、差動アンプ３２は、サンプルホールド回路３４に保持された基準信号と素子出力２との差分を取る。これにより、差動アンプ３２は、出力アンプ８６のオフセットと出力アンプ８３のオフセットとの差がノイズとして含まれた差分信号をクランプ出力２として出力する。また、タイミングｔ３において、差動アンプ３３は、サンプルホールド回路３４に保持された基準信号と素子出力３との差分を取る。これにより、差動アンプ３３は、出力アンプ８９のオフセットと出力アンプ８３のオフセットとの差がノイズとして含まれた差分信号をクランプ出力３として出力する。

出力アンプ８３，８６，８９のオフセットがばらついている場合、クランプ出力１〜３が互いに異なるレベルのノイズを含むことになるので、クランプ出力１〜３を合成して得られた画像の画質が低下する可能性がある。

本発明の目的は、複数の出力アンプのオフセットのばらつきが画質に与える影響を低減できるようなＯＢ補正処理用の基準信号を出力することができる撮像装置を提供することにある。

本発明の第１側面に係る撮像装置は、複数の有効画素をそれぞれ含む複数の有効画素ブロックが少なくとも行方向に配列された有効領域と、前記有効領域に対して行方向に隣接した領域であって複数の遮光画素を含む遮光画素ブロックが配された遮光領域とを有した画素配列と、前記複数の有効画素ブロックから信号を読み出す複数の有効読み出しブロックと、複数の遮光読み出しブロックと、前記遮光画素ブロックと前記複数の遮光読み出しブロックとを接続する接続部と、複数の出力アンプとを備え、前記複数の遮光読み出しブロックは、前記遮光画素ブロックから前記接続部を介して複数の基準信号を読み出し、前記複数の出力アンプは、前記複数の遮光読み出しブロックから転送された複数の基準信号を並行して出力し、その後、前記複数の有効読み出しブロックから転送された複数の信号を並行して出力することを特徴とする。

本発明の第２側面に係る撮像装置は、複数の有効画素をそれぞれ含む複数の有効画素ブロックが少なくとも行方向に配列された有効領域と、前記有効領域に対して行方向に隣接した領域であって複数の遮光画素を含む遮光画素ブロックが配された遮光領域とを有した画素配列と、前記複数の有効画素ブロックから信号を読み出す複数の有効読み出しブロックと、前記遮光画素ブロックから基準信号を読み出す遮光読み出しブロックと、複数の出力アンプと、前記遮光読み出しブロックと前記複数の出力アンプとを接続する接続部とを備え、前記複数の出力アンプは、前記遮光読み出しブロックから前記接続部を介して転送された複数の基準信号を並行して出力し、その後、前記複数の有効読み出しブロックから転送された複数の信号を並行して出力することを特徴とする。

本発明の第３側面に係る撮像システムは、本発明の第１側面又は第２側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。

本発明によれば、複数の出力アンプのオフセットのばらつきが画質に与える影響を低減できるようなＯＢ補正処理用の基準信号を出力することができる撮像装置を提供することができる。

本発明の第１実施形態に係る撮像装置１５０について、図１及び図３を用いて説明する。図１及び図３は、本発明の第１実施形態に係る撮像装置１５０の構成を示す図である。

撮像装置１５０は、画素配列ＰＡ、垂直走査回路１２３、接続部１４５、複数の遮光読み出しブロックＳＲＢ１〜ＳＲＢ３、及び複数の有効読み出しブロックＥＲＢ１〜ＥＲＢ３を備える。撮像装置１５０は、複数の第１のスイッチ群１１４−１〜１１４−３、複数の第２のスイッチ群１１５ａ−１〜１１５ｃ−３、水平走査回路１１９−１〜１１９−３、及び複数の出力アンプ１１８−１〜１１８−３を備える。

画素配列ＰＡは、有効領域ＥＡと遮光領域ＳＡとを有する。遮光領域ＳＡは、有効領域に対して行方向に（例えば、図１における左側に）隣接した領域である。

有効領域ＥＡでは、複数の有効画素ブロックＥＰＢ１〜ＥＰＢ３が少なくとも行方向に配列されている。各有効画素ブロックＥＰＢ１〜ＥＰＢ３は、複数の有効画素１００ｂ（図３参照）を含む。なお、図１には、列方向に配列された複数の有効画素が白い四角で示され、各有効画素ブロックが４行×３列の有効画素１００ｂを含む場合が例示されている。

遮光領域ＳＡでは、遮光画素ブロックＳＰＢが配されている。遮光画素ブロックＳＰＢは、複数の遮光画素１００ａ（図３参照）を含む。遮光画素１００ａは、暗電流分の出力を得るためや、読み出し行にオフセットとして混入するノイズなどの補正用出力を得るためなどの目的で設けられている。このため、遮光領域ＳＡは、画素配列ＰＡにおける端部に配置されている。なお、図１には、列方向に配列された複数の遮光画素１００ａが斜線の四角で示され、遮光画素ブロックが４行×１列の遮光画素１００ａを含む場合が例示されている。

ここで、遮光画素１００ａ又は有効画素１００ｂは図４に示す等価回路で示す構成となっている。図４は、遮光画素１００ａ又は有効画素１００ｂの構成を示す図である。

遮光画素１００ａ又は有効画素１００ｂは、光電変換部１０１、転送部１０２、電荷電圧変換部１１７、リセット部１０３、出力部１０４、及び選択部１０５を含む。

遮光画素１００ａの光電変換部１０１は、遮光されており、遮光状態で発生した電荷を蓄積する。有効画素１００ｂの光電変換部１０１は、遮光されておらず、露光状態における光に応じた電荷を発生させて蓄積する。光電変換部１０１は、例えば、フォトダイオードである。

転送部１０２は、光電変換部１０１により蓄積された電荷を電荷電圧変換部１１７へ転送する。転送部１０２は、例えば、転送ＭＯＳＦＥＴであり、垂直走査回路１２３からアクティブな転送制御信号ＰＴＸ（ＰＴＸ１〜ＰＴＸ４）がゲートに供給された際にオンすることにより、光電変換部１０１により蓄積された電荷を電荷電圧変換部１１７へ転送する。

電荷電圧変換部１１７は、転送された電荷を電圧に変換する。電荷電圧変換部１１７は、例えば、フローティングディフュージョンである。

リセット部１０３は、電荷電圧変換部１１７をリセットする。リセット部１０３は、例えば、リセットＭＯＳＦＥＴであり、垂直走査回路１２３からアクティブなリセット制御信号ＰＲＥＳ（ＰＲＥＳ１〜ＰＲＥＳ４）がゲートに供給された際にオンすることにより、電荷電圧変換部１１７をリセットする。

出力部１０４は、電荷電圧変換部１１７の電圧に応じた信号を垂直出力線１２９，１０６へ出力する。出力部１０４は、例えば、増幅ＭＯＳＦＥＴであり、垂直出力線１２９，１０６に接続された定電流源１０７とともにソースフォロワ動作を行うことにより、電荷電圧変換部１１７の電圧に応じた信号を垂直出力線１２９，１０６へ出力する。すなわち、出力部１０４は、リセット部１０３により電荷電圧変換部１１７がリセットされた状態で、電荷電圧変換部１１７の電圧に応じたノイズ信号を垂直出力線１２９，１０６へ出力する。出力部１０４は、転送部１０２により光電変換部１０１の電荷が電荷電圧変換部１１７へ転送された状態で、電荷電圧変換部１１７の電圧に応じた光信号を垂直出力線１２９，１０６へ出力する。

選択部１０５は、有効画素１００ｂ又は遮光画素１００ａを選択状態／非選択状態にする。選択部１０５は、例えば、選択ＭＯＳＦＥＴであり、垂直走査回路１２３からアクティブな選択制御信号ＰＳＥＬ（ＰＳＥＬ１〜ＰＳＥＬ４）がゲートに供給された際にオンすることにより、有効画素１００ｂ又は遮光画素１００ａを選択状態にする。選択部１０５は、垂直走査回路１２３からノンアクティブな選択制御信号ＰＳＥＬ（ＰＳＥＬ１〜ＰＳＥＬ４）がゲートに供給された際にオフすることにより、有効画素１００ｂ又は遮光画素１００ａを非選択状態にする。

垂直走査回路１２３は、画素配列ＰＡを垂直方向（列方向）に走査することにより、読み出し行の遮光画素１００ａ又は有効画素１００ｂを選択して駆動する。具体的には、垂直走査回路１２３は、読み出し行の遮光画素１００ａ又は有効画素１００ｂへアクティブな選択制御信号ＰＳＥＬ１〜ＰＳＥＬ４を供給する。また、垂直走査回路１２３は、読み出し行の遮光画素１００ａ又は有効画素１００ｂへアクティブな転送制御信号ＰＴＸ１〜ＰＴＸ４やリセット制御信号ＰＲＥＳ１〜ＰＲＥＳ４を供給する。

接続部１４５は、遮光画素ブロックＳＰＢと複数の遮光読み出しブロックＳＲＢ１〜ＳＲＢ３とを接続する。接続部１４５は、垂直出力線１２９及び複数の分岐線１２８−１〜１２８−３を含む。垂直出力線１２９は、遮光画素ブロックＳＰＢにおける遮光画素１００ａと複数の分岐線１２８−１〜１２８−３とを接続している。分岐線１２８−１は、垂直出力線１２９と遮光読み出しブロックＳＲＢ１とを接続している。分岐線１２８−２は、垂直出力線１２９と遮光読み出しブロックＳＲＢ２とを接続している。分岐線１２８−３は、垂直出力線１２９と遮光読み出しブロックＳＲＢ３とを接続している。

複数の遮光読み出しブロックＳＲＢ１〜ＳＲＢ３は、接続部１４５を介して、遮光画素ブロックＳＰＢから複数の基準信号を読み出す。また、複数の遮光読み出しブロックＳＲＢ１〜ＳＲＢ３は、複数の有効読み出しブロックＥＲＢ１〜ＥＲＢ３に対応して配されている。すなわち、遮光読み出しブロックＳＲＢ１〜ＳＲＢ３と有効読み出しブロックＥＲＢ１〜ＥＲＢ３とは、行方向に交互に配されている。

各遮光読み出しブロックＳＲＢ１〜ＳＲＢ３は、１列分の列読み出し回路１２４−１〜１２４−３を含む。ここで、列読み出し回路１２４−１の構成を説明するが、他の列読み出し回路１２４−２、１２４−３の構成も同様である。

列読み出し回路１２４−１は、図５に示すように、演算増幅器１２０、クランプ容量１０８、帰還容量１２１、クランプスイッチ１０９、転送ゲート群１１０、及び蓄積容量群１１２を含む。転送ゲート群１１０は、図５に示すように、転送ゲート１１０ｓ及び転送ゲート１１０ｎを含む。蓄積容量群１１２は、蓄積容量１１２ｓ及び蓄積容量１１２ｎを含む。なお、図５は、列読み出し回路１２４−１の構成を詳細に示す図である。図３では、簡略化のために転送ゲート群１１０及び蓄積容量群１１２が１系統のみ図示されている。

演算増幅器１２０の非反転入力端子には、参照信号ＶＣ０Ｒが供給されている。クランプ容量１０８は、演算増幅器１２０の反転入力端子に接続されている。帰還容量１２１とクランプスイッチ１０９とは、演算増幅器１２０の反転入力端子と出力端子との間で並列に接続されている。

所定タイミングでクランプスイッチ１０９がオンすると、演算増幅器１２０はリセットされる。このとき、演算増幅器１２０からは、そのオフセット成分が出力される。転送ゲート１１０ｎがオンすると、演算増幅器１２０から出力されたそのオフセットが、蓄積容量１１２ｎへ転送される。その後、転送ゲート１１０ｎがオフすると、蓄積容量１１２ｎは、演算増幅器１２０のオフセットを保持する。

クランプスイッチ１０９がオフすると、演算増幅器１２０、クランプ容量１０８、帰還容量１２１、及びクランプスイッチ１０９とで構成される反転増幅回路は、画素（遮光画素１００ａ）から出力されたノイズ信号と光信号との差分信号を生成する。転送ゲート１１０ｓがオンすると、演算増幅器１２０から出力されたその差分信号にオフセットが重畳された信号が、蓄積容量１１２ｓへ転送される。その後、転送ゲート１１０ｓがオフすると、蓄積容量１１２ｓは、差分信号にオフセットが重畳された信号を保持する。

なお、列読み出し回路１２４−１は、単純に配線のみであってもよい。この場合、演算増幅器１２０のオフセットを除去する必要がないので、後述する第１のスイッチ群１１４−１及び水平出力線群１１６−１は１系統でもよい。

複数の有効読み出しブロックＥＲＢ１〜ＥＲＢ３は、複数の有効画素ブロックＥＰＢ１〜ＥＰＢ３から信号を読み出す。

各有効読み出しブロックＥＲＢ１〜ＥＲＢ３は、各有効画素ブロックＥＰＢ１〜ＥＰＢ３に含まれる有効画素の列数に対応して、３列分の列読み出し回路１２５ａ−１〜１２５ｃ−３を含む（図３参照）。ここで、各列読み出し回路１２５ａ−１〜１２５ｃ−３の構成は、列読み出し回路１２４−１の構成と同様である。

なお、各列読み出し回路１２５ａ−１〜１２５ｃ−３は、単純に配線のみであってもよい。この場合、演算増幅器１２０のオフセットを除去する必要がないので、後述する第２のスイッチ群１１５ａ−１〜１１５ｃ−１及び水平出力線群１１６−１は１系統でもよい。

複数の第１のスイッチ群１１４−１〜１１４−３は、複数の遮光読み出しブロックＳＲＢ１〜ＳＲＢ３と複数の出力アンプ１１８−１〜１１８−３との導通をオン／オフする。複数の第１のスイッチ群１１４−１〜１１４−３と複数の出力アンプ１１８−１〜１１８−３とは、複数の水平出力線群１１６−１〜１１６−３を介して接続されている。第１のスイッチ群１１４−１は、図５に示すように、２つの第１のスイッチ１１４−１ｎ，１１４−１ｓを含む。他の第１のスイッチ群も同様である。また、水平出力線群１１６−１は、２つの水平出力線１１６−１ｎ、１１６−１ｓを含む。他の水平出力線群も同様である。２つの第１のスイッチ１１４−１ｎ，１１４−１ｓは、例えば、次のような動作を行う。

第１のスイッチ１１４−１ｎがオンすると、列読み出し回路１２４−１の蓄積容量１１２ｎに保持された信号である演算増幅器１２０のオフセットが水平出力線１１６−１ｎを介して出力アンプ１１８−１へ転送される。

第１のスイッチ１１４−１ｓがオンすると、列読み出し回路１２４−１の蓄積容量１１２ｓに保持された信号である差分信号に、演算増幅器１２０のオフセットが重畳された信号が、水平出力線１１６−１ｓを介して出力アンプ１１８−１へ転送される。

複数の第２のスイッチ群１１５ａ−１〜１１５ｃ−３は、複数の有効読み出しブロックＥＲＢ１〜ＥＲＢ３と複数の出力アンプ１１８−１〜１１８−３との導通をオン／オフする。複数の第２のスイッチ群１１５ａ−１〜１１５ｃ−３と複数の出力アンプ１１８−１〜１１８−３とは、複数の水平出力線群１１６−１〜１１６−３を介して接続されている。各第２のスイッチ群１１５ａ−１〜１１５ｃ−３は、２つの第２のスイッチを含む。２つの第２のスイッチは、２つの第１のスイッチと同様な動作を行う。

水平走査回路１１９−１〜１１９−３は、有効画素ブロックＥＰＢ１〜ＥＰＢ３に対応して設けられ、第１のスイッチ群１１４−１〜１１４−３と複数の第２のスイッチ群１１５ａ−１〜１１５ｃ−３とを順次にオンさせる。例えば、水平走査回路１１９−１は、第１のスイッチ群１１４−１をオンさせ、その後、第１のスイッチ群１１４−１をオフさせるとともに複数の第２のスイッチ群１１５ａ−１〜１１５ａ−３を順次にオンさせる。

複数の出力アンプ１１８−１〜１１８−３は、複数の遮光読み出しブロックＳＲＢ１〜ＳＲＢ３から転送された複数の基準信号を並行して出力し、その後、複数の有効読み出しブロックＥＲＢ１〜ＥＲＢ３から転送された複数の信号を並行して出力する。

例えば、出力アンプ１１８−１は、第１のスイッチ１１４−１ｎ及び第１のスイッチ１１４−１ｓがオンした際に、演算増幅器１２０のオフセットと、差分信号（黒レベルの基準信号）にオフセットが重畳された信号とをそれぞれ受ける。出力アンプ１１８−１は、演算増幅器１２０のオフセットと、差分信号にオフセットが重畳された信号との差分を取ることにより、演算増幅器１２０のオフセットが除去された画像信号（黒レベルの基準信号）を生成して出力する。

このように、第１の期間に、複数の出力アンプ１１８−１〜１１８−３は、いずれも、遮光画素ブロックから出力された黒レベルの基準信号を出力する。これにより、出力アンプ１１８−１から出力された信号は、黒レベルの基準信号に出力アンプ１１８−１のオフセットが重畳されたものとなる。出力アンプ１１８−２から出力された信号は、黒レベルの基準信号に出力アンプ１１８−２のオフセットが重畳されたものとなる。出力アンプ１１８−３から出力された信号は、黒レベルの基準信号に出力アンプ１１８−３のオフセットが重畳されたものとなる。

その後の第２の期間に、複数の出力アンプ１１８−１〜１１８−３は、いずれも、有効画素ブロックから出力された画像信号を出力する。これにより、出力アンプ１１８−１から出力された信号は、画像信号に出力アンプ１１８−１のオフセットが重畳されたものとなる。出力アンプ１１８−２から出力された信号は、画像信号に出力アンプ１１８−２のオフセットが重畳されたものとなる。出力アンプ１１８−３から出力された信号は、画像信号に出力アンプ１１８−３のオフセットが重畳されたものとなる。

これにより、出力アンプ１１８−１から第１の期間に出力された信号を用いて第２の期間に出力された信号に対してＯＢ補正処理を行うことにより、出力アンプ１１８−１のオフセットが除去され適正な黒レベルを有した画像信号を得ることができる。同様に、出力アンプ１１８−２から第１の期間に出力された信号を用いて第２の期間に出力された信号に対してＯＢ補正処理を行うことにより、出力アンプ１１８−２のオフセットが除去され適正な黒レベルを有した画像信号を得ることができる。出力アンプ１１８−３から第１の期間に出力された信号を用いて第２の期間に出力された信号に対してＯＢ補正処理を行うことにより、出力アンプ１１８−３のオフセットが除去され適正な黒レベルを有した画像信号を得ることができる。

すなわち、本実施形態によれば、複数の出力アンプのオフセットのばらつきが画質に与える影響を低減できるようなＯＢ補正処理用の基準信号を撮像装置から出力することができる。

また、画素配列の有効領域から複数の出力アンプに至るまでの構成が水平方向（行方向）に複数のブロックに分割されている。すなわち、有効領域が複数の有効画素ブロックに分割され、有効画素用の複数の読み出し回路が複数の有効読み出しブロックに分割され、それらのブロックに対応した複数の出力アンプが設けられている。そして、遮光画素用の複数の読み出し回路が、複数の遮光読み出しブロックに分割されるとともに、複数の有効読み出しブロックに対応して配されている。このような構成をとることで、単に読み出しが並列化されるだけでなく、水平出力線の長さが水平方向（行方向）に分割されるため、各ブロックあたりの水平出力線の配線遅延を短縮することができる。

なお、部材番号におけるハイフン（−）の後の数字は各ブロックを区別するための番号であり、以下の説明では、各ブロックをブロック１、ブロック２、ブロック３と呼ぶことにする。

次に、図２のタイミングチャートを用いて、本実施形態の撮像装置の動作を詳細に説明する。図２は、本発明の第１実施形態に係る撮像装置１５０の動作を示すタイミングチャートである。なお、図２においては、パルスのハイレベルはスイッチ又はＭＯＳＦＥＴがＯＮする状態すなわちアクティブなレベルであり、パルスのローレベルはスイッチ又はＭＯＳＦＥＴがＯＦＦする状態すなわちノンアクティブなレベルに相当する。出力端子から出力される信号レベルは、入射光が増加するにつれ、信号レベルが高くなるものとして表現している。

図２（ａ）に示す列選択パルスＣＯＬＳＥＬ１、ＣＯＬＳＥＬ２、ＣＯＬＳＥＬ３、ＣＯＬＳＥＬ４は、例えば、ブロック１の第１のスイッチ群１１４−１と複数の第２のスイッチ群１１５ａ−１、１１５ｂ−１、１１５ｃ−１をオンさせる。時刻ｔ１０、ｔ１１、ｔ１２、ｔ１３のタイミングで順次、水平の水平出力線群１１６−１に列読み出し回路１２４−１、１２５ａ−１〜１２５ｃ−１の出力を読み出している。ブロック２、ブロック３についても同様である。

このときの出力端子１２６−１、１２６−２、１２６−３から出力される信号を、ブロック出力１、ブロック出力２、ブロック出力３として、模式的に示したのが図２（ｂ）である。時刻ｔ１０から時刻ｔ１１において、各ブロック出力からは遮光画素１００ａに対応する信号が出力されるが、その信号には、各ブロックの水平出力線群や出力アンプで発生するオフセットが含まれている。ここで、ブロック１、ブロック２、ブロック３で発生するオフセットを、それぞれ、ｏｆｆｓｅｔ１、ｏｆｆｓｅｔ２、ｏｆｆｓｅｔ３としている。

なお、図２では、簡単のため暗電流成分のレベルが０であると仮定しているが、暗電流成分が無視できない場合でも、得られる本実施形態の効果は変わらない。

そして、各ブロック出力において、それぞれの出力に含まれる基準成分ｏｆｆｓｅｔ１〜ｏｆｆｓｅｔ３を、各ブロック出力から減算する。具体的には、撮像装置１５０の後段に設けられ、撮像装置から出力された信号を受ける図６に示すクランプ回路１３０が、図２（ｂ）に示す次のような動作を行う。図６は、クランプ回路１３０の構成を示す図である。

時刻ｔ１０〜時刻ｔ１１において、サンプルホールド回路１３４〜１３６は、アクティブなクランプパルスを受けて、それぞれ、ブロック出力１〜ブロック出力３として受けた基準成分ｏｆｆｓｅｔ１〜ｏｆｆｓｅｔ３をサンプルホールドする。

時刻ｔ１１〜時刻ｔ１２において、差動アンプ１３１〜１３３は、ブロック出力１〜ブロック出力３として受けた信号から基準成分ｏｆｆｓｅｔ１〜ｏｆｆｓｅｔ３を減算して出力する。時刻ｔ１２〜時刻ｔ１３、時刻ｔ１３〜時刻ｔ１４においても同様の動作を行う。

このようなＯＢ補正処理を行うことにより、オフセット誤差による段差の無く適正な黒レベルを有した、図２（ｃ）で示すような画像信号を得ることができる。すなわち、各有効画素ブロックの画像信号を連結した画像を生成したときに、複数の出力アンプにおけるオフセットばらつきによる段差が生じることがなく、良好な画像を得ることができる。

図７のタイミングチャートを用いて、本実施形態の撮像装置の動作を説明する。図７は、本発明の第１実施形態に係る撮像装置１５０の動作を示すタイミングチャートである。パルスの名称は図４中の各端子の名称と対応している。以下では、ブロック１の動作を中心に説明するが、ブロック２、ブロック３の動作も同様である。

読み出し動作にさきだって、所定の露光時間が経過し、光電変換部１０１には光電荷が蓄積されているものとする。ここで、垂直走査回路１２３からパルスＰＲＥＳ、ＰＴＸ、ＰＳＥＬが遮光画素１００ａ及び有効画素１００ｂに供給されている。

まず時刻ｔ２１において、リセット制御信号ＰＲＥＳがハイレベルからローレベルとなり、電荷電圧変換部１１７のリセットが解除される。このとき、電荷電圧変換部１１７の寄生容量（以後ＣＦＤとする）に、暗時に対応する電圧が保持される。

つづいてｔ２２において、選択制御信号ＰＳＥＬがハイレベルとなると、電荷電圧変換部１１７の電位に対応して、出力部１０４と定電流源１０７とによって形成されているソースフォロワ回路によって、ノイズ信号が垂直出力線１０６上に現れる。このとき演算増幅器１２０は電圧フォロワ状態にあり、それぞれ固有のオフセット電圧を含むが、演算増幅器１２０の出力はほぼ基準電圧ＶＣ０Ｒに等しい。

所定の時間経過後、時刻ｔ２３において、クランプパルスＰＣ０Ｒがハイレベルからローレベルとなり、垂直出力線１０６上のノイズ信号がクランプされる。

演算増幅器１２０のオフセットＶｆは、制御信号ＰＴＮがハイレベルとなっており転送ゲート１１０ｎがオンしている期間中（ｔ２４〜ｔ２５）に、蓄積容量１１２ｎに書き込まれる。

つづいて、転送制御信号ＰＴＸが一定期間ハイレベルになることによって、転送部１０２が一定期間（ｔ２６〜ｔ２７）オンとなり、光電変換部１０１に蓄積された光電荷が電荷電圧変換部１１７へ転送される。ここで、例えば、キャリアは電子であり、転送電荷は負電荷である。転送された電荷量の絶対値をＱとすると、電荷電圧変換部１１７の電位はＱ／ＣＦＤだけ低下する。これに対応して、垂直出力線１０６上には光信号が現れるが、ソースフォロワゲインをＧｓｆとすると、垂直出力線電位Ｖｖｌの、ノイズ信号からの変化分ΔＶｖｌは次式で表される。

ΔＶｖｌ＝−（Ｑ／（Ｃｆｄ））＊Ｇｓｆ・・・数式１
この電位変化は演算増幅器１２０、クランプ容量１０８および帰還容量１２１によって構成される反転増幅回路によって増幅され、出力Ｖｃｔは数式１と合わせて、次式であらわされる。

Ｖｃｔ＝ＶＣ０Ｒ＋（Ｃ０／（Ｃｆ））＊（Ｑ／（Ｃｆｄ））＊Ｇｓｆ＋Ｖｆ・・・数式２
ここでＣ０はクランプ容量、Ｃｆは帰還容量を示している。また、反転増幅回路のゲインは、Ｃ０／Ｃｆとなっている。

この出力ＶｃｔはＰＴＳがハイレベルとなっている期間中（ｔ２８〜ｔ２９）に、蓄積容量１１２ｓに書き込まれる。

しかるのち、水平走査回路１１９−１によって発生される列選択パルスＣＯＬＳＥＬ１、ＣＯＬＳＥＬ２、・・・によって第１のスイッチ１１４−１、第２のスイッチ１１５あー１，１１５ｂ−１，１１５ｃ−１が順番に選択される。そして、水平出力線群１１６に列ごとの信号が順次読み出される。最終的に出力アンプ１１８−１によって、
ΔＶ＝Ｖｃｔ−Ｖｆ
＝ＶＣ０Ｒ＋（Ｃ０／（Ｃｆ））＊（Ｑ／（Ｃｆｄ））＊Ｇｓｆ・・・数式３
が画像信号として生成され、その画像信号が外部に出力される。

ここで、出力端子１２６−１〜１２６−３からの出力信号は、模式的に図２（ｂ）と同様なものが得られる。各ブロック出力の中で、遮光画素に対応する出力を減算することで、オフセット誤差による段差がない良好な画像が得られる。

なお、図３では、遮光画素１００ａは、１列分しか設けられていないが、複数列設けてあっても良い。その場合、垂直出力線１２９が列数分だけ増えることになるが、遮光画素に対応した信号が複数列分得られるので、それらの平均値などを利用することで、ランダムノイズなどによる黒基準の変動を低減することができる。

以上説明したように、本実施形態によれば、画素配列の有効領域を複数ブロックに分割してその信号を並列に読み出し、かつ画素配列における端部の遮光画素から出力された基準信号を利用して黒基準を補正するＯＢ補正処理を行う。この場合においても、各領域を連結した画像を生成したときに、読み出し回路のオフセット誤差による段差が生じることがなく、良好な画像を得ることができる。また、本実施形態では、１列分の遮光画素１００ａを複数のブロックに共通に分配するため、遮光画素１００ａの水平方向の数を低減することができる効果がある。

次に、本発明の撮像装置を適用した撮像システムの一例を図８に示す。

撮像システム９０は、図８に示すように、主として、光学系、撮像装置１５０及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。

レンズ９２は、入射した光を屈折させて、撮像装置１５０の画素配列（撮像面）に被写体の像を形成する。

絞り９３は、光路上においてレンズ９２と撮像装置１５０との間に設けられ、レンズ９２を通過後に撮像装置１５０へ導かれる光の量を調節する。

撮像装置１５０は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１５０は、その画像信号を画素配列から読み出して出力する。

撮像信号処理回路９５は、撮像装置１５０に接続されており、撮像装置１５０から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置１５０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１５０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１５０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、撮像装置１５０において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

次に、本発明の第２実施形態に係る撮像装置２５０について、図９を用いて説明する。図９は、本発明の第２実施形態に係る撮像装置２５０の構成を示す図である。以下では、第１実施形態と異なる点を中心に説明する。

撮像装置２５０は、画素配列ＰＡ２００、遮光読み出しブロックＳＲＢ２０１、複数の第１のスイッチ群２１４ａ−１〜２１４ｂ−２、、及び水平走査回路２１９−０、接続部２４５を備える。撮像装置２５０は、複数の出力アンプ２１８−１，２１８−２を備える。

画素配列ＰＡの遮光領域ＳＡには、４列の遮光画素を含む遮光画素ブロックＳＰＢ２００が配されている。

遮光読み出しブロックＳＲＢ２０１は、複数の有効読み出しブロックＥＲＢ１，ＥＲＢ２に対して行方向に（図９における左側に）隣接して配されている。すなわち、遮光画素１００ａから信号を読み出す列読み出し回路２２４ａ−１〜２２４ｂ−２は、遮光画素１００ａに近接して配置されている。なお、有効領域ＥＡでは、有効画素ブロックの数が２つになっているが、基本的な構成は第１実施形態と同様である。そこで、以下では、第１実施形態のブロック１〜ブロック３をブロック１及びブロック２に置き換えた構成に対して異なる部分を中心に説明する。

遮光読み出しブロックＳＲＢ２０１は、遮光画素ブロックＳＰＢ２００に対応して、４列分の列読み出し回路２２４ａ−１〜２２４ｂ−２を含む。

複数の第１のスイッチ群２１４ａ−１〜２１４ｂ−２は、複数の遮光読み出しブロックＳＲＢ２０１、ＳＲＢ２０２と複数の出力アンプ２１８−１〜２１８−２との導通をオン／オフする。

水平走査回路２１９−０は、第１のスイッチ群２１４ａ−１、２１４ａ−２をオンさせ、その後、第１のスイッチ群２１４ｂ−１、２１４ｂ−２をオンさせる。

接続部２４５は、遮光読み出しブロックＳＲＢ２０１と複数の出力アンプ２１８−１〜２１８−２とを接続する。

複数の出力アンプ２１８−１〜２１８−２は、遮光読み出しブロックＳＲＢ２０１から接続部２４５を介して転送された複数の基準信号を並行して出力する。その後、複数の出力アンプ２１８−１〜２１８−２は、複数の有効読み出しブロックＥＰＢ１、ＥＰＢ２から転送された複数の信号を並行して出力する。複数の出力アンプ２１８−１〜２１８−２は、それぞれ、電荷積分型アンプである。

また、接続部２４５は、水平出力線群２１６−１，２１６−２と複数の第３のスイッチ群２２７−１，２２７−２とを含む。

水平出力線群２１６−１，２１６−２は、それぞれ、水平出力線群２１６−１，２１６−２は、それぞれ、遮光読み出しブロックＳＲＢ２０１及び有効読み出しブロックＥＰＢ１，ＥＰＢ２と出力アンプ２１８−１，２１８−２との間を行方向に延びている。すなわち、水平出力線群２１６−１，２１６−２は、遮光読み出しブロックＳＲＢ２０１又は有効読み出しブロックＥＰＢ１，ＥＰＢ２から出力アンプ２１８−１，２１８−２へ信号を伝達するように延びている。

複数の第３のスイッチ群２２７−１，２２７−２は、それぞれ、水平出力線群２１６−１，２１６−２における遮光読み出しブロックＳＲＢ２０１と有効読み出しブロックＥＲＢ１，ＥＲＢ２及び出力アンプ２１８−１，２１８−２との間の導通をオン／オフする。

例えば、第３のスイッチ群２２７−１は、第１のスイッチ群２１４ａ−１がオンしている期間に、オンして列読み出し回路２２４ａ−１に保持された信号を出力アンプ２１８−１へ転送する。また、第３のスイッチ群２２７−１は、第１のスイッチ群２１４ｂ−１がオンしている期間に、オンして列読み出し回路２２４ｂ−１に保持された信号を出力アンプ２１８−１へ転送する。その後、第３のスイッチ群２２７−１は、第２のスイッチ群１１５ａ−１〜１１５ｃ−１がオンしている期間に、オフする。これにより、水平出力線における第３のスイッチ群２２７−１より遮光読み出しブロック側の部分２１６ａ−１が有効読み出しブロック側の部分２１６ｂ−１から電気的に分離される。このため、有効読み出しブロックＥＲＢ１における各蓄積容量から水平出力線へ容量分割により信号が出力される際に、水平出力線の容量値が小さくなるので、各蓄積容量から水平出力線へ高速に信号を出力することができる。

このことを図１０（ａ）のタイミングチャートを用いて詳細に説明する。図１０は、本発明の第２実施形態に係る撮像装置２５０の動作を示すタイミングチャートである。以下では、ブロック１の動作を中心に説明するが、ブロック２の動作に関しても同様である。

時刻ｔ３１〜時刻ｔ３５の期間が、遮光画素から信号が出力される期間であり、パルスＰＯＢＲがハイレベルであるため、第３のスイッチ群２２７−１はオンとなる。

一方、時刻ｔ３１〜ｔ３２の期間では、水平走査回路２１９−０がアクティブな水平走査信号ＣＯＬＳＥＬ１を第１のスイッチ群２１４ａ−１へ供給する。これにより、列読み出し回路２２４ａ−１の蓄積容量に保持された基準信号が第１のスイッチ群２１４ａ−１及び第３のスイッチ群２２７−１を経由して出力アンプ２１８−１へ転送される。ここで、遮光画素の基準信号に対応した電荷が水平出力線へ出力されるため、その出力される速度は遅くなる。このため、この期間の水平走査信号ＣＯＬＳＥＬ１をアクティブにする期間を、有効画素の信号に対する水平走査信号をアクティブにする期間（例えば、時刻ｔ３６〜時刻ｔ３７の期間）より長くしている。そして、出力アンプ２１８−１は、図１０（ｂ）に示すように、転送された基準信号に応じた画像信号（基準成分）を出力する。

また、時刻ｔ３３〜ｔ３４の期間では、水平走査回路２１９−０がアクティブな水平走査信号ＣＯＬＳＥＬ２を第１のスイッチ群２１４ｂ−１へ供給する。これにより、列読み出し回路２２４ｂ−１の蓄積容量に保持された基準信号が第１のスイッチ群２１４ｂ−１及び第３のスイッチ群２２７−１を経由して出力アンプ２１８−１へ転送される。この期間の水平走査信号ＣＯＬＳＥＬ２をアクティブにする期間を、有効画素の信号に対する水平走査信号をアクティブにする期間（例えば、時刻ｔ３６〜時刻ｔ３７の期間）より長くしている点は上記と同様である。そして、出力アンプ２１８−１は、図１０（ｂ）に示すように、転送された基準信号に応じた画像信号（基準成分）を再び出力する。

このように複数回出力した基準成分をクランプ回路で平均したものを用いてＯＢ補正処理に用いることで、その後に読み出す有効画素の信号の黒レベルをさらに適正なレベルに補正することができる。

時刻ｔ３５に達すると、パルスＰＯＢＲはローレベルとされ、第３のスイッチ２２７−１はオフとなる。

時刻ｔ３５以降は、水平出力線２１６−１における遮光読み出しブロック側の部分２１６ａ−１が有効読み出しブロック側の部分２１６ｂ−１から切り離され、有効読み出しブロックから見た実効的な水平出力線２１６−１の容量値が小さくなる。このため、この期間の水平走査信号ＣＯＬＳＥＬ３、ＣＯＬＳＥＬ４、ＣＯＬＳＥＬ５、および初期化パルスＰＣＨＲＥＳがアクティブになる期間が短く設定されている。すなわち、時刻ｔ３５以降の期間では、有効読み出しブロックＥＲＢ１から水平出力線２１６−１へ信号出力が高速に行われている。

以上説明したように、本実施形態によれば、遮光画素に対応する列読み出し回路がブロック内ではなく、遮光画素近傍の周辺部におかれるため、ブロック内の列読み出し回路の水平方向距離を画素ピッチと同じ距離だけ確保することが可能である。この場合、同じ容量値の蓄積容量１１２を形成したとき、垂直方向の距離を短縮できることから、チップ面積に対して有利である。

また、電荷積分型の出力アンプを用いることで、遮光画素の基準信号を読み出している時と、有効画素の信号を読み出している時の、蓄積容量から出力アンプまでの配線距離が大きく異なっても、読み出しゲインを一定に保つことができる。すなわち、蓄積容量に保持された電荷が出力アンプの帰還容量に転送されるため、蓄積容量と出力アンプ部の帰還容量との容量比で読み出しゲインが決まるようにすることができる。

本発明の第１実施形態に係る撮像装置１５０の構成を示す図。 本発明の第１実施形態に係る撮像装置１５０の動作を示すタイミングチャート。 本発明の第１実施形態に係る撮像装置１５０の構成を示す図。 遮光画素１００ａ又は有効画素１００ｂの構成を示す図。 列読み出し回路１２４−１の構成を詳細に示す図。 クランプ回路１３０の構成を示す図。 本発明の第１実施形態に係る撮像装置１５０の動作を示すタイミングチャート。。 第１実施形態に係る撮像装置を適用した撮像システムの構成図。 本発明の第２実施形態に係る撮像装置２５０の構成を示す図。 本発明の第２実施形態に係る撮像装置２５０の動作を示すタイミングチャート 本発明の課題を説明するための図。 本発明の課題を説明するための図。

符号の説明

１２０、２２０ 撮像装置

Claims (8)

1. 複数の有効画素をそれぞれ含む複数の有効画素ブロックが少なくとも行方向に配列された有効領域と、前記有効領域に対して行方向に隣接した領域であって複数の遮光画素を含む遮光画素ブロックが配された遮光領域とを有した画素配列と、
   前記複数の有効画素ブロックから信号を読み出す複数の有効読み出しブロックと、
   複数の遮光読み出しブロックと、
   前記遮光画素ブロックと前記複数の遮光読み出しブロックとを接続する接続部と、
   複数の出力アンプと、
   を備え、
   前記複数の遮光読み出しブロックは、前記遮光画素ブロックから前記接続部を介して複数の基準信号を読み出し、
   前記複数の出力アンプは、前記複数の遮光読み出しブロックから転送された複数の基準信号を並行して出力し、その後、前記複数の有効読み出しブロックから転送された複数の信号を並行して出力する
   ことを特徴とする撮像装置。
2. 前記遮光読み出しブロックと前記有効読み出しブロックとは、行方向に交互に配されている
   ことを特徴とする請求項１記載の撮像装置。
3. 前記複数の遮光読み出しブロックは、前記遮光画素ブロックにおける共通の遮光画素から基準信号をそれぞれ読み出す
   ことを特徴とする請求項１又は２記載の撮像装置。
4. 複数の有効画素をそれぞれ含む複数の有効画素ブロックが少なくとも行方向に配列された有効領域と、前記有効領域に対して行方向に隣接した領域であって複数の遮光画素を含む遮光画素ブロックが配された遮光領域とを有した画素配列と、
   前記複数の有効画素ブロックから信号を読み出す複数の有効読み出しブロックと、
   前記遮光画素ブロックから基準信号を読み出す遮光読み出しブロックと、
   複数の出力アンプと、
   前記遮光読み出しブロックと前記複数の出力アンプとを接続する接続部と、
   を備え、
   前記複数の出力アンプは、前記遮光読み出しブロックから前記接続部を介して転送された複数の基準信号を並行して出力し、その後、前記複数の有効読み出しブロックから転送された複数の信号を並行して出力する
   ことを特徴とする撮像装置。
5. 前記遮光読み出しブロックは、前記複数の有効読み出しブロックに対して行方向に隣接して配されている
   ことを特徴とする請求項４記載の撮像装置。
6. 前記接続部は、
   前記遮光読み出しブロック又は前記有効読み出しブロックから前記出力アンプへ信号を伝達するように、前記遮光読み出しブロック及び前記有効読み出しブロックと前記出力アンプとの間を行方向に延びた水平出力線と、
   前記水平出力線における前記遮光読み出しブロックと前記有効読み出しブロック及び前記出力アンプとの間の導通をオン／オフするスイッチと、
   を含み、
   前記スイッチは、前記有効読み出しブロックから前記出力アンプへ信号が転送される期間に、オフしている
   ことを特徴とする請求項５に記載の撮像装置。
7. 前記複数の有効読み出しブロック及び前記複数の遮光読み出しブロックは、それぞれ、読み出した信号を保持するための容量を含み、
   前記複数の出力アンプは、それぞれ、電荷積分型アンプである
   ことを特徴とする請求項６に記載の撮像装置。
8. 請求項１から７のいずれか１項に記載の撮像装置と、
   前記撮像装置の撮像面へ像を形成する光学系と、
   前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
   を備えたことを特徴とする撮像システム。

Images