KR20050058867A - 아날로그-디지털 변환 제어장치 및 그 방법 - Google Patents

아날로그-디지털 변환 제어장치 및 그 방법 Download PDF

Info

Publication number
KR20050058867A
KR20050058867A KR1020030090854A KR20030090854A KR20050058867A KR 20050058867 A KR20050058867 A KR 20050058867A KR 1020030090854 A KR1020030090854 A KR 1020030090854A KR 20030090854 A KR20030090854 A KR 20030090854A KR 20050058867 A KR20050058867 A KR 20050058867A
Authority
KR
South Korea
Prior art keywords
channel
analog
signal
digital conversion
digital
Prior art date
Application number
KR1020030090854A
Other languages
English (en)
Inventor
황홍기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030090854A priority Critical patent/KR20050058867A/ko
Publication of KR20050058867A publication Critical patent/KR20050058867A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그-디지털 변환에 관한 것으로, 더욱 상세히는 다채널 아날로그-디지털 변환장치에 수신되는 입력 신호의 디지털신호로의 변환을 각 채널별로 우선순위를 두어서 수행하다가 필요한 경우에 우선순위를 바꾸어서 아날로그-디지털변환과정을 수행하는 아날로그-디지털 변환 제어에 관한 것이다.

Description

아날로그-디지털 변환 제어장치 및 그 방법{Apparatus and method for controlling analog - digital conversion}
본 발명은 아날로그-디지털변환에 관한 것으로, 특히 아날로그-디지털 변환장치에 입력되는 다채널 입력 신호들의 디지털 신호로의 변환을 채널별로 우선순위를 두어서 수행하고, 필요한 경우 우선순위를 변경하여 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환 제어장치 및 그 방법에 관한 것이다.
반도체 기술이 발달함에 따라서 각종 회로 소자 및 각종 회로들이 칩 내부에 집적되어 시스템 온 칩(System On Chip)화 되는 추세에 있다.
이러한 가운데 아날로그-디지털 변환장치도 반도체 내부에 집적되고 있으며, 이에 더하여 더 많은 신호처리를 위해서 다채널 아날로그-디지털 변환장치도 반도체 내부에 집적되고 있다.
이러한 다채널 아날로그-디지털 변환장치의 일 실시예를 나타내는 도면이 도 1에 나타나 있다.
도 1을 참조하면, 다채널 아날로그-디지털 변환장치는 멀티플렉서(116), 아날로그-디지털 변환기(118), 디멀티플렉서(122), 레지스터들(124, 126, 128), 링 카운터(120)로 구성된다.
멀티플렉서(116)는 링 카운터(120)의 카운팅 동작에 의해 채널을 선택하고, 선택된 채널의 입력 신호를 아날로그-디지털 변환기(118)로 전달한다. 아날로그-디지털 변환기(118)는 상기 멀티플렉서(116)로부터 수신된 입력 신호를 m 비트의 디지털 신호로 변환하여 디멀티플렉서(122)로 출력한다. 상기 디멀티플렉서(122)는 상기 아날로그-디지털 변환기(118)로부터 수신된 m 비트의 디지털 신호를 링 카운터(120)의 카운팅 동작에 의해 레지스터들(124, 126, 128)중 선택된 채널에 해당되는 레지스터로 전달한다. 상기 레지스터들(124, 126, 128)중 선택된 채널에 해당되는 레지스터는 상기 디멀티플렉서(122)로부터 수신된 m 비트의 디지털신호를 저장한다. 레지스터들(124, 126, 128)에는 m 비트의 디지털 신호를 이용하고자 하는 외부장치(미도시)들이 연결되어 있으며, 이러한 외부장치들은 해당 레지스터로부터 디지털신호를 수신하여 각자의 목적에 이용한다.
전술한 종래 다채널 아날로그-디지털 변환장치에서는 링 카운터(120)의 카운팅에 의해서 채널선택이 순차적으로 이루어지기 때문에 다채널 입력 신호들(AS1, AS2, ASn)의 디지털 신호로의 변환도 채널선택의 순서로 이루어진다.
따라서 임의의 일 외부장치로부터 아날로그-디지털 변환 요청이 있는 경우에즉시 해당 채널의 입력신호에 대한 아날로그-디지털 변환이 이루어질 수 없고, 링 카운터(120)에 의해 순차적으로 이루어지는 채널선택에 따른 아날로그-디지털 변환방식 때문에 해당 순서가 될 때까지 기다려야 한다는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 다채널 입력 신호의 아날로그-디지털 변환을 각 채널별로 우선순위를 정하여 수행하고, 필요한 경우에 아날로그-디지털 변환의 우선순위를 변경하여 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환 제어장치 및 그 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 아날로그-디지털 변환 제어장치는 입력되는 다수의 입력채널 신호 중 설정된 우선 순위에 따른 채널선택 제어신호에 따라 채널 입력신호를 아날로그-디지털 변환하는 아날로그-디지털 변환수단; A) 아날로그-디지털 변환 우선순위를 설정하고, 설정된 우선 순위에 따른 입력 채널선택 제어신호를 상기 아날로그-디지털 변환수단으로 전송하고, B) 외부 장치로부터 아날로그-디지털 변환 우선처리 요구신호가 있는 경우, 현재 진행중인 채널 입력신호의 아날로그-디지털 변환을 중지하고 우선처리 요구신호가 입력된 외부장치로 공급되어질 채널 입력신호를 우선적으로 아날로그-디지털 변환 처리하도록 해당 채널선택 제어신호를 상기 아날로그-디지털 변환수단으로 제공하는 제어수단을 포함하는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따른 아날로그-디지털 변환 제어방법은 아날로그-디지털 변환 처리 우선 순위를 정하는 단계, 입력되는 다수의 채널 입력신호 중 설정된 우선순위에 따라 채널 입력신호를 아날로그-디지털 변환하는 단계, 임의의 일 외부장치로부터 아날로그-디지털 변환 우선처리 요구신호가 있는 경우, 현재 진행중인 채널 입력신호의 아날로그-디지털 변환동작을 중지하고 상기 설정된 우선 순위를 변경 설정하는 단계, 상기 변경 설정된 우선 순위 중 상기 우선처리 요구신호가 입력된 외부장치로 공급되어질 채널 입력신호를 우선적으로 아날로그-디지털 변환 처리하여 해당 외부장치로 출력하는 단계를 포함하는 것을 특징으로 한다.
이하 본 발명에 따른 아날로그-디지털 변환 제어장치에서 아날로그-디지털 변환제어 과정을 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 아날로그-디지털 변환 제어장치의 일 실시예를 나타내는 도면이다.
도 2를 참조하면, 아날로그-디지털 변환 제어장치는 멀티플렉서(212), 아날로그-디지털 변환기(214), 채널기록부(216), 디멀티플렉서(218), 레지스터들(220, 222, 224), 채널타이머들(226, 228, 230), 채널선택 제어부(232), SFR(234), 신호발생 제어부(236), 외부장치들(238, 240, 242), 동작전원 공급부들(250, 252, 254)로 구성되어 있다.
채널선택 제어부(232)는 채널타이머(226, 228, 230) 또는 외부장치(238, 240, 242)로부터 수신된 채널처리 요구신호 또는 우선처리 요구신호가 어떤 채널의 입력신호의 처리를 요구하는지를 판단할 수 있는 채널정보 테이블을 가지고 있다. 상기 채널정보 테이블의 구성은 채널처리 요구신호 또는 우선처리 요구신호에 대응되는 채널의 형식으로 되어 있다. 예를 들어 설명하면, 채널타이머1(226)에서 채널처리 요구신호이면 채널 1이 기록된 형식으로 되어 있다. 외부장치로부터 수신된 우선처리 요구신호에 대한 경우도 마찬가지이다.
채널선택 제어부(232)는, a)다수의 채널처리 요구신호들의 입력이 있는 경우 설정된 우선순위에 따라 우선순위를 결정하고, 우선순위에 의해 결정된 채널의 입력신호의 아날로그-디지털 변환을 제어하기 위한 채널선택 제어신호를 발생하여 멀티플렉서(212), 채널기록부(216), 디멀티플렉서(218)로 전송하고, b)임의의 일 시점에서 임의의 일 또는 다수의 채널처리 요구신호와 외부장치(238, 240, 242)중 임의의 일 외부장치로부터 아날로그-디지털 변환 우선처리 요구신호가 동시에 입력된 경우 외부장치로 공급되어질 채널의 입력신호의 아날로그-디지털 변환이 먼저 처리되도록 해당 채널선택 제어신호를 발생하여 멀티플렉서(212), 채널기록부(216), 디멀티플렉서(218)로 전송하고, c)외부장치(238, 240, 242)들 중 다수의 외부장치로부터 아날로그-디지털 변환 우선처리 요구신호들이 동시에 입력된 경우에 설정된 우선순위에 따라 우선순위를 결정하고, 우선순위에 의해 결정된 채널의 입력신호의 아날로그-디지털 변환을 제어하기 위한 채널선택 제어신호를 발생하여 멀티플렉서(212), 채널기록부(216), 디멀티플렉서(218)로 전송한다. 우선순위에 의해 선택된 우선처리 요구신호를 발생한 외부장치 또는 채널처리 요구신호를 발생한 채널 타이머로 선택확인신호를 발생하여 전송한다.
그리고 채널선택 제어부(232)는 아날로그-디지털 변환 제어장치의 초기화 시 아날로그-디지털 인에이블 신호(EN)를 발생하여 아날로그-디지털 변환기(214)를 동작시킨다.
채널타이머들(130, 132, 134)은 다수의 입력채널 신호 중 해당 채널 입력신호의 아날로그-디지털 변환 처리를 요구하기 위해 설정된 주기에 따라 채널 타이머 신호를 발생하고, 설정된 카운팅 값에 의하여 상기 채널 타이머 신호를 카운트하여 채널처리 요구신호를 발생한다. 우선순위에 의해서 선택된 채널처리 요구신호 발생한 채널타이머는 채널선택 제어부(232)로부터 발생된 선택확인신호를 수신받는다. 상기 선택확인신호를 수신 받은 채널타이머는 상기 선택확인신호를 받은 시점에서 채널 타이머 신호를 클리어 시킨다. 이후 상기 선택확인신호를 수신 받은 채널타이머는 시스템 클럭의 상승 에지에 동기 되어 채널 타이머 신호를 활성화시키고, 채널처리 요구신호를 발생하기 위해서 미리 설정된 값을 가지고 채널 타이머 신호를 카운팅 한다.
멀티플렉서(212)는 상기 채널선택 제어부(232)로부터 수신된 채널선택 제어신호에 해당되는 채널의 입력신호를 선택하여 아날로그-디지털 변환기(214)로 전송한다.
아날로그-디지털 변환기(214)는 상기 멀티플렉서(212)로부터 수신된 입력신호를 m 비트의 디지털 신호로 변환하여 채널기록부(216)로 전송한다.
채널기록부(216)는 상기 채널선택 제어부(232)로부터 수신된 채널선택 제어신호에 해당되는 채널을 상기 아날로그-디지털 변환기(214)로부터 수신된 m 비트의 디지털 신호에 기록한 뒤 채널기록 디지털신호를 발생하여 디멀티플렉서(218)와 외부장치(238, 240, 242)로 전송한다.
디멀티플렉서(218)는 상기 채널선택 제어부(232)로부터 수신된 채널선택 제어신호에 응답하여 레지스터들(220, 222, 224) 중 해당 채널의 레지스터로 상기 채널기록부(216)에서 수신된 채널기록 디지털 신호를 전송한다.
외부장치들(238, 240, 242)은 해당 채널의 입력신호의 아날로그-디지털 변환의 우선처리를 요구하기 위해 설정된 주기에 따라 외부타이머 신호를 발생하고, 설정된 카운팅 값에 의하여 상기 외부타이머 신호를 카운트하여 우선처리 요구신호를 발생한다. 우선순위에 의해서 선택된 우선처리 요구신호 발생한 외부장치는 채널선택 제어부(232)로부터 발생된 선택확인신호를 수신 받는다. 상기 선택확인신호를 수신 받은 외부장치는 상기 선택확인신호를 받은 시점에서 외부타이머 신호를 클리어 시킨다. 이후 상기 선택확인신호를 수신 받은 외부장치는 시스템 클럭의 상승 에지에 동기 되어 외부타이머 신호를 활성화시키고, 우선처리 요구신호를 발생하기 위해서 미리 설정된 값을 가지고 외부타이머 신호를 카운팅 한다. 또한 외부장치들(238, 240, 242)은 미리 설정된 채널입력신호 제어값을 구비한다. 상기 채널 입력신호 제어값은 채널 입력신호 발생장치들(미도시)에서 채널 입력신호를 일정하게 발생되도록 하는 값이다. 상기 채널기록부(216)에서 수신된 채널기록 디지털신호에 포함된 채널이 외부장치에서 이용하고자 하는 채널에 해당되면 이를 받아들인 뒤, 상기 채널 입력신호 제어값과 상기 채널기록부(216)에서 수신된 채널기록 디지털 신호 중 채널 입력신호의 디지털 변환 값(이하, 채널디지털 데이터라 함)과 비교한 뒤, 외부 제어신호를 발생하여 해당 채널의 채널 입력신호 발생장치에서 채널 입력신호의 발생을 제어한다.
레지스터들(220, 222, 224)은 상기 디멀티플렉서(218)에서 상기 채널선택 제어부(232)로부터 수신된 채널기록 디지털 신호를 저장한다.
SFR(Special Function Register)(234)은 채널타이머(226, 228, 230)에서 채널타이머신호를 발생시키기 위해서 필요한 주기정보, 상기 채널타이머신호를 카운트하여 채널처리 요구신호를 발생하기 위한 카운팅 값을 저장하고 있으며, 아날로그-디지털 변환 제어장치의 초기화시 상기 채널선택 제어부(232)의 제어 하에 채널타이머들(226, 228, 230)로 전송된다. 또한 외부장치(238, 240, 242)에서 외부 타이머신호를 발생하기 위한 주기정보, 상기 외부 타이머신호를 카운팅하여 우선처리 요구신호를 발생하기 위한 카운팅 값을 저장하고 있으며, 아날로그-디지털 변환 제어장치의 초기화시 상기 채널선택 제어부(232)의 제어 하에 외부장치들(238, 240, 242)로 전송된다. 아날로그-디지털 변환 제어장치에서 사용되는 시스템 클럭을 저장하고 있으며, 아날로그-디지털 변환 제어장치의 초기화시 상기 채널선택 제어부(232)의 제어 하에 채널선택 제어부(232), 채널타이머들(226, 228, 230), 외부장치들(238, 240, 242)로 전송된다. 그리고 상기 채널선택 제어부(232)에서 채널처리 요구신호들 사이, 우선처리 요구신호들 사이, 그리고 채널처리 요구신호와 우선처리 요구신호 사이의 우선순위를 판별하는 우선순위 정보를 저장하고 있으며, 아날로그-디지털 변환 제어장치의 초기화시 상기 채널선택 제어부(232)의 제어 하에 채널선택 제어부(232)로 전송된다. 상기 우선순위정보는 미리 설정되어 있으며, 라운드 로빈(Round Robin)방식 또는 아날로그-디지털 변환 제어장치를 사용하는 사용자의 필요에 따라 정해지는 고정방식으로 설정될 수 있다. 상기 레지스터(220, 222, 224)로부터 채널기록 디지털신호들 수신하여 저장한다.
신호발생부 제어부(236)는 상기 외부장치들(238, 240, 242)에 저장된 채널 입력신호 제어값을 구비한다. 상기 SFR(234)에서 채널기록 디지털 신호들을 읽어온 뒤, 해당 채널별로 채널기록 디지털 신호에 포함된 채널디지털 데이터와 채널 입력신호 제어값을 비교하여 동작전원 제어신호를 발생한다.
동작전원 공급부(250, 252, 254)는 해당 동작전원 제어신호에 따라 해당되는 입력채널 발생장치의 전원공급을 제어하여 입력채널신호의 발생을 제어한다.
도 3은 도 2의 본 발명에 따른 일 실시예의 아날로그-디지털 변환 제어장치로 입력된 채널신호의 아날로그-디지털 변환과정에서 발생되는 파형을 나타내는 도면이다.
도 3 (a)는 다채널 아날로그-디지털 변환 제어장치서 사용되는 시스템 클럭을 나타내는 도면이다. 도면을 참조하면, 상기 시스템 클럭은 10ms의 주기를 가지고 있다.
도 3 (b)는 아날로그-디지털 변환 제어장치의 초기화시, 도 2의 채널선택 제어부(232)에서 아날로그-디지털 변환기(214)를 동작시키기 위해서 발생되는 아날로그-디지털 인에이블 신호(EN)를 나타내는 도면이다.
도 3 (c)는 도 2의 채널타이머n(230)에서 발생되는 채널타이머신호를 나타내는 도면이다. 상기 채널타이머n(230)에서 발생되는 채널타이머신호는 20ms의 주기를 가지고 있다.
도 3 (d)는 도 2의 채널타이머n(230)에서 미리 설정된 카운팅 값에 의해 도 3c의 채널타이머신호를 카운팅하여 발생된 채널처리 요구신호를 나타내는 도면이다. 여기에서 채널타이머n(230)에서 설정된 카운팅 값은 1이다.
도 3 (e)는 도 2의 채널선택 제어부(232)에서 채널타이머n(230)으로 선택확인신호가 25ms시점에서 발생되는 것을 나타내는 도면이다. 도면을 참조하면, 채널선택 제어부(23)는 시스템 클럭의 20ms시점에서 수신된 도 3 (b)에 도시된 채널타이머n(230)에서 발생된 채널처리 요구신호와 도 3 (g)에 도시된 채널타이머2(228)에서 발생된 채널처리 요구신호와 우선순위를 비교한다. 비교결과, 채널타이머n(230)에서 발생된 채널처리 요구신호가 선택된 경우에 25ms 시점에서 채널타이머n(230)으로 선택확인신호가 발생되는 것을 나타낸다. 여기에서 채널타이머n(230)에서 발생된 채널처리 요구신호가 채널타이머2(228)에서 발생된 채널처리 요구신호보다 우선 순위가 앞서는 것으로 한다. 선택확인신호를 수신 받은 채널타이머n(230)은 25ms시점에서 도 3 (c)에 도시된 바와 같이 채널타이머신호를 클리어 시키고, 다시 40ms 시점에서 도 3 (a)에 도시된 시스템 클럭의 상승 에지에 활성화되고 다시 채널처리 요구신호의 발생을 위해 카운팅을 시작한다.
도 3 (f)는 도 2의 채널타이머2(228)에서 발생되는 채널타이머신호를 나타내는 도면이다. 상기 채널타이머2(228)에서 발생되는 채널타이머신호는 40ms의 주기를 가지고 있다.
도 3 (g)는 도 2의 채널타이머2(228)에서 미리 설정된 카운팅 값에 의해 도 3f의 채널타이머신호를 카운팅하여 발생된 채널처리 요구신호를 나타내는 도면이다. 여기에서 채널타이머2(228)에서 설정된 카운팅 값은 1이다.
도 3 (h)는 도 2의 제1외부장치(238)에서 발생되는 외부타이머신호를 나타내는 도면이다. 상기 제1외부장치(238)에서 발생되는 외부타이머신호는 60ms의 주기를 가지고 있다.
도 3 (i)는 도 3h에 도시된 상기 제1외부장치(238)에서 발생되는 외부타이머 신호를 카운팅하여 발생되는 우선처리 요구신호를 나타내는 도면이다. 여기에서 카운팅값은 1이다. 도면을 참조하면, 0ms시점과 60ms시점에서 우선처리 요구신호가 발생되어 있는 것을 확인 할 수 있다.
도 3 (j)는 도 3 (i)에 도시된 바와 같이 0ms시점과 60ms 시점에서 발생된 제1외부장치(238)의 우선처리 요구신호가 선택된 경우 5ms와 65ms 시점에서 채널선택 제어부(232)에서 상기 제1외부장치(238)로 확인신호를 발생하여 전송하는 것을 나타내는 도면이다. 상기 제1외부장치(238)는 도 3 (h)에 도시된 바와 같이 5ms시점과 65ms시점에서 외부타이머신호를 클리어 시킨다.
도 3 (k)는 아날로그-디지털 변환기(214)에서 출력되는 디지털 신호를 나타내는 도면이다. 도면을 참조하면, 5ms시점과 25ms 시점사이에 나타난 데이터는 5ms 시점에서 제1외부장치(238)에서 발생된 우선처리 요구신호가 선택되어 채널 1을 통하여 수신된 입력신호가 아날로그-디지털 변환기(214)에서 m 비트의 디지털 신호로 변환되어 출력되는 데 정보가 채널1에 관한 것을 나타내는 것이다. 그리고 25ms에서 65ms사이에 나타난 데이터는 60ms시점에서 채널타이머n(230)에서 발생된 채널처리 요구신호가 받아들여진 경우에 채널n을 통하여 수신된 입력신호가 아날로그-디지털 변환기(214)에서 변환되어 m 비트의 디지털 신호가 채널n에 관한 것임을 나타내는 도면이다. 마지막으로 65ms 이후에 나타난 데이터는 60ms 시점에서 제1외부장치(238)에서 발생된 우선처리 요구신호가 선택되어 채널 1을 통하여 수신된 입력신호가 아날로그-디지털 변환기(214)에서 m 비트의 디지털 신호로 변환되어 출력되는 데 정보가 채널1에 관한 것을 나타내는 것이다.
이하 본 발명에 따른 아날로그-디지털 변환 제어장치를 통한 아날로그-디지털 변환제어를 도 2 및 도 3을 참조하여 설명한다.
채널선택 제어부(232)에서는 도 3 (a)의 0ms 시점에서 제1외부장치(238)으로부터 우선처리 요구신호와 채널타이머n((230)으로부터 채널 처리 요구신호가 입력되면 이들의 우선순위를 판단한다. 이들의 우선순위는 상기 제1외부장치(238)로부터 수신된 우선처리 요구신호가 앞서므로 채널선택 제어부(232)는 상기 제1외부장치(238)로 선택확인신호를 발생하여 이를 전송한다. 이는 도 3 (j)의 5ms시점에 나타나 있다. 그러면 제1외부장치(238)는 도 3 (h)에 도시된 바와 같이 5ms에서 해당 외부타이머신호를 클리어 시킨다. 이후 60ms에서 시스템 클럭의 상승 에지에서 외부타이머신호를 다시 활성화시키고 우선처리 요구신호를 발생하기 위해서 다시 카운팅을 한다. 채널1을 통하여 수신된 입력신호는 도 3 (k)에 도시된 바와 같이 5ms와 25ms사이에서 아날로그-디지털 변환기(214)에서 디지털 신호로 변환되어 출력된다.
이후 20m 시점에서 채널선택 제어부(232)에 채널타이머2(228)와 채널타이머n(230)에서 각각 채널처리 요구신호가 입력된다. 이는 각각 도 3 (d)와 도 3 (g)에서 확인할 수 있다. 여기에서 채널타이머n(230)에서 발생된 채널처리 요구신호가 우선하는 것으로 한다. 상기 채널선택 제어부(232)는 채널타이머n(230)에게 채널처리 요구신호가 선택되었다는 것을 알려주기 위해서 도 3 (e)의 25ms에서 선택확인신호를 발생하여 전송한다. 그러면 채널타이머n(230)은 도 3 (c)의 25ms에서 해당 채널타이머 신호를 클리어 시키고, 40ms에서 시스템 클럭의 상승 에지에 동기되어 다시 활성화된다. 그러면 채널타이머n(230)은 다시 채널처리 요구신호를 발생하기 위해서 미리 설정된 카운팅값을 가지고 도 3 (c)에 도시된 채널타이머 신호를 카운트한다. 이렇게 선택된 채널n을 통한 입력신호가 아날로그-디지털 변환기(214)를 통하여 디지털 신호로 변환된 것을 나타내는 도면이 도 3 (k)의 25ms에서 65ms시점에서 나타나 있다.
60m 시점에서 채널선택 제어부(232)로 채널 타어머2(228)와 채널타이머n(230)에서 각각 발생된 채널처리 요구신호와 제1외부장치(238)에서 발생된 우선처리 요구신호가 수신되는 파형이 각각 도 3 (g)와 도 3 (i)에 나타나 있다. 채널선택 제어부(232)는 제1외부장치(238)로부터 수신된 우선처리 요구신호의 우선순위가 앞서는 것으로 판단하므로 제1외부장치(238)로 선택확인신호를 발생하여 전송한다. 이는 도 3 (j)의 65ms 시점에서 확인할 수 있다. 이후의 채널1로 수신되는 입력신호가 아날로그-디지털 변환기(214)를 통하여 디지털신호로 변환된 데이터가 도 3 (k)의 65ms 시점 이후에 나타나 있다.
도 3 (k)에서 변환된 디지털 신호는 채널기록부(216)로 전송된다. 채널기록부(216)는 상기 아날로그-디지털 변환기(214)에서 수신된 디지털 신호에 채널정보를 기록하여 채널기록 디지털 신호로 변환한 뒤 이를 디멀티플렉서(218)와 외부장치들(238, 240, 242)로 전송한다. 디멀티플렉서(218)는 채널선택 제어부(232)로부터 수신된 채널선택 제어신호에 해당되는 레지스터로 상기 채널기록부(216)에서 수신된 채널기록 디지털신호를 전송한다. 이렇게 레지스터로 전송된 채널기록 디지털 신호는 SFR(234)로 전송된 후 SFR(234)에 저장된다. 상기 SFR(234)에 저장된 채널기록 디지털 신호는 신호발생 제어부(236)에서 채널입력신호 발생장치의 채널입력신호발생을 제어하는 데 사용된다. 즉, 상기 신호발생 제어부(236)는 SFR(234)로부터 채널기록 디지털 신호를 읽어온 뒤, 해당 채널별로 채널기록 디지털 신호에 포함된 채널디지털 데이터와 채널 입력신호 제어값을 비교하여 동작전원 제어신호를 발생하여 동작전원 공급부(250, 252, 254)로 전송한다. 상기 동작전원 공급부(250, 252, 254)는 상기 신호발생 제어부(236)로부터 수신된 동작전원 제어신호에 따라 채널입력 신호발생장치에 동작전원의 공급을 제어하여 채널 입력신호의 발생을 제어한다.
외부장치들(238, 240, 242)은 상기 채널기록부(216)로부터 수신된 채널기록 디지털신호에 포함된 채널이 외부장치에서 이용하고자 하는 채널에 해당되면 이를 받아들인 뒤, 상기 채널 입력신호 제어값과 상기 채널기록부(216)에서 수신된 채널기록 디지털 신호 중 채널디지털 데이터와 비교한 뒤, 외부 제어신호를 발생하여 해당 채널의 채널 입력신호 발생장치에서 채널 입력신호의 발생을 제어한다.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
상술한 바와 본 발명에 따른 아날로그-디지털 변환은 각 채널별로 아날로그-디지털 변환을 우선순위를 정하여 수행하고, 필요한 경우에 아날로그-디지털 변환의 우선순위를 변경하여 아날로그-디지털 변환을 수행할 수 있다는 장점이 있다.
도 1은 종래 다채널 아날로그-디지털 변환장치의 일 실시예를 나타내는 도면,
도 2는 본 발명에 따른 다채널 아날로그-디지털 변환 제어장치에 대한 일 실시예를 나타내는 도면,
도 3은 도 2의 본 발명에 따른 일 실시예의 아날로그-디지털 변환 제어장치로 입력된 채널신호의 아날로그-디지털 변환과정에서 발생되는 파형을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
212 : 멀티플렉서 214 : 아날로그-디지털 변환기
216 : 채널기록부 218 : 디멀티플렉서
220, 222, 224 : 레지스터 226, 228, 230 : 채널타이머
232 : 채널선택 제어부 234 : SFR
236 : 신호발생 제어부 238, 240, 242 : 외부장치
250, 252, 254 : 동작전원 공급부

Claims (4)

  1. 다채널 입력 신호의 아날로그-디지털 변환 제어장치에 있어서,
    입력되는 다수의 채널 입력신호 중 설정된 우선 순위에 따른 선택 제어신호에 따라 채널 입력신호를 아날로그-디지털 변환하는 아날로그-디지털 변환수단;
    A) 아날로그-디지털 변환 우선순위를 설정하고, 설정된 우선 순위에 따른 입력 채널 선택 제어신호를 상기 아날로그-디지털 변환수단으로 전송하고,
    B) 외부 장치로부터 아날로그-디지털 변환 우선처리 요구신호가 있는 경우, 현재 진행중인 채널 입력신호의 아날로그-디지털 변환을 중지하고 우선처리 요구신호가 입력된 외부장치로 공급되어질 채널 입력신호를 우선적으로 아날로그-디지털 변환 처리하도록 해당 채널선택 제어신호를 상기 아날로그-디지털 변환수단으로 제공하는 제어수단으로 구성되는 것을 특징으로 하는 아날로그-디지털 변환 제어장치.
  2. 제1항에 있어서,
    상기 아날로그-디지털 변환수단은,
    상기 다수의 채널 입력신호 중 상기 제어수단으로부터 수신된 채널선택 제어신호에 해당되는 채널의 입력신호를 선택하여 출력하는 멀티플렉서,
    상기 멀티플렉서로부터 수신된 채널의 입력신호를 m 비트의 디지털 신호로 변환하여 출력하는 아날로그-디지털 변환기,
    상기 아날로그-디지털 변환기로부터 수신된 m 비트의 디지털 신호에 상기 제어수단으로부터 수신된 채널제어 선택신호에 해당되는 채널을 기록하여 채널기록 디지털신호를 변환한 뒤 출력하는 채널기록부,
    상기 채널기록부로부터 채널기록 디지털 신호를 수신한 뒤, 상기 제어수단으로부터 수신된 채널선택 제어신호에 해당되는 레지스터로 출력하는 디멀티플렉서를 포함하는 것을 특징으로 하는 아날로그-디지털 변환 제어장치.
  3. 제1항에 있어서,
    상기 제어수단은,
    설정된 주기에 따라 채널 타이머 신호를 발생하고 설정된 카운팅 값에 의하여 상기 채널 타이머 신호를 카운트하여 채널처리 요구신호를 발생하는 채널타이머들,
    외부장치로부터 아날로그-디지털 변환 우선처리 요구가 있는 경우를 제1순위로하여 해당 채널의 입력신호의 아날로그-디지털 변환을 수행하도록 채널선택 제어신호를 발생하고, 상기 채널타이머로부터 수신되는 채널처리 요구신호의 경우에는 미리 설정된 우선순위에 따라 결정된 선택된 채널 입력신호의 아날로그-디지털 변환을 수행하도록 채널선택 제어신호를 발생하여 상기 아날로그-디지털 변환수단으로 제공하는 채널선택 제어부를 포함하는 아날로그-디지털 변환 제어장치.
  4. 아날로그-디지털 변환 처리 우선 순위를 정하는 단계,
    입력되는 다수의 채널 입력신호 중 설정된 우선순위에 따라 채널 입력신호를 아날로그-디지털 변환하여 출력하는 단계,
    임의의 일 외부장치로부터 아날로그-디지털 변환 우선처리신호가 있는 경우, 현재 진행중인 채널 입력신호의 아날로그-디지털 변환동작을 중지하고 상기 설정된 우선 순위를 변경 설정하는 단계,
    상기 변경 설정된 우선 순위 중 상기 우선처리 요구신호가 입력된 외부장치로 공급되어질 채널 입력신호를 우선적으로 아날로그-디지털 변환 처리하여 해당 외부장치로 출력하는 단계를 포함하는 아날로그-디지털 변환제어 방법.
KR1020030090854A 2003-12-12 2003-12-12 아날로그-디지털 변환 제어장치 및 그 방법 KR20050058867A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090854A KR20050058867A (ko) 2003-12-12 2003-12-12 아날로그-디지털 변환 제어장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090854A KR20050058867A (ko) 2003-12-12 2003-12-12 아날로그-디지털 변환 제어장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20050058867A true KR20050058867A (ko) 2005-06-17

Family

ID=37252172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090854A KR20050058867A (ko) 2003-12-12 2003-12-12 아날로그-디지털 변환 제어장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20050058867A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509328B2 (en) 2015-01-27 2016-11-29 Samsung Electronics Co., Ltd. Signal processing apparatus and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007049A (ko) * 1991-09-03 1993-04-22 가나이 쯔도무 아날로그-디지탈 변환장치
KR970075825A (ko) * 1996-05-08 1997-12-10 에노모토 타츄야 아날로그/디지탈 변환 장치
KR19990011284A (ko) * 1997-07-22 1999-02-18 구자홍 데이터 처리장치의 인터럽트 처리장치 및 방법
KR19990063101A (ko) * 1997-12-16 1999-07-26 가네꼬 히사시 우선순위·인코더 및 우선순위·인코드 방법
KR20010043447A (ko) * 1998-05-08 2001-05-25 인피니언 테크놀로지스 아게 아날로그 신호의 아날로그-디지털 변환을 위한 방법 및아날로그-디지털 변환 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007049A (ko) * 1991-09-03 1993-04-22 가나이 쯔도무 아날로그-디지탈 변환장치
KR970075825A (ko) * 1996-05-08 1997-12-10 에노모토 타츄야 아날로그/디지탈 변환 장치
KR19990011284A (ko) * 1997-07-22 1999-02-18 구자홍 데이터 처리장치의 인터럽트 처리장치 및 방법
KR19990063101A (ko) * 1997-12-16 1999-07-26 가네꼬 히사시 우선순위·인코더 및 우선순위·인코드 방법
KR20010043447A (ko) * 1998-05-08 2001-05-25 인피니언 테크놀로지스 아게 아날로그 신호의 아날로그-디지털 변환을 위한 방법 및아날로그-디지털 변환 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509328B2 (en) 2015-01-27 2016-11-29 Samsung Electronics Co., Ltd. Signal processing apparatus and method

Similar Documents

Publication Publication Date Title
CN109828631B (zh) 任意波形发生系统
JP2016528588A (ja) カメラ制御インターフェース拡張バス
US10816593B2 (en) Arrangement unit, testing system and testing method
KR20050058867A (ko) 아날로그-디지털 변환 제어장치 및 그 방법
US4264984A (en) High-speed multiplexing of keyboard data inputs
KR100424850B1 (ko) 데이터 전송 속도 변환 장치
US10031547B2 (en) CCIe receiver logic register write only with receiver clock
JP3111812B2 (ja) データ通信装置
KR100665258B1 (ko) 카메라 모듈의 이미지센서를 제어하는 패킷을 전송하는이미지신호처리기 및 그 방법
JPS59119995A (ja) リモ−トコントロ−ル用送信回路
US11599142B2 (en) Timing generator, timing generating method, and associated control chip
US7126402B2 (en) Signal generation apparatus for supplying timing signal to solid state device
JPH02218243A (ja) デジタルデータ転送方式
JPS5826583B2 (ja) デ−タニユウリヨクソウチ
JP2006304011A (ja) インタフェース回路
KR100201400B1 (ko) 클럭 동기회로
JPH08167911A (ja) 通信制御装置
KR20250024295A (ko) 데이터 수집을 위한 fpga 기반의 다중 adc 제어 회로
JP2697629B2 (ja) 速度変換装置
KR0139128B1 (ko) 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치
JP2004235747A (ja) データ伝送方法、データ伝送装置およびデータ伝送システム
JP2008306514A (ja) Ａ／ｄ変換装置
JPH01112823A (ja) Ａ／ｄ変換回路
JP2002024168A (ja) シリアルデータ転送装置
JPH01283623A (ja) Ｆｉｆｏメモリ制御回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031212

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031212

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101020

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110405

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101020

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I