JP3111812B2

JP3111812B2 - データ通信装置

Info

Publication number: JP3111812B2
Application number: JP06152320A
Authority: JP
Inventors: 秀幸田中
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-07-04
Filing date: 1994-07-04
Publication date: 2000-11-27
Anticipated expiration: 2015-11-27
Also published as: JPH0818546A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、バツフアを介して所
望のデータをシリアル伝送するデータ通信装置に関する
ものである。

【０００２】

【従来の技術】図１２は、従来のデータ通信装置を示す
ブロツク図である。図において、１は送信機、２及び３
は通信路、４は受信機であり、またこの送信機１におい
て、５はデータ生成部、６は送信データ部、６ａ及び６
ｂは第１及び第２の送信バツフア、６ｃは送信データ切
替部、７はタイミング制御部である。また受信機４にお
いて、８はタイミング制御部、８ａはフレーム同期生成
部、９は受信データ部、９ａ及び９ｂは第１及び第２の
受信バツフア、９ｃは受信データ切替部、１０はデータ
解析部である。

【０００３】次に従来の装置の動作について説明する。
タイミング制御部７は、所定の基準信号を分周すること
により、クロツクＣＫと所定のフレーム周期で論理レベ
ルが立ち上がる送信フレームタイミングＦＴ１とを生成
する。

【０００４】データ生成部５は、中央処理ユニツトで形
成され、例えば所定の処理手順を実行することにより伝
送に供するデータを生成し、この生成したデータを送信
データ部６に出力する。このときデータ生成部５は、生
成したデータをパラレルデータの形式で、直接に、又は
バスを介して、送信データ部６に出力する。なお、この
種のデータ通信装置においては、この生成したデータを
シリアルデータの形式で送信データ部６に出力するもの
もあり、この場合は生成したデータをクロツク同期又は
調歩同期により出力することになる。

【０００５】送信データ部６は、データ生成部５の出力
データを第１又は第２の送信バツフア６ａ又は６ｂに格
納した後、クロツクＣＫに同期したシリアルデータに変
換して通信路２に出力し、これによりこの送信バツフア
６ａ又は６ｂをバツフアメモリとして使用してクロツク
ＣＫの周波数で決まる規定の伝送速度でデータＤ１を送
出する。このとき送信データ部６は、送信データ切替部
６ｃにより、送信フレームタイミングＦＴ１が立ち上が
るタイミングを基準にして、第１及び第２の送信バツフ
ア６ａ及び６ｂの動作モードをフレーム周期で相補的に
切替え、これによりデータ生成部５の処理を中断するこ
となくデータＤ１を連続して送出し得るようにする。

【０００６】すなわち送信データ切替部６ｃは、書き込
みモードと読み出しモードとの間で、第１及び第２の送
信バツフア６ａ及び６ｂの動作モードを相補的に切り替
え、書き込みモードに設定した第１又は第２の送信バツ
フア６ａ又は６ｂにデータ生成部５の出力データを書き
込んだ後、続くフレーム周期で、この第１又は第２の送
信バツフア６ａ又は６ｂの内容を受信機４に出力すると
共に、残りの第２又は第１の送信バツフア６ｂ又は６ａ
にデータ生成部５の出力データを格納する。

【０００７】さらにこのとき送信データ部６は、送信フ
レームタイミングＦＴ１が立ち上がるタイミングで、フ
レーム同期用データを介挿して第１及び第２の送信バツ
フア６ａ及び６ｂの内容を出力し、これにより受信機４
においてこのフレーム同期用データを基準にしてフレー
ム同期が可能なようにする。

【０００８】受信機４は、通信路２及び３を介して入力
されるデータＤ１及びクロツクＣＫをタイミング制御部
８に与え、フレーム同期生成部８ａでデータＤ１よりフ
レーム同期する。これによりフレーム同期生成部８ａ
は、送信フレームタイミングＦＴ１に対応する受信フレ
ームタイミングＦＴ２を生成し、さらにこの受信フレー
ムタイミングＦＴ２を基準にして伝送されたデータＤ１
を出力することにより、データＤ１に対して所定期間遅
延してなる遅延データＤ２を受信データ部９に出力す
る。なおこの種のデータ通信装置においては、別途フレ
ーム同期信号を伝送するよな構成の装置もあり、この場
合はこのフレーム同期信号を基準にしてフレーム同期を
行うことになる。

【０００９】受信データ部９は、クロツクＣＫを基準と
して第１又は第２の受信バツフア９ａ又は９ｂに遅延デ
ータＤ２を格納した後、パラレルデータに変換してデー
タ解析部１０に出力する。このとき受信データ部９は、
受信データ切替部９ｃにより、第１及び第２の受信バツ
フア９ａ及び９ｂの動作をフレーム周期で相補的に切替
え、これによりデータ解析部１０の処理を中断すること
なく連続して伝送されるデータＤ１を受信する。

【００１０】すなわち受信データ切替部９ｃは、第１及
び第２の受信バツフア９ａ及び９ｂをそれぞれ書き込み
モード及び読み出しモードに設定し、続いてこれとは逆
に第１及び第２の受信バツフア９ａ及び９ｂをそれぞれ
読み出しモード及び書き込みモードに設定し、この動作
モードの切替えを受信フレームタイミングＦＴ２を基準
にしてフレーム周期で繰り返す。

【００１１】データ解析部１０は、データ生成部５と同
様に中央処理ユニツトで形成され、受信バツフア９ａ及
び９ｂの出力データを解析し、その解析結果に応じて必
要な処理手順を実行する。以上の動作を実行することに
より、いわゆるＤＭＡ（direct memory access）転送の
手法を適用して効率良くデータ通信を行うことができる
ようになる。

【００１２】

【発明が解決しようとする課題】上記のような従来のこ
の種のデータ通信装置は以上のように構成され動作する
ので、データＤ１と共にクロツクＣＫも伝送する必要が
あり、その分通信路の構成が煩雑になるという問題があ
る。

【００１３】また、送信バツフア６ａ及び６ｂにおいて
は、予め設定されたフレーム周期でクロツクＣＫに同期
してデータＤ１を出力することにより、フレーム周期で
固定長のデータＤ１を繰り返し送出することになる。こ
れに対して書き込み側においては、伝送に供するデータ
が送信バツフア６ａ及び６ｂに書き込まれないフレーム
もあり、これにより送信バツフア６ａ及び６ｂに以前か
ら書き込まれていた古いデータが受信機４に対して送出
されてしまう問題がある。なお、この古いデータを送出
しないようにするために、例えばデータ生成部の出力デ
ータを送信バツフア６ａ及び６ｂに書き込む前に、予め
送信バツフア６ａ及び６ｂの内容を固定データで更新す
る方法も考えられるが、その分全体構成が煩雑になる欠
点がある。

【００１４】さらにこの種のデータ通信装置を２台用い
て双方向でデータ通信する場合においては、一方の装置
をタイミング自走させてクロツクＣＫ等を生成し、他方
の装置をこの自走する装置にタイミング同期させる必要
があり、結局タイミング制御が煩雑になる等の問題点が
あつた。

【００１５】この発明はかかる問題点を解消するために
なされたものであり、クロツクを伝送しなくてもデータ
通信することができ、不要なデータの送出を有効に回避
することができ、また双方向でデータ通信する場合にも
簡易にタイミング制御することができるデータ通信装置
を提供することを目的としている。

【００１６】

【課題を解決するための手段】この発明に係わるデータ
通信装置は、送信機側には、所望のデータを順次出力す
るデータ生成部と、第１及び第２の一対の送信バツフア
と、上記一対の送信バツフアのうち、一方の上記送信バ
ツフアの動作モードが書き込みモードにあるとき他方の
上記送信バツフアの動作モードが読み出しモードにある
ように上記第１及び第２の送信バツフアの動作モードを
送信フレーム周期で相補的に切り替えて制御し、書き込
みモードに設定した上記送信バツフアに上記データを格
納し、読み出しモードに設定した上記送信バツフアが記
憶する上記データを読み出し、所定のビツトを附加して
シリアルデータに変換して送出する送信データ切替部
と、上記データ生成部及び上記送信データ切替部のタイ
ミングを制御する送信機側タイミング制御部とを備え、
受信機側には、上記シリアルデータに付加された上記所
定のビツトを検出し上記送信機側タイミング制御部に同
期したタイミングで全体のタイミングを制御する受信機
側タイミング制御部と、第１及び第２の一対の受信バツ
フアと、上記一対の受信バツフアのうち一方の上記受信
バツフアの動作モードが書き込みモードにあるとき他方
の上記受信バツフアの動作モードが読み出しモードにあ
るように上記第１及び第２の受信バツフアの動作モード
を受信フレーム周期で相補的に切り替え制御し、書き込
みモードに設定した上記受信バツフアに上記シリアルデ
ータを格納し、読み出しモードに設定した上記受信バツ
フアが記憶する上記シリアルデータを読み出す受信デー
タ切替部と、上記受信データ切替部で読み出されたデー
タを入力して所定の処理手順を実行するデータ解析部と
を備えたことを特徴とする。

【００１７】また、次の発明に係わるデータ通信装置
は、送信機側には、所望のデータを順次出力するデータ
生成部と、第１及び第２の一対の送信バツフアと、決め
られた意味を持つ所定のシリアルデータを格納する手段
と、上記一対の送信バツフアのうち一方の上記送信バツ
フアの動作モードが書き込みモードにあるとき他方の上
記送信バツフアの動作モードが読み出しモードにあるよ
うに上記第１及び第２の送信バツフアの動作モードを送
信フレーム周期で相補的に切り替えて制御し、書き込み
モードに設定した上記送信バツフアに上記データを格納
し、上記一対の送信バツフアの読み出しモードにおい
て、該送信バツフアが直前の書き込みモードで上記デー
タが書き込まれている場合は、この書き込まれているデ
ータをシリアルデータに変換して送出し、この送出が完
了した後は、続いて上記決められた意味を持つ所定のシ
リアルデータを送出する手段と、上記データ生成部，上
記送信データ切替部及び上記選択出力する手段へのタイ
ミングを制御する送信機側タイミング制御部とを備え、
受信機側には、上記送信機側タイミング制御部に同期し
たタイミングで全体のタイミングを制御する受信機側タ
イミング制御部と、第１及び第２の一対の受信バツフア
と、上記一対の受信バツフアのうち一方の上記受信バツ
フアの動作モードが書き込みモードにあるとき他方の上
記受信バツフアの動作モードが読み出しモードにあるよ
うに上記第１及び第２の受信バツフアの動作モードを受
信フレーム周期で相補的に切り替えて制御し、書き込み
モードに設定した上記受信バツフアに上記シリアルデー
タを格納し、読み出しモードに設定した上記受信バツフ
アが記憶する上記シリアルデータを読み出す受信データ
切替部と、上記受信データ切替部で読み出されたデータ
を入力して所定の処理手順を実行するデータ解析部とを
備えたことを特徴とする。

【００１８】また、上記所定のシリアルデータは、同一
論理のビツトの連続で形成されることを特徴とする。

【００１９】また、上記送信データ切替部は、上記第１
および第２の送信バッファからのシリアルデータまたは
上記決められた意味を持つシリアルデータを出力する際
に所定のビツトを付加してシリアルデータを生成し、上
記受信機側タイミング制御部は、シリアルデータに付加
された上記所定のビツトを検出し、この検出結果に基づ
いて上記送信機側タイミング制御部に同期したタイミン
グで全体のタイミングを制御することを特徴とする。

【００２０】また、次の発明に係わるデータ通信装置
は、送信機側には、所望のデータを出力するデータ生成
部と、それぞれ所定のコントロールエリアが形成された
第１及び第２の一対の送信バツフアと、上記一対の送信
バツフアのうち一方の上記送信バツフアの動作モードが
書き込みモードにあるとき他方の上記送信バツフアの動
作モードが読み出しモードにあるように上記第１及び第
２の送信バツフアの動作モードを送信フレーム周期で相
補的に切り替えて制御し、書き込みモードに設定した上
記送信バツフアに上記データを格納すると共に、書き込
んだ上記データのデータ量を当該送信バツフアの上記コ
ントロールエリアに書き込み、当該送信バツフアの上記
コントロールエリアに書き込んだ上記データ量を参照
し、読み出しモードに設定した上記送信バツフアが記憶
する上記データをそのデータ量だけ読み出し、シリアル
データに変換して送出する送信データ切替部と、上記デ
ータ生成部及び上記送信データ切替部のタイミングを制
御する送信機側タイミング制御部とを備え、受信機側に
は、上記送信機側タイミング制御部に同期したタイミン
グで全体のタイミングを制御する受信機側タイミング制
御部と、第１及び第２の一対の受信バツフアと、上記一
対の受信バツフアのうち一方の上記受信バツフアの動作
モードが書き込みモードにあるとき、他方の上記受信バ
ツフアの動作モードが読み出しモードにあるように上記
第１及び第２の受信バツフアの動作モードを受信フレー
ム周期で相補的に切り替えて制御し、書き込みモードに
設定した上記受信バツフアに上記シリアルデータを格納
し、読み出しモードに設定した上記受信バツフアが記憶
する上記シリアルデータを読み出す受信データ切替部
と、上記受信データ切替部で読み出されたデータを入力
して所定の処理手順を実行するデータ解析部とを備えた
ことを特徴とする。

【００２１】また、上記コントロールエリアに書き込ま
れる上記データ量は、上記シリアルデータの送出開始及
び送出終了のタイミングを示す数値によつて表され、上
記送信データ切替部は、上記送出開始のタイミングを示
す数値に従つて上記シリアルデータの送出を開始した
後、送出終了のタイミングを示す数値によって上記シリ
アルデータの送出を終了することを特徴とする。

【００２２】また、上記送信データ切替部は、上記シリ
アルデータを出力する際に所定のビツトを付加してシリ
アルデータを生成し、上記受信機側タイミング制御部
は、上記シリアルデータに付加された上記ビツトを検出
し、この検出結果に基づいて上記送信機側タイミング制
御部に同期したタイミングで全体のタイミングを制御す
ることを特徴とする。

【００２３】また、次の発明に係わるデータ通信装置
は、送信機側には、所望のデータを順次出力するデータ
生成部と、第１及び第２の一対の送信バツフアと、上記
一対の送信バツフアのうち一方の上記送信バツフアの動
作モードが書き込みモードにあるとき他方の上記送信バ
ツフアの動作モードが読み出しモードにあるように上記
第１及び第２の送信バツフアの動作モードを送信フレー
ム周期で相補的に切り替えて制御し、書き込みモードに
設定した上記送信バツフアに上記データを格納し、読み
出しモードに設定した上記送信バツフアが記憶する上記
データを読み出し、所定のビツトを附加してシリアルデ
ータに変換して送出する送信データ切替部と、上記デー
タ生成部及び上記送信データ切替部のタイミングを制御
する送信機側タイミング制御部とを備え、受信機側に
は、第１，第２及び第３の受信バツフアと、上記送信フ
レーム周期で、上記第１，第２及び第３の受信バツフア
の動作モードを順次循環的に書き込みモードに設定する
と共に、所定の受信フレーム周期で上記第１，第２及び
第３の受信バツフアの動作モードを順次循環的に読み出
しモードに設定し、書き込みモードに設定した上記受信
バツフアに上記シリアルデータを格納し、読み出しモー
ドに設定した上記受信バツフアから格納した上記シリア
ルデータを読み出す受信データ切替部と、上記受信デー
タ切替部で読み出されたデータを入力して所定の処理手
順を実行するデータ解析部と、上記受信データ切替部及
び上記データ解析部のタイミングを制御する受信機側タ
イミング制御部とを備えたことを特徴とする。

【００２４】また、上記送信データ切替部は、上記シリ
アルデータを出力する際に所定のビツトを付加してシリ
アルデータを生成し、上記受信機側タイミング制御部
は、上記シリアルデータに付加された上記ビツトを検出
し、この検出結果に基づいて上記送信機側タイミング制
御部に同期したタイミングで全体のタイミングを制御す
ることを特徴とする。

【００２５】また、次の発明に係わるデータ通信装置
は、送信機側には、所望のデータを順次出力するデータ
生成部と、第１及び第２の一対の送信バツフアと、第３
及び第４の一対の送信バツフアと、上記第１及び第２の
一対の送信バツフアのうち一方の上記送信バツフアの動
作モードが書き込みモードにあるとき他方の上記送信バ
ツフアの動作モードが読み出しモードにあるように上記
第１及び第２の送信バツフアの動作モードを送信フレー
ム周期で相補的に切り替えて制御し、上記第３及び第４
の一対の送信バツフアのうち、一方の上記送信バツフア
の動作モードが書き込みモードにあるとき、他方の上記
送信バツフアの動作モードが読み出しモードにあるよう
に、上記第３及び第４の送信バツフアの動作モードを上
記送信フレーム周期で相補的に切り替えて制御し、且
つ、上記第１及び第２の送信バツフア又は上記第３及び
第４の送信バツフアを選択的に使用して、書き込みモー
ドに設定した上記送信バツフアに上記データを格納し、
読み出しモードに設定した上記送信バツフアが記憶する
上記データを読み出し、シリアルデータに変換して送出
する送信データ切替部と、上記データ生成部及び上記送
信データ切替部のタイミングを制御する送信機側タイミ
ング制御部と、上記送信データ切替部が上記第１及び第
２の送信バツフアと上記第３及び第４の送信バツフアと
で異なるデータ変換方式及び又は異なる誤り訂正方式に
従つて上記格納したデータを上記シリアルデータに変換
して出力する手段とを備え、受信機側には、上記送信機
側タイミング制御部に同期したタイミングで全体のタイ
ミングを制御する受信機側タイミング制御部と、第１及
び第２の一対の受信バツフアと、第３及び第４の一対の
受信バツフアと、上記第１及び第２の一対の受信バツフ
アのうち一方の上記受信バツフアの動作モードが書き込
みモードにあるとき他方の上記受信バツフアの動作モー
ドが読み出しモードにあるように上記第１及び第２の受
信バツフアの動作モードを受信フレーム周期で相補的に
切り替えて制御し、上記第３及び第４の一対の受信バツ
フアのうち、一方の上記受信バツフアの動作モードが書
き込みモードにあるとき、他方の上記受信バツフアの動
作モードが読み出しモードにあるように、上記第３及び
第４の受信バツフアの動作モードを上記受信フレーム周
期で相補的に切り替え制御し、且つ、書き込みモードに
設定した上記受信バツフアに上記シリアルデータを、第
１及び第２の送信バツファから出力されるデータ変換方
式及び誤り訂正方式に従って復号した結果を第１及び第
２の受信バツファに格納し、第３及び第４の送信バツフ
ァから出力されるデータ変換方式及び誤り訂正方式に従
って復号した結果を第３及び第４の受信バツファに格納
し、読み出しモードに設定した上記受信バツフアが記憶
する上記シリアルデータを読み出す受信データ切替部
と、上記受信データ切替部で読み出されたデータを入力
して所定の処理手順を実行するデータ解析部とを備えた
ことを特徴とする。

【００２６】また、上記送信データ切替部は、上記シリ
アルデータを出力する際に所定のビツトを付加してシリ
アルデータを生成し、上記受信機側タイミング制御部
は、上記シリアルデータに付加された上記ビツトを検出
し、この検出結果に基づいて上記送信機側タイミング制
御部に同期したタイミングで全体のタイミングを制御す
ることを特徴とする。

【００２７】

【作用】この発明のデータ通信装置においては、一対の
送信バツフアの動作モードを送信フレーム周期で相補的
に切り替え制御し、読み出しモードに設定した送信バツ
フアが記憶するデータを読み出し、所定のビツトを附加
してシリアルデータに変換して送出するようにしたの
で、受信機側においては、シリアルデータに付加された
このビツトを検出し、送信機側タイミング制御部に同期
したタイミングで全体のタイミングを制御することがで
きる。

【００２８】また、次の発明のデータ通信装置において
は、一対の送信バツフアの動作モードを送信フレーム周
期で相補的に切り替え制御し、一方の送信バツフアを読
み出しモードに設定した際に、該送信バツフアが直前の
書き込みモードで格納したデータの送出が完了するまで
の期間の間、当該送信バツフアから出力されるシリアル
データを選択出力し、続いて所定のシリアルデータを選
択出力するようにしたので、既に読み出されて送出され
たデータのような無駄なデータの送出を回避することが
できる。

【００２９】また、上記所定のシリアルデータは、同一
論理のビットの連続で形成することができる。

【００３０】また、このとき所定のビットを付加してシ
リアルデータを生成するようにしたので、受信機側にお
いては、シリアルデータに付加されたビットを検出し、
この検出結果に基づいて送信機側タイミング制御部に同
期したタイミングで全体のタイミングを制御できる。

【００３１】また、次の発明のデータ通信装置において
は、第１及び第２の送信バツフアに書き込まれたデータ
のデータ量を記録し、このデータ量だけ第１及び第２の
送信バツフアからシリアルデータを読み出すようにした
ので、書き込んだデータだけシリアルデータに変換して
送出し得、以前から第１及び第２の送信バツフアに格納
されていたデータの２重の送出を回避することができ
る。

【００３２】また、送信バツフアに書き込まれるデータ
のデータ量は、シリアルデータの送出開始および送信終
了のタイミングを示す数値で表すこともできる。

【００３３】また、このとき所定のビットを付加してシ
リアルデータを生成するようにしたので、受信機側にお
いては、シリアルデータに付加されたビットを検出し、
この検出結果に基づいて送信機側タイミング制御部に同
期したタイミングで全体のタイミングを制御できる。

【００３４】また、次の発明のデータ通信装置において
は、第１、第２及び第３の受信バツフアの動作モードを
順次循環的に書き込みモードに設定してシリアルデータ
を格納し、さらに所定の受信フレーム周期で、この第
１、第２及び第３の受信バツフアの動作モードを順次循
環的に読み出しモードに設定するようにしたので、受信
側タイミング制御部においては、自走して全体のタイミ
ングを制御することができる。

【００３５】また、このとき所定のビットを付加してシ
リアルデータを生成するようにしたので、受信機側にお
いては、シリアルデータに付加されたビットを検出し、
この検出結果に基づいて送信機側タイミング制御部に同
期したタイミングで全体のタイミングを制御できる。

【００３６】また、次の発明のデータ通信装置において
は、第１及び第２の送信バツフアと、第３及び第４の送
信バツフアとで異なるデータ変換方式及び又は異なる誤
り訂正方式を適用したので、データの重要度等に応じて
データ変換方式、誤り訂正方式を選択してデータ通信す
ることができる。

【００３７】さらに、この場合にも所定のビットを付加
してシリアルデータを生成するようにし、受信機側にお
いては、シリアルデータに付加されたビットを検出し、
この検出結果に基づいて送信機側タイミング制御部に同
期したタイミングで全体のタイミングを制御できる。

【００３８】

【実施例】

実施例１．以下、この発明の実施例を図面について説明
する。図１はこの発明の実施例１を示すブロツク図で、
図において、１１は送信機、１２は通信路、１４は受信
機であり、またこの送信機１１において、１５はデータ
生成部、１６は送信データ部、１６ａ及び１６ｂは第１
及び第２の送信バツフア、１６ｃは送信データ切替部、
１７はタイミング制御部である。また受信機１４におい
て、１８はタイミング制御部、１８ａはフレーム同期生
成部、１９はデータ受信部、１９ａ及び１９ｂは第１及
び第２の受信バツフア、１９ｃは受信データ切替部、２
０はデータ解析部である。

【００３９】次に実施例１の動作について説明する。タ
イミング制御部１７は、所定の基準信号を分周して調歩
同期用クロツクＣＫ１、送信フレームタイミングＦＴ１
を生成する。データ生成部１５は、例えば所定の処理手
順を実行することにより伝送に供するデータを生成し、
生成したデータを送信データ部１６に出力する。このと
き図２に示すように、データ生成部１５は、送信フレー
ムタイミングＦＴ１（図２（Ａ））を基準として動作す
ることにより、１フレーム周期でＮバイト（すなわちこ
の実施例においては１バイトが８ビツトで形成され、結
局１フレーム当たりＮ×８ビツトのデータを生成するこ
とになる）のパラレルデータを生成して出力する。

【００４０】送信データ部１６は、第１及び第２の送信
バツフア１６ａ及び１６ｂを介してデータ生成部１５の
出力データをシリアルデータに変換して通信路１２に出
力する。このとき送信データ部１６は、送信データ切替
部１６ｃにより、送信フレームタイミングＦＴ１が立ち
上がるタイミングを基準として、第１及び第２の送信バ
ツフア１６ａ及び１６ｂの動作モードをフレーム周期で
相補的に切替え、それぞれ書き込みモードにおいて、デ
ータ生成部１５の出力データを第１又は第２の送信バツ
フア１６ａ又は１６ｂに格納し、読み出しモードにおい
て、この格納したデータをシリアルデータに変換して出
力する。

【００４１】これにより送信データ切替部１６ｃは、フ
レーム周期で第１及び第２の送信バツフア１６ａ及び１
６ｂを交互にデータ生成部１５からアクセス可能な状態
に保持し（図２（Ｂ）の記号ＷＲで表す）、このあいだ
他方の送信バツフア１６ａ及び１６ｂに格納したデータ
を通信路１２に出力する（図２（Ｃ）の記号ＲＤで表
す）。

【００４２】また送信データ切替部１６ｃは、この送信
バツフア１６ａ及び１６ｂのデータを通信路１２に出力
する際、データの先頭に特定のビツトパターンで形成さ
れるフレーム同期データＦＤ（図２（Ｄ））を附加した
後、続いてＮバイトのデータが連続するようにデータＤ
３を出力する。さらに送信データ切替部１６ｃは、この
ときフレーム同期データＦＤ及びこのＮバイトのデータ
に、スタート、ストツプビツトなどのビツト（以下、調
歩同期用ビツトと呼ぶ）を附加してデータを出力し、こ
れによりシリアル調歩同期の手法を適用して順次Ｎバイ
トのデータＤ３を送出する（図２（Ｄ））。これにより
受信機１４においては、このフレーム同期データＦＤを
基準としてフレーム同期し、またデータＤ３を基準とし
てクロツクを形成することができ、データ通信装置全体
としてクロツクを伝送しなくても、データ通信が行える
ようになる。

【００４３】すなわち受信機１４において、フレーム同
期生成部１８ａは、通信路１２を介して得られるデータ
Ｄ３のフレーム同期データＦＤによりフレーム同期し、
これにより送信フレームタイミングＦＴ１に対応する受
信フレームタイミングＦＴ２を生成する（図２
（Ｅ））。さらにこの受信フレームタイミングＦＴ２を
基準として伝送されたデータＤ３を出力することによ
り、データＤ３に対して所定期間遅延してなる遅延デー
タＤ４を受信データ部１９に出力する（図２（Ｆ））。

【００４４】タイミング制御部１８は、フレーム同期デ
ータＦＤを基準としてこのＮバイトのデータに附加され
た調歩同期用ビツトを検出し、これにより伝送されたデ
ータＤ３のビツトクロツクを検出し、調歩同期用クロツ
クＣＫ１に対応する調歩同期用クロツクＣＫ２を生成す
る。

【００４５】受信データ部１９は、受信データ切替部１
９ｃにより、第１及び第２の受信バツフア１９ａ及び１
９ｂの動作をフレーム周期で相補的に切替え、この第１
又は第２の受信バツフア１９ａ又は１９ｂに遅延データ
Ｄ３を書き込むと共に、書き込んだ遅延データＤ３をデ
ータ解析部２０に出力する。このとき受信データ切替部
１９ｃは、第１及び第２の受信バツフア１９ａ及び１９
ｂをそれぞれ書き込みモード及び読み出しモードに設定
し、続いてこれとは逆に第１及び第２の受信バツフア１
９ａ及び１９ｂをそれぞれ読み出しモード及び書き込み
モードに設定し、この動作モードの切替えを受信フレー
ムタイミングＦＴ２が立ち上がるタイミングを基準とし
てフレーム周期で繰り返す。

【００４６】これにより受信データ切替部１９ｃは、フ
レーム周期で交互に、第１及び第２の受信バツフア１９
ａ及び１９ｂに遅延データＤ３を記録し（図２（Ｇ）の
記号ＷＲで表す）、このあいだ他方の受信バツフア１９
ａ及び１９ｂをデータ解析部２０からアクセス可能な状
態に保持する（図２（Ｈ）の記号ＲＤで表す）。

【００４７】さらに受信データ切替部１９ｃは、この受
信バツフア１９ａ及び１９ｂに遅延データＤ３を書き込
む際、フレーム同期データＦＤと調歩同期用に附加され
たビツトとを除くＮバイトのデータを選択的に書き込む
ように受信バツフア１９ａ及び１９ｂを制御し、これに
より無駄なデータを除去して効率の良いデータ処理を行
う。

【００４８】このようにしてデータ解析部２０は、受信
バツフア１９ａ及び１９ｂの出力データを受信フレーム
タイミングＦＴ２を基準として取り込むと共に解析し、
その解析結果に応じて必要な処理手順を実行する。

【００４９】以上の動作により、受信機１４側におい
て、伝送されたデータＤ３を基準としてフレーム同期
し、またクロツクを形成することができ、データ通信装
置全体としてクロツクを伝送しなくても、データ通信が
行えるようになる。図１に示す装置では、通信路１２に
よりデータＤ３が送られるだけで、クロックは送られな
いので、図１の受信機１４側に新たに送信機を設け、送
信機１１側に新たに受信機を設け、双方向のデータ通信
とした場合にも、タイミングの制御には格別の配慮は必
要ない。

【００５０】実施例２．図３はこの発明の実施例２を示
すブロツク図で、図において、図１と同一符号は同一ま
たは相当部分を示し、２１は通信路、２２タイミング制
御部である。

【００５１】この実施例２では、送信機１１及び受信機
１４間に別途通信路２１を設け、この通信路２１で送信
フレームタイミングＦＴ１を伝送する。このため送信デ
ータ部１６において、送信データ切替部１６ｃは、シリ
アル調歩同期の手法を適用して第１及び第２の送信バツ
フア１６ａ及び１６ｂのデータを順次送出する際、フレ
ーム同期データＦＤを附加することなく、調歩同期用ビ
ツトのデータを附加するだけで出力する。

【００５２】そして受信機１４においては、タイミング
制御部２２では、フレーム同期生成部が省略されてその
構成が簡略化され、送信フレームタイミングＦＴ１を基
準として送信機１１から送出されたデータＤ５から調歩
同期用ビツトを検出し、調歩同期用クロツクＣＫ２を生
成する。

【００５３】これによりこの実施例２においては、フレ
ーム同期データＦＤを別途伝送するようにしても、調歩
同期の手法を適用してデータ通信することにより、クロ
ツクの伝送を省略して所望のデータを伝送することがで
きる。

【００５４】実施例３．図４はこの発明の実施例３を示
すブロツク図で、図において、図１及び図３と同一符号
は同一または相当部分を示し、２３は通信路、２４は送
信データ部、２４ａ及び２４ｂは第１及び第２の送信バ
ツフア、２４ｃは送信データ切替部、２４ｄは半固定バ
ツフアで、送信バッファ２４ａ又は２４ｂに送出すべき
データがなくなった時、替わりに送出する「送信データ
無し」を意味するデータが格納されている。２４ｅ及び
２４ｆは第１及び第２の送信バツフア２４ａ及び２４ｂ
内に設定されたコントロールエリアである。

【００５５】図５に示すように、この送信機１１におい
て送信データ切替部２４ｃは、図１の実施例１と同様に
送信フレームタイミングＦＴ１（図５（Ａ））を基準と
して、第１及び第２の送信バツフア２４ａ及び２４ｂの
動作モードを切り替え（図５（Ｂ）及び（Ｄ））、これ
によりこの第１及び第２の送信バツフア２４ａ及び２４
ｂを介してシリアルデータＤ６を送出する。

【００５６】このとき送信データ切替部２４ｃは、第１
及び第２の送信バツフア２４ａ及び２４ｂからシリアル
データＤ６を出力すると、続く送信フレームタイミング
ＦＴ１が立ち上がるタイミングで、それぞれ第１及び第
２の送信バツフア２４ａ及び２４ｂ内に設定されたコン
トロールエリア２４ｅ及び２４ｆに、不許可のフラグを
設定する。

【００５７】また図５において、書き込みモード及び読
み出しモードに設定されたコントロールエリア２４ｅ及
び２４ｆをそれぞれ記号ＷＲＥ及びＲＤＥで表すように
（図５（Ｃ）及び（Ｅ））、送信データ切替部２４ｃ
は、第１及び第２の送信バツフア２４ａ及び２４ｂにデ
ータ生成部１５の出力データを書き込む際、この不許可
に設定したフラグを許可のフラグに書き換える。

【００５８】さらに送信データ切替部２４ｃは、第１及
び第２の送信バツフア２４ａ及び２４ｂからシリアルデ
ータＤ６を出力する際、このコントロールエリア２４ｅ
及び２４ｆのフラグを参考して、許可のフラグが設定さ
れている場合、第１及び第２の送信バツフア２４ａ及び
２４ｂに格納されたデータをシリアルデータに変換して
出力し（図５（Ｆ））、不許可のフラグが設定されてい
る場合、半固定バツフア２４ｄに格納されたデータをシ
リアルデータに変換して出力する。この半固定バツフア
２４ｄは、予めデータ生成部１５から所定の半固定パタ
ーンのデータが格納されて保持されており、これにより
この実施例３において、送信機１１は、送信バツフア２
４ａ及び２４ｂに以前から書き込まれたデータについて
は、このデータに替えて半固定バッファ２４ｄに格納さ
れている所定のデータを送出し、これにより既に読み出
されて送出された不必要な古いデータの送出を有効に回
避する。

【００５９】また送信データ切替部２４ｃは、所定のフ
レーム同期データＦＤを付加し、さらにクロツクＣＫ１
を基準にしてシリアルデータＤ６を出力する。これによ
り送信データ切替部２４ｃは、このシリアルデータＤ６
をクロツク同期して受信機１４に送出する。

【００６０】受信機１４は、このクロツクＣＫ１及びシ
リアルデータＤ６をタイミング制御部１８に与え、フレ
ーム同期生成部１８ａでこのシリアルデータＤ６からフ
レーム同期データＦＤを検出して受信フレームタイミン
グＦＴ２を生成する（図５（Ｇ））。さらにフレーム同
期生成部１８ａは、この受信フレームタイミングＦＴ２
を基準としてシリアルデータＤ６を出力することによ
り、順次入力されるシリアルデータＤ６に対して、所定
期間遅延してなる遅延データＤ７を生成し、この遅延デ
ータＤ７を受信データ部１９に出力する（図５
（Ｈ））。

【００６１】受信データ部１９は、相補的に動作を切り
替える受信バツフア１９ａ及び１９ｂを介してこのデー
タＤ７を入出力し（図５（Ｉ）及び（Ｊ））、送信機１
１から送出されたデータをデータ解析部２０で解析す
る。

【００６２】なお、この半固定バッファ２４ｄに格納さ
れている決められた意味（例えば、送信すべきデータ無
しという意味）を持つ所定のシリアルデータとしては、
論理「１」又は論理「０」が連続するデータが使われる
ことが多いが、このような簡単なビットパターンのデー
タは、半固定バッファ２４ｄに予め格納しておかなくて
も、例えば論理回路，ディップスイッチ等で容易に発生
することができるので、半固定バッファ２４ｄの替わり
に、このような回路が用いられることもある。従ってこ
の明細書で言う半固定バッファ２４ｄは、上記論理回
路，ディップスイッチ等をも含むものとする。半固定バ
ッファ２４ｄに格納されているデータ（図５では半固定
データと略記する）が、読み出される例を図５について
説明すると、図５（Ｃ）でバッファ０には不許可のフラ
グが設定されていたが、書き込みが開始された時点（ｔ
１）で、これが許可のフラグに変わる。従って、バッフ
ァ０の次の読み出し（図５（Ｅ）ｔ２）では、バッファ
０の内容が読み出される。然し、バッファ０の次の書き
込み（図５（Ｃ）ｔ３）では、書き込みが行われないの
で、不許可フラグが設定され、その次の読み出し（図５
（Ｅ）ｔ４）まで不許可フラグが残っている。この時は
バッファ０の内容を読み出さないで、半固定データを読
み出すように制御する（図５（Ｆ）ｔ５）。

【００６３】実施例４．上述の実施例３では、送信機及
び受信機間でシリアルデータをクロツク同期して伝送す
ることとしているが、これに替えて調歩同期用ビツトを
付加することにより、シリアル調歩方式を適用してデー
タ通信してもよく、この場合不必要なデータの送出を有
効に回避し、さらにクロツクの伝送も省略することがで
きる。

【００６４】実施例５．図６はこの発明の実施例５を示
すブロツク図で、図において、図４と同一符号は同一ま
たは相当部分を示し、２５は送信データ部、２５ａ及び
２５ｂは第１及び第２の送信バツフア、２５ｃは送信デ
ータ切替部、２５ｅ及び２５ｆは第１及び第２の送信バ
ツフア２５ａ及び２５ｂに形成されたコントロールエリ
アである。

【００６５】この実施例５では、図に示すように、第１
及び第２の送信バツフア２５ａ及び２５ｂにコントロー
ルエリア２５ｅ及び２５ｆを形成し、それぞれ第１及び
第２の送信バツフア２５ａ及び２５ｂにデータ生成部１
５のデータを書き込んだ後、この書き込んだデータから
受信機１４に送出するビツト数を検出し、このビツト数
を対応するコントロールエリア２５ｅ及び２５ｆに記録
する。

【００６６】例えば図７に送信フレームタイミングＦＴ
１を基準にして示すように（図７（Ａ））、コントロー
ルエリア２５ｅ及び２５ｆにそれぞれ５ビツト及び７ビ
ツトのビツト数が記録されている場合（図７（Ｂ））、
送信データ切替部２５ｃにおいては、送信フレームタイ
ミングＦＴ１が立ち上がると、クロツクＣＫ１（図７
（Ｃ））に同期してフレーム同期データＦＤを出力した
後、続いて第１及び第２の送信バツフア２５ａ及び２５
ｂの先頭アドレスから５ビツト及び７ビツトまでのデー
タを出力し（図７（Ｄ））、続いて送信フレームタイミ
ングＦＴ１が立ち上がるまでデータの出力を中止する。

【００６７】これにより送信機１１においては、古いデ
ータが送出される期間については、データの送出を中止
して、（図７（Ｄ８））に示すシリアルデータを出力
し、以前から送信バツフア２５ａ、２５ｂに格納されて
いたデータの２重の送出を回避することができる。

【００６８】実施例６．上記実施例５では、それぞれデ
ータ量をビツト数で表してコントロールエリア２５ｅ及
び２５ｆに記録し、このビツト数だけデータを送出する
こととしているが、これに替えて図８に示すように、送
信フレームタイミングＦＴ１（図８（Ａ））からクロツ
ク数でカウントした送信開始及び送信終了のタイミング
をコントロールエリア２５ｅ及び２５ｆに記録し、これ
によりデータ量を記録してもよい。

【００６９】すなわち、例えばコントロールエリア２５
ｅ及び２５ｆにこの送信開始及び送信終了のビツト番号
をぞれぞれ「３、５」及び「３、６」と記録した場合
（図８（Ｂ））、送信フレームタイミングＦＴ１が立ち
上がると、クロツクＣＫ１（図８（Ｃ））に同期してフ
レーム同期データＦＤを２ビツト出力した後、１クロツ
ク周期だけ期間を開けて、第１及び第２の送信バツフア
２５ａ及び２５ｂの先頭アドレスから２ビツト及び３ビ
ツトまでのデータを出力し（図８（Ｄ））、続いて送信
フレームタイミングＦＴ１が立ち上がるまでデータの出
力を中止する。

【００７０】実施例７．上述の実施例５及び実施例６で
は、送信機及び受信機間でシリアルデータをクロツク同
期して伝送することとしているが、これに替えて所定の
ビツトを付加することにより、シリアル調歩同期の手法
を適用してデータ通信してもよく、この場合不必要なデ
ータの送出を有効に回避し、さらにクロツクの伝送も省
略することができる。

【００７１】実施例８．図９はこの発明の実施例８を示
すブロツク図で、図において、図１と同一符号は同一ま
たは相当部分を示し、２６はデータ受信部、２６ａ，２
６ｂ及び２６ｃは第１，第２及び第３の受信バツフア、
２６ｄは受信データ切替部である。

【００７２】この実施例８では、図に示すように、受信
機１４と別体に配置した受信機に対して、クロツク同期
により送信機１１からシリアルデータＤ１とクロツクＣ
Ｋ１とを送出する。受信機１４は、送信機１１と別体に
配置した送信機からクロツク同期によりシリアルデータ
Ｄ９とクロツクＣＫ２とを受信する。このとき送信機１
１及び受信機１４は、この別体に配置した送信機及び受
信機に対して、自走のフレーム周期でデータ処理を行
う。

【００７３】このため受信機１４は、受信データ部２６
に３つの受信バツフア２６ａ，２６ｂ及び２６ｃを設け
ておき、この受信バツフア２６ａ，２６ｂ及び２６ｃに
送信機側のフレーム周期で順次データＤ９を記録し、さ
らにこの記録したデータＤ９を受信機１４側の内部フレ
ームタイミングＦＴ３で順次読み出す。

【００７４】すなわち図１０に示すように、送信機１１
及び受信機１４の内部フレームタイミングＦＴ３に対し
て（図１０（Ａ））、別体に配置した送信機及び受信機
の内部フレームタイミングＦＴ４（図１０（Ｂ））がフ
レーム同期していない場合でも、第１，第２，第３の受
信バツフア２６ａ，２６ｂ及び２６ｃの順に、順次循環
的に第１〜第３の受信バツフア２６ａ〜２６ｃを内部フ
レームタイミングＦＴ４にフレーム同期して書き込みモ
ードに設定し（図１０（Ｃ））、さらにこの順に順次循
環的に第１〜第３の受信バツフア２６ａ〜２６ｃを内部
フレームタイミングＦＴ３にフレーム同期して読み出し
モードに設定し（図１０（Ｅ））、これにより自走の内
部フレームタイミングＦＴ３でデータ通信を行うことが
できるようになる。

【００７５】なお第１〜第３の受信バツフア２６ａ〜２
６ｃにおいては、それぞれ外部機器の内部フレームタイ
ミングＦＴ４及び自走の内部フレームタイミングＦＴ３
で書き込み及び読み出しモードに設定されることによ
り、この内部フレームタイミングＦＴ４及びＦＴ３のタ
イミングで決まる休止期間を間に挟んで、読み出し及び
書き込みモードに設定されることになる（図１０
（Ｄ））。

【００７６】実施例９．上述の実施例８では、送信機及
び受信機間でシリアルデータをクロツク同期して伝送す
ることとしているが、これに替えて所定のビツトを付加
することによりシリアル調歩同期の手法を適用してデー
タ通信してもよく、この場合タイミング制御を簡略化
し、さらにクロツクの伝送も省略することができる。

【００７７】実施例１０．図１１はこの発明の実施例１
０を示すブロツク図で、図において、図１と同一符号は
同一または相当部分を示し、２７は送信データ部、２７
ａ，２７ｂ，２７ｃ及び２７ｄはそれぞれ第１〜第４の
送信バツフア、２７ｅは送信データ切替部、２８は送信
データ部、２８ａ，２８ｂ，２８ｃ及び２８ｄはそれぞ
れ第１〜第４の受信バツフア、２８ｅは受信データ切替
部である。

【００７８】この実施例１０では、図に示すように、そ
れぞれ４つの送信バツフア２７ａ，２７ｂ，２７ｃ及び
２７ｄ及び受信バツフア２８ａ，２８ｂ，２８ｃ及び２
８ｄを送信機１１及び受信機１４に配置し、この送信バ
ツフア２７ａ，２７ｂ，２７ｃ及び２７ｄ及び受信バツ
フア２８ａ，２８ｂ，２８ｃ及び２８ｄを選択的に使用
してデータ通信を行う。

【００７９】すなわち第１及び第２の送信バツフア２７
ａ及び２７ｂは対を形成し、送信データ部２７は、送信
データ切替部２７ｅにより、この第１及び第２の送信バ
ツフア２７ａ及び２７ｂの動作モードをフレーム周期で
相補的に書き込み及び読み出しモードに設定する。この
書き込みモードにおいて、送信データ部２７は、データ
生成部１５の出力データを第１及び第２の送信バツフア
２７ａ及び２７ｂに格納すると共に、読み出しモードに
おいて、第１及び第２の送信バツフア２７ａ及び２７ｂ
からデータを読み出してシリアルデータに変換して出力
する。このとき送信データ切替部２７ｅは、第１及び第
２の送信バツフア２７ａ及び２７ｂから読みだしたデー
タについて、所定の誤り訂正方式に従つて誤り訂正符号
を付加すると共に、所定のデータ変換方式に従つてこの
データ及び誤り訂正符号をシリアルデータに変換して出
力する。

【００８０】これに対して第３及び第４の送信バツフア
２７ｃ及び２７ｄは、同様に対を形成して送信データ切
替部２７ｅにより相補的に動作を切り替える。これによ
り送信データ部２７は、データ生成部１５の出力データ
をフレーム周期で第３及び第４の送信バツフア２７ｃ及
び２７ｄに格納すると共に、格納したデータをシリアル
データに変換して出力する。このとき送信データ切替部
２７ｅは、第１及び第２の送信バツフア２７ａ及び２７
ｂと異なる誤り訂正方式に従つて誤り訂正符号を付加す
ると共に、第１及び第２の送信バツフア２７ａ及び２７
ｂと異なるデータ変換方式に従つてこのデータ及び誤り
訂正符号をシリアルデータに変換して出力する。

【００８１】さらに送信データ切替部２７ｅは、データ
生成部１５の出力データ、さらにはデータ解析部２０か
らの応答に応じて、第１及び第２の送信バツフア２７ａ
及び２７ｂの出力データから生成したシリアルデータと
第３及び第４の送信バツフア２７ｃ及び２７ｄの出力デ
ータから生成したシリアルデータとを選択出力し、これ
により伝送に供するデータの重要度、伝送したデータの
誤り率により、データ変換方式及び誤り訂正方式を切り
替える。

【００８２】受信データ部２８は、この第１〜第４の送
信バツフア２７ａ，２７ｂ，２７ｃ及び２７ｄに対応す
るように、受信データ切替部２８ｅにより、受信バツフ
ア２８ａ，２８ｂ，２８ｃ及び２８ｄの動作モードを切
り替える。すなわち第１及び第２の受信バツフア２８ａ
及び２８ｂと、第３及び第４の受信バツフア２８ｃ及び
２８ｄは、それぞれ対を形成し、第１〜第４の送信バツ
フア２７ａ，２７ｂ，２７ｃ及び２７ｄと同様に、受信
フレームタイミングＦＴ２に同期して動作モードを切り
替える。

【００８３】これにより受信データ部２８は、順次入力
されるシリアルデータＤ１１をそれぞれ書き込みモード
に設定した受信バツフアに格納すると共に、格納したデ
ータを読み出しモードに設定した受信バツフアから読み
出すようにする。このときデータ解析部２０は、データ
生成部１５の出力データに応じて、送信機１１側におけ
る送信データ切替部２７ｅの選択出力動作に対応するよ
うに、第１及び第２の受信バッファ２８ａ及び２８ｂか
ら読み出したデータと、第３及び第４の受信バッファ２
８ｃ及び２８ｄから読み出したデータを選択解析する。

【００８４】データ切替部２８ｅでは、第１及び第２の
送信バッファから出力されるデータ変換方式及び誤り訂
正方式に従って復号した結果を、第１及び第２の受信バ
ッファ２８ａ及び２８ｂに書き込み、第３及び第４の送
信バッファから出力されるデータ変換方式及び誤り訂正
方式に従って復号した結果を、第３及び第４の受信バッ
ファ２８ｃ及び２８ｄに書き込む。

【００８５】これによりこの実施例１０に係わるデータ
通信装置においては、データの重要度等に応じて、デー
タ変換方式及び誤り訂正方式を選択し、通信に供するデ
ータの信頼性を向上させることができる。

【００８６】実施例１１．上述の実施例１０では、送信
機及び受信機間でシリアルデータをクロツク同期して伝
送することとしているが、これに替えて所定のビツトを
付加することにより、シリアル調歩方式を適用してデー
タ通信を行うこととしてもよく、この場合さらにクロツ
クの伝送も省略することができる。

【００８７】

【発明の効果】この発明は以上説明したように、所定周
期で動作モードを切り替える第１及び第２のバツフアに
おいて、格納したデータに所定のビツトを付加してシリ
アルデータに変換するようにしたので、このシリアルデ
ータに付加されたこのビツトを検出して送信機側のタイ
ミング制御部に同期したタイミングでデータ処理するこ
とができ、これによりクロツクを伝送しなくてもデータ
通信が行えるようになり、装置全体の構成を簡略化する
ことができる効果がある。

【００８８】また、この発明によれば、第１及び第２の
バツフアに書き込んだデータのデータ量に対応して、第
１及び第２のバツフアからデータを読み出して送出し、
続いて所定のデータを送出するようにしたので、以前か
ら第１及び第２のバツフアに格納されていたデータに替
えて、この所定パターンのデータを送出して、不必要な
データの送出を有効に回避することができる効果があ
る。

【００８９】また、この発明によれば、上記所定のシリ
アルデータは、同一論理のビットの連続で形成すること
ができる。

【００９０】また、この発明によれば、このとき所定の
ビットを付加してシリアルデータを生成するようにした
ので、受信機側においては、シリアルデータに付加され
たビットを検出し、この検出結果に基づいて送信機側タ
イミング制御部に同期したタイミングで全体のタイミン
グを制御できるので、装置構成を簡略化することができ
る効果がある。

【００９１】また、この発明によれば、第１及び第２の
バツフアに書き込んだデータに対応して、第１及び第２
のバツフアから出力されるシリアルデータのデータ量を
切り替えるようにしたので、書き込んだデータだけシリ
アルデータに変換して、以前から第１及び第２のバツフ
アに格納されていた古いデータの送出を回避することが
でき、これにより不必要なデータの送出を有効に回避す
ることができる効果がある。

【００９２】また、この発明によれば、送信バツフアに
書き込まれるデータのデータ量は、シリアルデータの送
出開始および送信終了のタイミングを示す数値で表すこ
ともできるという効果がある。

【００９３】また、この発明によれば、このとき所定の
ビットを付加してシリアルデータを生成するようにした
ので、受信機側においては、シリアルデータに付加され
たビットを検出し、この検出結果に基づいて送信機側タ
イミング制御部に同期したタイミングで全体のタイミン
グを制御できる効果がある。

【００９４】また、この発明によれば、送信側のフレー
ム周期で順次循環的に第１〜第３の受信バツフアを書き
込みモードに設定すると共に、受信側のフレーム周期で
順次循環的に第１〜第３の受信バツフアを読み出しモー
ドに設定するようにしたので、自走して全体のタイミン
グを制御することができ、タイミング制御を簡略化する
ことができる効果がある。

【００９５】また、この発明によれば、このとき所定の
ビットを付加してシリアルデータを生成するようにした
ので、受信機側においては、シリアルデータに付加され
たビットを検出し、この検出結果に基づいて送信機側タ
イミング制御部に同期したタイミングで全体のタイミン
グを制御できる効果がある。

【００９６】また、この発明によれば、第１及び第２の
バツフアと、第３及び第４のバツフアとで異なるデータ
変換方式及び又は異なる誤り訂正方式を適用したので、
データの重要度等に応じてデータ変換方式、誤り訂正方
式を選択適用してデータ通信することができるという効
果がある。

【００９７】さらに、この発明によれば、この場合にも
所定のビットを付加してシリアルデータを生成するよう
にし、受信機側においては、シリアルデータに付加され
たビットを検出し、この検出結果に基づいて送信機側タ
イミング制御部に同期したタイミングで全体のタイミン
グを制御できる等の効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１を示すブロツク図であ
る。

【図２】実施例１の動作を説明するための信号波形図
である。

【図３】この発明の実施例２を示すブロツク図であ
る。

【図４】この発明の実施例３を示すブロツク図であ
る。

【図５】実施例３の動作を説明するための信号波形図
である。

【図６】この発明の実施例５を示すブロツク図であ
る。

【図７】実施例５の動作を説明するための信号波形図
である。

【図８】この発明の実施例６の動作を説明するための
信号波形図である。

【図９】この発明の実施例８を示すブロツク図であ
る。

【図１０】実施例８の動作を説明するための信号波形
図である。

【図１１】この発明の実施例１０を示すブロツク図で
ある。

【図１２】従来のこの種のデータ通信装置を示すブロ
ツク図である。

【符号の説明】

１，１１送信機、２，３，１２，２１，２３通信
路、４，１４受信機、５，１５データ生成部、６，
１６，２４，２５，２７送信データ部、６ａ，６ｂ，
１６ａ，１６ｂ，２４ａ，２４ｂ，２５ａ，２５ｂ，２
７ａ〜２７ｄ送信バツフア、７，８，１７，１８，２
２タイミング制御部、９，１９，２６，２８受信デ
ータ部、９ａ，９ｂ，１９ａ，１９ｂ，２６ａ〜２６
ｃ，２８ａ〜２８ｄ受信バツフア、１０，２０デー
タ解析部。

Claims

(57)【特許請求の範囲】

【請求項１】送信機側には、所望のデータを順次出力するデータ生成部と、第１及び第２の一対の送信バツフアと、決められた意味を持つ所定のシリアルデータを格納する
手段と、上記一対の送信バツフアのうち一方の上記送信バツフア
の動作モードが書き込みモードにあるとき他方の上記送
信バツフアの動作モードが読み出しモードにあるように
上記第１及び第２の送信バツフアの動作モードを送信フ
レーム周期で相補的に切り替えて制御し、書き込みモー
ドに設定した上記送信バツフアに上記データを格納し、
上記一対の送信バツフアの読み出しモードにおいて、該
送信バツフアに直前の書き込みモードで上記データが書
き込まれている場合は、この書き込まれているデータを
シリアルデータに変換して送出し、該送信バツフアに直
前の書き込みモードでデータの書き込みがなされていな
い場合には上記決められた意味を持つ所定のシリアルデ
ータを送出する送信データ切替部と、上記データ生成部及び上記送信データ切替部のタイミン
グを制御する送信機側タイミング制御部とを備え、受信機側には、上記送信機側タイミング制御部に同期したタイミングで
全体のタイミングを制御する受信機側タイミング制御部
と、第１及び第２の一対の受信バツフアと、上記一対の受信バツフアのうち一方の上記受信バツフア
の動作モードが書き込みモードにあるとき他方の上記受
信バツフアの動作モードが読み出しモードにあるように
上記第１及び第２の受信バツフアの動作モードを受信フ
レーム周期で相補的に切り替えて制御し、書き込みモー
ドに設定した上記受信バツフアに上記シリアルデータを
格納し、読み出しモードに設定した上記受信バツフアが
記憶する上記シリアルデータを読み出す受信データ切替
部と、上記受信データ切替部で読み出されたデータを入力して
所定の処理手順を実行するデータ解析部とを備えたこと
を特徴とするデータ通信装置。
【請求項２】上記所定のシリアルデータは、同一論理
のビツトの連続で形成されることを特徴とする請求項１
に記載のデータ通信装置。
【請求項３】上記送信データ切替部は、上記第１および第２の送信バッファからのシリアルデー
タまたは上記決められた意味を持つシリアルデータを出
力する際に所定のビツトを付加してシリアルデータを生
成し、上記受信機側タイミング制御部は、シリアルデータに付加された上記所定のビツトを検出
し、この検出結果に基づいて上記送信機側タイミング制
御部に同期したタイミングで全体のタイミングを制御す
ることを特徴とする請求項１または２に記載のデータ通
信装置。
【請求項４】送信機側には、所望のデータを出力するデータ生成部と、それぞれ所定のコントロールエリアが形成された第１及
び第２の一対の送信バツフアと、上記一対の送信バツフアのうち一方の上記送信バツフア
の動作モードが書き込みモードにあるとき他方の上記送
信バツフアの動作モードが読み出しモードにあるように
上記第１及び第２の送信バツフアの動作モードを送信フ
レーム周期で相補的に切り替えて制御し、書き込みモー
ドに設定した上記送信バツフアに上記データを格納する
と共に、書き込んだ上記データのデータ量を当該送信バ
ツフアの上記コントロールエリアに書き込み、当該送信
バツフアの上記コントロールエリアに書き込んだ上記デ
ータ量を参照し、読み出しモードに設定した上記送信バ
ツフアが記憶する上記データをそのデータ量だけ読み出
し、シリアルデータに変換して送出する送信データ切替
部と、上記データ生成部及び上記送信データ切替部のタイミン
グを制御する送信機側タイミング制御部とを備え、受信機側には、上記送信機側タイミング制御部に同期したタイミングで
全体のタイミングを制御する受信機側タイミング制御部
と、第１及び第２の一対の受信バツフアと、上記一対の受信バツフアのうち一方の上記受信バツフア
の動作モードが書き込みモードにあるとき、他方の上記
受信バツフアの動作モードが読み出しモードにあるよう
に上記第１及び第２の受信バツフアの動作モードを受信
フレーム周期で相補的に切り替えて制御し、書き込みモ
ードに設定した上記受信バツフアに上記シリアルデータ
を格納し、読み出しモードに設定した上記受信バツフア
が記憶する上記シリアルデータを読み出す受信データ切
替部と、上記受信データ切替部で読み出されたデータを入力して
所定の処理手順を実行するデータ解析部とを備えたこと
を特徴とするデータ通信装置。
【請求項５】上記コントロールエリアに書き込まれる
上記データ量は、上記シリアルデータの送出開始及び送
出終了のタイミングを示す数値によつて表され、上記送信データ切替部は、上記送出開始のタイミングを示す数値に従つて上記シリ
アルデータの送出を開始した後、送出終了のタイミング
を示す数値によって上記シリアルデータの送出を終了す
ることを特徴とする請求項４に記載のデータ通信装置。
【請求項６】上記送信データ切替部は、上記シリアルデータを出力する際に所定のビツトを付加
してシリアルデータを生成し、上記受信機側タイミング制御部は、上記シリアルデータに付加された上記ビツトを検出し、
この検出結果に基づいて上記送信機側タイミング制御部
に同期したタイミングで全体のタイミングを制御するこ
とを特徴とする請求項４または５に記載のデータ通信装
置。
【請求項７】送信機側には、所望のデータを順次出力するデータ生成部と、第１及び第２の一対の送信バツフアと、上記一対の送信バツフアのうち一方の上記送信バツフア
の動作モードが書き込みモードにあるとき他方の上記送
信バツフアの動作モードが読み出しモードにあるように
上記第１及び第２の送信バツフアの動作モードを送信フ
レーム周期で相補的に切り替えて制御し、書き込みモー
ドに設定した上記送信バツフアに上記データを格納し、
読み出しモードに設定した上記送信バツフアが記憶する
上記データを読み出し、所定のビツトを附加してシリア
ルデータに変換して送出する送信データ切替部と、上記データ生成部及び上記送信データ切替部のタイミン
グを制御する送信機側タイミング制御部とを備え、受信機側には、第１，第２及び第３の受信バツフアと、上記送信フレーム周期で、上記第１，第２及び第３の受
信バツフアの動作モードを順次循環的に書き込みモード
に設定すると共に、所定の受信フレーム周期で上記第
１，第２及び第３の受信バツフアの動作モードを順次循
環的に読み出しモードに設定し、書き込みモードに設定
した上記受信バツフアに上記シリアルデータを格納し、
読み出しモードに設定した上記受信バツフアから格納し
た上記シリアルデータを読み出す受信データ切替部と、上記受信データ切替部で読み出されたデータを入力して
所定の処理手順を実行するデータ解析部と、上記受信データ切替部及び上記データ解析部のタイミン
グを制御する受信機側タイミング制御部とを備えたこと
を特徴とするデータ通信装置。
【請求項８】上記送信データ切替部は、上記シリアルデータを出力する際に所定のビツトを付加
してシリアルデータを生成し、上記受信機側タイミング制御部は、上記シリアルデータに付加された上記ビツトを検出し、
この検出結果に基づいて上記送信機側タイミング制御部
に同期したタイミングで全体のタイミングを制御するこ
とを特徴とする請求項７に記載のデータ通信装置。
【請求項９】所望のデータを順次出力するデータ生成部
と、第１及び第２の一対の送信バツフアと、第３及び第４の一対の送信バツフアと、上記第１及び第２の一対の送信バツフアのうち一方の上
記送信バツフアの動作モードが書き込みモードにあると
き他方の上記送信バツフアの動作モードが読み出しモー
ドにあるように上記第１及び第２の送信バツフアの動作
モードを送信フレーム周期で相補的に切り替えて制御
し、上記第３及び第４の一対の送信バツフアのうち、一
方の上記送信バツフアの動作モードが書き込みモードに
あるとき、他方の上記送信バツフアの動作モードが読み
出しモードにあるように、上記第３及び第４の送信バツ
フアの動作モードを上記送信フレーム周期で相補的に切
り替えて制御し、且つ、上記第１及び第２の送信バツフ
ア又は上記第３及び第４の送信バツフアを選択的に使用
して、書き込みモードに設定した上記送信バツフアに上
記データを格納し、読み出しモードに設定した上記送信
バツフアが記憶する上記データを読み出し、シリアルデ
ータに変換して送出する送信データ切替部と、上記データ生成部及び上記送信データ切替部のタイミン
グを制御する送信機側タイミング制御部と、上記送信データ切替部に設けられ、上記第１及び第２の
送信バツフアと上記第３及び第４の送信バツフアとで上
記格納したデータについて異なる誤り訂正方式に従つて
誤り訂正符号を付加すると共に、異なるデータ変換方式
に従って上記シリアルデータに変換して出力する手段と
を備え、受信機側には、上記送信機側タイミング制御部に同期したタイミングで
全体のタイミングを制御する受信機側タイミング制御部
と、第１及び第２の一対の受信バツフアと、第３及び第４の一対の受信バツフアと、上記第１及び第２の一対の受信バツフアのうち一方の上
記受信バツフアの動作モードが書き込みモードにあると
き他方の上記受信バツフアの動作モードが読み出しモー
ドにあるように上記第１及び第２の受信バツフアの動作
モードを受信フレーム周期で相補的に切り替えて制御
し、上記第３及び第４の一対の受信バツフアのうち、一
方の上記受信バツフアの動作モードが書き込みモードに
あるとき、他方の上記受信バツフアの動作モードが読み
出しモードにあるように、上記第３及び第４の受信バツ
フアの動作モードを上記受信フレーム周期で相補的に切
り替え制御し、且つ、書き込みモードに設定した上記受
信バツフアに上記シリアルデータを、第１及び第２の送
信バツファから出力されるデータ変換方式及び誤り訂正
方式に従って復号した結果を第１及び第２の受信バツフ
ァに格納し、第３及び第４の送信バツファから出力され
るデータ変換方式及び誤り訂正方式に従って復号した結
果を第３及び第４の受信バツファに格納し、読み出しモ
ードに設定した上記受信バツフアが記憶する上記シリア
ルデータを読み出す受信データ切替部と、上記受信データ切替部で読み出されたデータを入力して
所定の処理手順を実行するデータ解析部とを備えたこと
を特徴とするデータ通信装置。
【請求項１０】上記送信データ切替部は、上記シリアルデータを出力する際に所定のビツトを付加
してシリアルデータを生成し、上記受信機側タイミング制御部は、上記シリアルデータに付加された上記ビツトを検出し、
この検出結果に基づいて上記送信機側タイミング制御部
に同期したタイミングで全体のタイミングを制御するこ
とを特徴とする請求項９に記載のデータ通信装置。