JP2619137B2 - Ａ―ｄ変換装置 - Google Patents
Ａ―ｄ変換装置Info
- Publication number
- JP2619137B2 JP2619137B2 JP2316337A JP31633790A JP2619137B2 JP 2619137 B2 JP2619137 B2 JP 2619137B2 JP 2316337 A JP2316337 A JP 2316337A JP 31633790 A JP31633790 A JP 31633790A JP 2619137 B2 JP2619137 B2 JP 2619137B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- conversion
- sweep
- setting bit
- channel setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路におけるＡ−Ｄ変換器に
関し、特にＡ−Ｄ入力チャネルの掃引機能の改良に関す
るものである。
関し、特にＡ−Ｄ入力チャネルの掃引機能の改良に関す
るものである。
第２図は従来のＡ−Ｄ変換装置を示す構成図であり、
図において、１はＡ−Ｄ変換器で、例えばチャネル０か
らチャネル７までの８チャネルのＡ−Ｄ入力端子がスイ
ッチS0からS7で選択され、その選択されたチャネルがＡ
−Ｄ変換器１に接続される。スイッチS0からS7の内、ど
れが選択されるかはチャネルセレクタ３によって決ま
る。Ａ−Ｄ変換器１で変換された結果は、変換結果格納
レジスタ２の変換したチャネルに対応したレジスタに格
納される。チャネルセレクタ３は、チャネル設定ビット
４で指定されたビットでスイッチS0からS7のどのスイッ
チをONするかを決める。５はチャネル設定判定回路で、
Ａ−Ｄ変換している入力チャネルのどのチャネルが変換
されているかを検出できる。特に掃引モード時に使用
し、変換しているチャネルが指定したチャネルに達する
と、チャネル設定ビット初期化信号CL6を発生し、チャ
ネル設定ビット４を初期化する。このチャネル設定ビッ
ト４はd0,d1,d2のように、データを任意に設定すること
も可能であり、どのチャネルをＡ−Ｄ変換するかを指定
できる。
図において、１はＡ−Ｄ変換器で、例えばチャネル０か
らチャネル７までの８チャネルのＡ−Ｄ入力端子がスイ
ッチS0からS7で選択され、その選択されたチャネルがＡ
−Ｄ変換器１に接続される。スイッチS0からS7の内、ど
れが選択されるかはチャネルセレクタ３によって決ま
る。Ａ−Ｄ変換器１で変換された結果は、変換結果格納
レジスタ２の変換したチャネルに対応したレジスタに格
納される。チャネルセレクタ３は、チャネル設定ビット
４で指定されたビットでスイッチS0からS7のどのスイッ
チをONするかを決める。５はチャネル設定判定回路で、
Ａ−Ｄ変換している入力チャネルのどのチャネルが変換
されているかを検出できる。特に掃引モード時に使用
し、変換しているチャネルが指定したチャネルに達する
と、チャネル設定ビット初期化信号CL6を発生し、チャ
ネル設定ビット４を初期化する。このチャネル設定ビッ
ト４はd0,d1,d2のように、データを任意に設定すること
も可能であり、どのチャネルをＡ−Ｄ変換するかを指定
できる。
次に動作について説明する。
掃引モードとは、Ａ−Ｄ入力チャネルの０から７まで
のうち、選択されたチャネルを順次変換していき、それ
を繰り返す動作を行う。例えば、チャネル０から３まで
を掃引モードとして選択すれば、チャネル０から３まで
の４チャネルを繰り返し変換を行う。チャネルの開始は
常にチャネル０からとなっているので、チャネル設定ビ
ット４でまずチャネル０が指定され、チャネルセレクタ
３でS0をONさせ、チャネル０がＡ−Ｄ変換器１に入力さ
れる。Ａ−Ｄ変換器１で変換された結果は、変換結果格
納レジスタ２内でチャネル０に対応したレジスタに格納
される。
のうち、選択されたチャネルを順次変換していき、それ
を繰り返す動作を行う。例えば、チャネル０から３まで
を掃引モードとして選択すれば、チャネル０から３まで
の４チャネルを繰り返し変換を行う。チャネルの開始は
常にチャネル０からとなっているので、チャネル設定ビ
ット４でまずチャネル０が指定され、チャネルセレクタ
３でS0をONさせ、チャネル０がＡ−Ｄ変換器１に入力さ
れる。Ａ−Ｄ変換器１で変換された結果は、変換結果格
納レジスタ２内でチャネル０に対応したレジスタに格納
される。
格納が終了すると、チャネル設定ビット４がチャネル
１を指定するようになり、チャネルセレクタ３でS1をON
させチャネル１がＡ−Ｄ変換器１にて変換され、その変
換結果は変換結果格納レジスタ２に格納される。このよ
うな動作を繰り返しチャネル３までの変換を終了する
と、チャネル０から３までの掃引モードを選択している
ので、そのチャネル３が設定されたことをチャネル設定
判定回路５で検出し、チャネル選択ビット初期化信号CL
6が発生されてチャネル設定ビット４が初期化され、新
たにチャネル０の指定となる。こうすることによりチャ
ネル３からチャネル０にチャネル選択がもどり、チャネ
ル０からの変換を行い、チャネル０からチャネル３の４
チャネルを繰り返しＡ−Ｄ変換する動作を行う。
１を指定するようになり、チャネルセレクタ３でS1をON
させチャネル１がＡ−Ｄ変換器１にて変換され、その変
換結果は変換結果格納レジスタ２に格納される。このよ
うな動作を繰り返しチャネル３までの変換を終了する
と、チャネル０から３までの掃引モードを選択している
ので、そのチャネル３が設定されたことをチャネル設定
判定回路５で検出し、チャネル選択ビット初期化信号CL
6が発生されてチャネル設定ビット４が初期化され、新
たにチャネル０の指定となる。こうすることによりチャ
ネル３からチャネル０にチャネル選択がもどり、チャネ
ル０からの変換を行い、チャネル０からチャネル３の４
チャネルを繰り返しＡ−Ｄ変換する動作を行う。
〔発明が解決しようとする課題〕 従来のＡ−Ｄ変換装置は以上のように構成されている
ので、掃引モードに選択されていないチャネルを掃引中
に実行しようとすると、一旦掃引モードを別モードにし
て目的のチャネルを選択し、Ａ−Ｄ変換させることが必
要であった。そして元の掃引モードにもどった時、掃引
モードでは常にチャネル０からの開始となるため、モー
ドを切り替える前に、変換を終了していたチャネルをも
う一度やり直すため、モード切り替え前の変換結果を有
効にできないという問題点があった。
ので、掃引モードに選択されていないチャネルを掃引中
に実行しようとすると、一旦掃引モードを別モードにし
て目的のチャネルを選択し、Ａ−Ｄ変換させることが必
要であった。そして元の掃引モードにもどった時、掃引
モードでは常にチャネル０からの開始となるため、モー
ドを切り替える前に、変換を終了していたチャネルをも
う一度やり直すため、モード切り替え前の変換結果を有
効にできないという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、掃引モード中に、掃引のチャネルに選択さ
れていないチャネルを、一掃引ごとに１チャネルずつ順
次Ａ−Ｄ変換していき、掃引のチャネルに選択されてい
ないチャネルも全てＡ−Ｄ変換させることのできるＡ−
Ｄ変換装置を得ることを目的とする。
れたもので、掃引モード中に、掃引のチャネルに選択さ
れていないチャネルを、一掃引ごとに１チャネルずつ順
次Ａ−Ｄ変換していき、掃引のチャネルに選択されてい
ないチャネルも全てＡ−Ｄ変換させることのできるＡ−
Ｄ変換装置を得ることを目的とする。
この発明に係るＡ−Ｄ変換装置は、掃引モードに選択
されたチャネルを１回掃引するごとに、掃引モードに選
択されていないチャネルのＡ−Ｄ変換を行い、そのチャ
ネルのＡ−Ｄ変換が完了すると、再び掃引モードに選択
されたチャネルのＡ−Ｄ変換を行い、このような動作を
繰り返すことによって全チャネルのＡ−Ｄ変換を行うよ
うにしたものである。
されたチャネルを１回掃引するごとに、掃引モードに選
択されていないチャネルのＡ−Ｄ変換を行い、そのチャ
ネルのＡ−Ｄ変換が完了すると、再び掃引モードに選択
されたチャネルのＡ−Ｄ変換を行い、このような動作を
繰り返すことによって全チャネルのＡ−Ｄ変換を行うよ
うにしたものである。
この発明におけるＡ−Ｄ変換装置は、掃引モードとし
て選択したチャネルを１回掃引するごとに、掃引モード
に選択しないチャネルをＡ−Ｄ変換するようにしたの
で、常に最新の変換結果を見たいものは、短い周期で新
しい変換結果が更新され、また掃引モードに選択されて
いないチャネルもＡ−Ｄ変換が行われて、モード切り替
えすることなく全チャネルの変換結果を有効に使用でき
る。
て選択したチャネルを１回掃引するごとに、掃引モード
に選択しないチャネルをＡ−Ｄ変換するようにしたの
で、常に最新の変換結果を見たいものは、短い周期で新
しい変換結果が更新され、また掃引モードに選択されて
いないチャネルもＡ−Ｄ変換が行われて、モード切り替
えすることなく全チャネルの変換結果を有効に使用でき
る。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるＡ−Ｄ変換装置を
示しており、図において、１はＡ−Ｄ変換器で、チャネ
ル０からチャネル７のうちスイッチS0からS7で選択され
たチャネルが入力される。このＡ−Ｄ変換器１で変換さ
れた結果は、変換結果格納レジスタ２にチャネルに対応
して格納される。スイッチS0からS7では、チャネルセレ
クタ３で選ばれる。４はチャネル設定ビット（１）で、
ここで設定されたビットの内容がチャネルセレクタ３に
入力され、スイッチS0からS7のうちどのスイッチをONす
るかを決めると同時に、チャネル設定判定回路５にも入
力され、変換中のチャネルがどのチャネルかを判定でき
る。
示しており、図において、１はＡ−Ｄ変換器で、チャネ
ル０からチャネル７のうちスイッチS0からS7で選択され
たチャネルが入力される。このＡ−Ｄ変換器１で変換さ
れた結果は、変換結果格納レジスタ２にチャネルに対応
して格納される。スイッチS0からS7では、チャネルセレ
クタ３で選ばれる。４はチャネル設定ビット（１）で、
ここで設定されたビットの内容がチャネルセレクタ３に
入力され、スイッチS0からS7のうちどのスイッチをONす
るかを決めると同時に、チャネル設定判定回路５にも入
力され、変換中のチャネルがどのチャネルかを判定でき
る。
このチャネル設定判定回路５は、掃引モードで掃引設
定の範囲までの変換が終わったら一掃引変換完了信号21
を発生する。この一掃引変換完了信号21は、チャネル設
定ビット（２）18への入力及びスイッチ15,16,17のON,O
FFの信号として動作する。19は１回の掃引モードが完了
した時及び、掃引モードに選択されていないチャネルの
Ａ−Ｄ変換が完了した時にチャネル設定判定回路５から
発生されるＡ−Ｄ変換完了信号であり、トグルフリップ
フロップ７とチャネル設定ビット初期化回路８に入力さ
れる。トグルフリップフロップ７からの出力信号20もチ
ャネル設定ビット初期化回路８に入力される。
定の範囲までの変換が終わったら一掃引変換完了信号21
を発生する。この一掃引変換完了信号21は、チャネル設
定ビット（２）18への入力及びスイッチ15,16,17のON,O
FFの信号として動作する。19は１回の掃引モードが完了
した時及び、掃引モードに選択されていないチャネルの
Ａ−Ｄ変換が完了した時にチャネル設定判定回路５から
発生されるＡ−Ｄ変換完了信号であり、トグルフリップ
フロップ７とチャネル設定ビット初期化回路８に入力さ
れる。トグルフリップフロップ７からの出力信号20もチ
ャネル設定ビット初期化回路８に入力される。
このチャネル設定ビット初期化回路８は、チャネル設
定ビット初期化回路CL6を発生し、チャネル設定ビット
（１）４を初期化する。9,10,11,12,13,14はスイッチ
で、チャネル設定信号によりON,OFFする。これらのスイ
ッチによって、チャネル設定ビット（２）18は任意に
d0,d1,d2の値を設定できる。
定ビット初期化回路CL6を発生し、チャネル設定ビット
（１）４を初期化する。9,10,11,12,13,14はスイッチ
で、チャネル設定信号によりON,OFFする。これらのスイ
ッチによって、チャネル設定ビット（２）18は任意に
d0,d1,d2の値を設定できる。
15,16,17もスイッチで、チャネル設定判定回路５から
発生された一掃引変換完了信号21によりON,OFFする。チ
ャネル設定ビット（１）４はこのスイッチ15,16,17がON
することにより、チャネル設定ビット（２）18の内容が
転送される。
発生された一掃引変換完了信号21によりON,OFFする。チ
ャネル設定ビット（１）４はこのスイッチ15,16,17がON
することにより、チャネル設定ビット（２）18の内容が
転送される。
次に動作について説明する。
チャネル０から３までを掃引モードとして選択すると
する。チャネルの開始はチャネル０からで、順次チャネ
ル３まで変換して一掃引を完了する。
する。チャネルの開始はチャネル０からで、順次チャネ
ル３まで変換して一掃引を完了する。
変換開始時には、まずチャネル設定ビット（１）４は
チャネル０を指定し、チャネル０の入力をＡ−Ｄ変換器
１にてＡ−Ｄ変換する。チャネル０の変換が完了する
と、そのチャネルに対応した変換結果格納レジスタ２に
変換結果が格納され、続いてチャネル設定ビット（１）
４はチャネル１を自動的に設定し、チャネルセレクタ３
はスイッチS1をONして、チャネル１の入力をＡ−Ｄ変換
器１に接続し、チャネル０の場合と同様の動作を行っ
て、順次チャネル０から３までを繰り返す。そしてチャ
ネル３のＡ−Ｄ変換が完了し、チャネル０から３までの
一掃引が完了すると、チャネル設定判定回路５より一掃
引変換完了信号21が発生し、掃引チャネルの値がチャネ
ル設定信号で設定されたチャネル設定ビット（２）18が
＋１され次のチャネル４を指定する。同時に、スイッチ
15,16,17がONしてチャネル設定ビット（２）18の内容が
チャネル設定ビット（１）４に転送され、チャネルセレ
クタ３でS4が選択されて、チャネル４からの入力がＡ−
Ｄ変換される。
チャネル０を指定し、チャネル０の入力をＡ−Ｄ変換器
１にてＡ−Ｄ変換する。チャネル０の変換が完了する
と、そのチャネルに対応した変換結果格納レジスタ２に
変換結果が格納され、続いてチャネル設定ビット（１）
４はチャネル１を自動的に設定し、チャネルセレクタ３
はスイッチS1をONして、チャネル１の入力をＡ−Ｄ変換
器１に接続し、チャネル０の場合と同様の動作を行っ
て、順次チャネル０から３までを繰り返す。そしてチャ
ネル３のＡ−Ｄ変換が完了し、チャネル０から３までの
一掃引が完了すると、チャネル設定判定回路５より一掃
引変換完了信号21が発生し、掃引チャネルの値がチャネ
ル設定信号で設定されたチャネル設定ビット（２）18が
＋１され次のチャネル４を指定する。同時に、スイッチ
15,16,17がONしてチャネル設定ビット（２）18の内容が
チャネル設定ビット（１）４に転送され、チャネルセレ
クタ３でS4が選択されて、チャネル４からの入力がＡ−
Ｄ変換される。
チャネル設定判定回路５は、一掃引のＡ−Ｄ変換が完
了すると一掃引変換完了信号21以外に、Ａ−Ｄ変換完了
信号18を発生する。またＡ−Ｄ変換完了信号19は、一掃
引のＡ−Ｄ変換が完了した後の、掃引モードに選択され
ていないチャネルのＡ−Ｄ変換が完了した時にも発生さ
れる。このＡ−Ｄ変換完了信号19はトグルフリップフロ
ップ７に入力され、トグルフリップフロップ７はＡ−Ｄ
変換完了信号19が発生するごとに“H",“L"を出力信号2
0として出力する。
了すると一掃引変換完了信号21以外に、Ａ−Ｄ変換完了
信号18を発生する。またＡ−Ｄ変換完了信号19は、一掃
引のＡ−Ｄ変換が完了した後の、掃引モードに選択され
ていないチャネルのＡ−Ｄ変換が完了した時にも発生さ
れる。このＡ−Ｄ変換完了信号19はトグルフリップフロ
ップ７に入力され、トグルフリップフロップ７はＡ−Ｄ
変換完了信号19が発生するごとに“H",“L"を出力信号2
0として出力する。
チャネル設定ビット初期化回路８はこの出力信号20に
より、複数のＡ−Ｄ変換完了信号19の内どれをチャネル
設定ビット（１）４のチャネル設定ビット初期化信号CL
6として有効とするかを決めるものである。即ち、チャ
ネル設定ビット初期化信号CL6は掃引チャネルを設定し
たところまで、この場合はチャネル０から３までのＡ−
Ｄ変換が１回完了した時の一掃引変換完了信号21はチャ
ネル設定ビット初期化信号CL6とはしないで、一掃引が
完了した後の次に掃引モードに選択されなかったチャネ
ル（例えばこの場合チャネル４）のＡ−Ｄ変換が完了し
た時に発生するＡ−Ｄ変換完了信号19を、チャネル設定
ビット初期化信号CL6の有効信号として発生させる。
より、複数のＡ−Ｄ変換完了信号19の内どれをチャネル
設定ビット（１）４のチャネル設定ビット初期化信号CL
6として有効とするかを決めるものである。即ち、チャ
ネル設定ビット初期化信号CL6は掃引チャネルを設定し
たところまで、この場合はチャネル０から３までのＡ−
Ｄ変換が１回完了した時の一掃引変換完了信号21はチャ
ネル設定ビット初期化信号CL6とはしないで、一掃引が
完了した後の次に掃引モードに選択されなかったチャネ
ル（例えばこの場合チャネル４）のＡ−Ｄ変換が完了し
た時に発生するＡ−Ｄ変換完了信号19を、チャネル設定
ビット初期化信号CL6の有効信号として発生させる。
こうしたチャネル設定ビット初期化信号CL6が発生す
ると、チャネル設定ビット（１）４は初期化され、また
チャネル０から３までの２回目のＡ−Ｄ変換を掃引す
る。２回目の掃引が完了すると一掃引変換完了信号21が
発生し、チャネル設定ビット（２）18はまた＋１され、
次のチャネル５を指定する。同時にスイッチ15,16,17が
ONして、チャネル設定ビット（１）４にチャネル５の指
定としてチャネル設定ビット（２）18の値が転送され、
チャネルセレクタ３でS5が選択されて、Ａ−Ｄ変換器１
にてチャネル５の入力がＡ−Ｄ変換される。１回目の掃
引と同様、２回目の一掃引変換完了信号21発生時は、ト
グルフリップフロップ７により、チャネル設定ビット初
期化信号CL6は発生させず、チャネル５のＡ−Ｄ変換が
完了した時に発生するＡ−Ｄ変換完了信号19をチャネル
設定ビット初期化信号CL6として、チャネル設定ビット
（１）４を初期化する。このような動作を繰り返すこと
で、すべてのＡ−Ｄ入力チャネルのＡ−Ｄ変換を行う。
これらＡ−Ｄ変換結果は、Ａ−Ｄ入力チャネルに対応し
たＡ−Ｄ変換結果格納レジスタ２にそれぞれすべて格納
される。
ると、チャネル設定ビット（１）４は初期化され、また
チャネル０から３までの２回目のＡ−Ｄ変換を掃引す
る。２回目の掃引が完了すると一掃引変換完了信号21が
発生し、チャネル設定ビット（２）18はまた＋１され、
次のチャネル５を指定する。同時にスイッチ15,16,17が
ONして、チャネル設定ビット（１）４にチャネル５の指
定としてチャネル設定ビット（２）18の値が転送され、
チャネルセレクタ３でS5が選択されて、Ａ−Ｄ変換器１
にてチャネル５の入力がＡ−Ｄ変換される。１回目の掃
引と同様、２回目の一掃引変換完了信号21発生時は、ト
グルフリップフロップ７により、チャネル設定ビット初
期化信号CL6は発生させず、チャネル５のＡ−Ｄ変換が
完了した時に発生するＡ−Ｄ変換完了信号19をチャネル
設定ビット初期化信号CL6として、チャネル設定ビット
（１）４を初期化する。このような動作を繰り返すこと
で、すべてのＡ−Ｄ入力チャネルのＡ−Ｄ変換を行う。
これらＡ−Ｄ変換結果は、Ａ−Ｄ入力チャネルに対応し
たＡ−Ｄ変換結果格納レジスタ２にそれぞれすべて格納
される。
このようにしてチャネル７までの変換が完了すると、
チャネル設定ビット初期化信号CL6によってチャネル設
定ビット（１）４は初期化され、又同時に、チャネル設
定ビット（２）18では再び、掃引モードのチャネル選択
指定チャネル３が設定され以上の動作を繰り返す。
チャネル設定ビット初期化信号CL6によってチャネル設
定ビット（１）４は初期化され、又同時に、チャネル設
定ビット（２）18では再び、掃引モードのチャネル選択
指定チャネル３が設定され以上の動作を繰り返す。
本実施例では上述のように、まず掃引モードとしてチ
ャネル設定ビット（１）４で選択したチャネルをＡ−Ｄ
変換器１で変換してゆき、その変換結果を変換結果格納
レジスタ２に格納後、チャネル設定判定回路５から一掃
引変換完了信号21をチャネル設定ビット（２）18へ入力
することによってチャネル設定ビット（２）18に＋１し
て、掃引モードに設定されていないチャネルをＡ−Ｄ変
換器１で変換し、変換結果を変換結果格納レジスタ２に
格納後、チャネル設定判定回路５からＡ−Ｄ変換完了信
号19をトグルフリップフロップ７とチャネル設定ビット
初期化回路８へ出力し、トグルフリップフロップ７から
の出力信号20によって、チャネル設定ビット初期化回路
８に出力されたＡ−Ｄ変換完了信号19を続くチャネル設
定ビット初期化信号６として、チャネル設定ビット
（１）４へ出力し、初期化したチャネル設定ビット
（１）４によって再び掃引モードに選択したチャネルの
変換を行う。こうした一連の動作を繰り返すことによっ
て全チャネルを変換するようにしたので、常に最新の変
換結果が見たいチャネルは掃引モードとして選択して短
い周期で変換し、時々見たいチャネルは掃引モードに選
択しないようにすれば、全ての変換結果を有効に利用す
ることができる。
ャネル設定ビット（１）４で選択したチャネルをＡ−Ｄ
変換器１で変換してゆき、その変換結果を変換結果格納
レジスタ２に格納後、チャネル設定判定回路５から一掃
引変換完了信号21をチャネル設定ビット（２）18へ入力
することによってチャネル設定ビット（２）18に＋１し
て、掃引モードに設定されていないチャネルをＡ−Ｄ変
換器１で変換し、変換結果を変換結果格納レジスタ２に
格納後、チャネル設定判定回路５からＡ−Ｄ変換完了信
号19をトグルフリップフロップ７とチャネル設定ビット
初期化回路８へ出力し、トグルフリップフロップ７から
の出力信号20によって、チャネル設定ビット初期化回路
８に出力されたＡ−Ｄ変換完了信号19を続くチャネル設
定ビット初期化信号６として、チャネル設定ビット
（１）４へ出力し、初期化したチャネル設定ビット
（１）４によって再び掃引モードに選択したチャネルの
変換を行う。こうした一連の動作を繰り返すことによっ
て全チャネルを変換するようにしたので、常に最新の変
換結果が見たいチャネルは掃引モードとして選択して短
い周期で変換し、時々見たいチャネルは掃引モードに選
択しないようにすれば、全ての変換結果を有効に利用す
ることができる。
なお上記実施例は、Ａ−Ｄ入力チャネル数を８チャネ
ルとして説明したが、このチャネル数は任意のチャネル
数としてもよく、そのチャネル数に従ってチャネル設定
ビットのビット数は加減すればよく、そのチャネル設定
ビットのビット数に応じて、変換結果格納レジスタ２の
数も加減すればよい。
ルとして説明したが、このチャネル数は任意のチャネル
数としてもよく、そのチャネル数に従ってチャネル設定
ビットのビット数は加減すればよく、そのチャネル設定
ビットのビット数に応じて、変換結果格納レジスタ２の
数も加減すればよい。
又、掃引モードの開始チャネルもチャネル０からと固
定するものではなく、チャネル設定ビットの設定で自由
に選択でき、この場合も同様の効果を奏する。
定するものではなく、チャネル設定ビットの設定で自由
に選択でき、この場合も同様の効果を奏する。
さらに一掃引ごとに１チャネル順次変換する場合を説
明したが、一掃引を何掃引かごとにとしてもよく、掃引
後の未選択チャネルの変換も１チャネルごとでなく任意
に決めることも同様の考え方で実現できる。
明したが、一掃引を何掃引かごとにとしてもよく、掃引
後の未選択チャネルの変換も１チャネルごとでなく任意
に決めることも同様の考え方で実現できる。
以上のようにこの発明によれば、掃引モードで掃引チ
ャネルとして選択されたチャネルはもちろんのこと、選
択されていないチャネルまでも一掃引ごとに選択されて
いないチャネルすべてを順次Ａ−Ｄ変換していくことが
できるので、常に最新のＡ−Ｄ変換結果を見ていたいチ
ャネルは掃引チャネルとして選択しておき、時々でよい
からＡ−Ｄ変換をさせたいときは、掃引チャネルとして
選択しないでおくような、Ａ−Ｄ変換の使い分けがＡ−
Ｄ入力の性質によって可能となり、モードの切り替えな
く全てのＡ−Ｄ入力が活用できるため、Ａ−Ｄ変換機能
が有効に使用でき無駄がなくなる効果がある。
ャネルとして選択されたチャネルはもちろんのこと、選
択されていないチャネルまでも一掃引ごとに選択されて
いないチャネルすべてを順次Ａ−Ｄ変換していくことが
できるので、常に最新のＡ−Ｄ変換結果を見ていたいチ
ャネルは掃引チャネルとして選択しておき、時々でよい
からＡ−Ｄ変換をさせたいときは、掃引チャネルとして
選択しないでおくような、Ａ−Ｄ変換の使い分けがＡ−
Ｄ入力の性質によって可能となり、モードの切り替えな
く全てのＡ−Ｄ入力が活用できるため、Ａ−Ｄ変換機能
が有効に使用でき無駄がなくなる効果がある。
第１図はこの発明の一実施例によるＡ−Ｄ変換装置の構
成図、第２図は従来のＡ−Ｄ変換装置の構成図である。 図において、１はＡ−Ｄ変換器、２は変化結果格納レジ
スタ、３はチャネルセレクタ、４はチャネル設定ビット
（１）、５はチャネル設定判定回路、６はチャネル設定
ビット初期化信号、７はトグルフリップフロップ、８は
チャネル設定ビット初期化回路、9,10,11,12,13,14,15,
16,17はスイッチ、18はチャネル設定ビット（２）、19
はＡ−Ｄ変換完了信号、20はトグルフリップフロップの
出力信号、21は一掃引変換完了信号、S0〜S7はスイッ
チ、d0〜d2はデータである。 なお図中、同一符号は同一又は相当部分を示す。
成図、第２図は従来のＡ−Ｄ変換装置の構成図である。 図において、１はＡ−Ｄ変換器、２は変化結果格納レジ
スタ、３はチャネルセレクタ、４はチャネル設定ビット
（１）、５はチャネル設定判定回路、６はチャネル設定
ビット初期化信号、７はトグルフリップフロップ、８は
チャネル設定ビット初期化回路、9,10,11,12,13,14,15,
16,17はスイッチ、18はチャネル設定ビット（２）、19
はＡ−Ｄ変換完了信号、20はトグルフリップフロップの
出力信号、21は一掃引変換完了信号、S0〜S7はスイッ
チ、d0〜d2はデータである。 なお図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】半導体集積回路における、複数の入力チャ
ネルを有するＡ−Ｄ変換装置において、 前記入力チャネルのうちのいくつかを掃引モードとして
選択し、これをチャネルセレクタに出力する第１のチャ
ネル設定ビットと、 前記選択された入力チャネルを変換するＡ−Ｄ変換器
と、 該Ａ−Ｄ変換器での変換結果を格納する変換結果格納レ
ジスタと、 前記掃引モードに設定されていない前記入力チャネルを
前記Ａ−Ｄ変換器で変換するように信号を出力する第２
のチャネル設定ビットと、 前記掃引モードでの変換終了時に変換終了信号を出力す
るとともに、上記第２のチャネル設定ビットのチャネル
を１つインクリメントするインクリメント信号を出力す
るチャネル設定判定回路と、 前記チャネル設定判定回路から出力される変換終了信号
を受けて、前記第１のチャネル設定ビットへチャネル設
定ビット初期化信号を出力するチャネル設定ビット初期
化回路とを備え、 掃引モードが選択された全チャネルを１回掃引する毎
に、前記第１のチャネル設定ビットが初期化されるとと
もに、上記第２のチャネル設定ビットの出力を受けて、
上記掃引モードに選択されていないチャネルのA/D変換
が行なわれ、該チャネルのA/D変換終了後に再度上記第
１のチャネル設定ビットにより掃引モードに選択された
チャネルのA/D変換を行うことを特徴とするＡ−Ｄ変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316337A JP2619137B2 (ja) | 1990-11-19 | 1990-11-19 | Ａ―ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316337A JP2619137B2 (ja) | 1990-11-19 | 1990-11-19 | Ａ―ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04185020A JPH04185020A (ja) | 1992-07-01 |
| JP2619137B2 true JP2619137B2 (ja) | 1997-06-11 |
Family
ID=18076002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2316337A Expired - Lifetime JP2619137B2 (ja) | 1990-11-19 | 1990-11-19 | Ａ―ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619137B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532049A (en) * | 1976-06-29 | 1978-01-10 | Hitachi Ltd | Input output processing device |
| JPS6160340U (ja) * | 1984-09-26 | 1986-04-23 | ||
| JPS61202258A (ja) * | 1985-03-06 | 1986-09-08 | Fujitsu Ltd | チャネル処理装置 |
| JPS62126714A (ja) * | 1985-11-27 | 1987-06-09 | Okuma Mach Works Ltd | Ａ／ｄ変換方式 |
| JPS63178622A (ja) * | 1987-01-19 | 1988-07-22 | Fujitsu Ten Ltd | アナログ／デジタル変換装置 |
| JPS63156124U (ja) * | 1987-03-31 | 1988-10-13 |
-
1990
- 1990-11-19 JP JP2316337A patent/JP2619137B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04185020A (ja) | 1992-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212483A (en) | Multiplexing a/d converter having sweep interrupt function | |
| US7053810B2 (en) | Successive approximation analog/digital converter with reduced chip area | |
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| US5291197A (en) | One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU | |
| EP0017091B1 (en) | Two-mode-shift register/counter device | |
| US5675337A (en) | Analog-to-digital converting device | |
| JP2619137B2 (ja) | Ａ―ｄ変換装置 | |
| US5550451A (en) | Microcomputer with built-in motor control circuit | |
| JPS6364093A (ja) | 音発生装置 | |
| US5691719A (en) | Analog/digital converter capable of defining and storing A/D converted data | |
| US5313299A (en) | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories | |
| US6831583B1 (en) | Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit | |
| JP2574909B2 (ja) | マイクロコンピュータ | |
| US5292997A (en) | Touch responsive envelope shape generation device | |
| JPS5965376A (ja) | アドレス制御回路 | |
| JPH0733174Y2 (ja) | デジタルデータのピーク検出・読み出し回路 | |
| JP3150444B2 (ja) | スペクトラムアナライザのピークホールド回路 | |
| JP2715656B2 (ja) | アナログ・デジタル変換器 | |
| JPH05165572A (ja) | チャネル選択装置 | |
| JP3298908B2 (ja) | アナログ・ディジタル変換器 | |
| JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
| SU1411979A1 (ru) | Преобразователь кода в код | |
| JP2555882B2 (ja) | 信号処理装置 | |
| JPH0656392B2 (ja) | Ａ／ｄ変換装置 | |
| JPH02309712A (ja) | 受信機のスキャン装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |