JPH04152716A - Ａｄ変換装置 - Google Patents
Ａｄ変換装置Info
- Publication number
- JPH04152716A JPH04152716A JP2278061A JP27806190A JPH04152716A JP H04152716 A JPH04152716 A JP H04152716A JP 2278061 A JP2278061 A JP 2278061A JP 27806190 A JP27806190 A JP 27806190A JP H04152716 A JPH04152716 A JP H04152716A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- conversion
- setting
- register
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 84
- 238000010408 sweeping Methods 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 2
- 239000002699 waste material Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
- G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、マイクロコンピュータ等に用いられるＡＤ
変換装置に係わり、特に複数の入力チャネルを有するＡ
Ｄ変換装置の掃引機能に関するものである。
変換装置に係わり、特に複数の入力チャネルを有するＡ
Ｄ変換装置の掃引機能に関するものである。
［従来の技術］
第３図は、マイクロコンピュータの概略構成を示すブロ
ック図である。図において、（１００）は半導体集積回
路で構成された１チツプマイクロコンピユータであり、
（１０１）はＣＰＵ、（１０２）はメモリ、 （１０３
）はアナログ信号をディジタル信号に変換するＡＤ変換
装置、（１０４）はこれらを接続するバスである。上記
ＡＤ変換装置（１０３）は、マイクロコンピュータ（１
００）に設けられた複数のＡＤ変換入力端子（１０５）
から入力されるアナログ信号のうち設定された任意の一
つを選択してＡＤ変換する機能を有するとともに、複数
のＡＤ変換入力端子（１０５）のうち設定された範囲の
入力端子を自動的に順次切り替えながら繰り返し選択し
てＡＤ変換する掃引機能を有する（この動作モードを掃
引モードと呼ぶ）。
ック図である。図において、（１００）は半導体集積回
路で構成された１チツプマイクロコンピユータであり、
（１０１）はＣＰＵ、（１０２）はメモリ、 （１０３
）はアナログ信号をディジタル信号に変換するＡＤ変換
装置、（１０４）はこれらを接続するバスである。上記
ＡＤ変換装置（１０３）は、マイクロコンピュータ（１
００）に設けられた複数のＡＤ変換入力端子（１０５）
から入力されるアナログ信号のうち設定された任意の一
つを選択してＡＤ変換する機能を有するとともに、複数
のＡＤ変換入力端子（１０５）のうち設定された範囲の
入力端子を自動的に順次切り替えながら繰り返し選択し
てＡＤ変換する掃引機能を有する（この動作モードを掃
引モードと呼ぶ）。
第４図は上記のようなＡＤ変換装置の従来例を示すブロ
ック構成図であ、る。図において、（１）はＡＤ変換器
で、例えばチャネルＯからチャネル７までの８チヤネル
のＡＤ変換入力端子がスイッチＳｏから８７で選択され
、その選択されたチャネルがＡＤ変換器（１）に接続さ
れる。スイッチＳＯから８７のどれが選択されるかはチ
ャネルセレクタ（３）によって決まる。ＡＤ変換器（１
）で変換された結果は、変換結果格納レジスタ（２）の
変換したチャネルに対応したレジスタに格納され、ＣＰ
Ｕ等により読み呂される。チャネルセレクタ（３）は、
チャネル設定レジスタ（４）の各チャネル設定ビット（
この例では３ビツト）で指定された値で、スイッチＳＯ
から８７のどのスイッチをオンするかを決める。（５）
はチャネル設定判定回路で、ＡＤ変換している入力チャ
ネルのどのチャネルが変換されているかを上記チャネル
設定レジスタ（４）の各ビット出力により検出できる。
ック構成図であ、る。図において、（１）はＡＤ変換器
で、例えばチャネルＯからチャネル７までの８チヤネル
のＡＤ変換入力端子がスイッチＳｏから８７で選択され
、その選択されたチャネルがＡＤ変換器（１）に接続さ
れる。スイッチＳＯから８７のどれが選択されるかはチ
ャネルセレクタ（３）によって決まる。ＡＤ変換器（１
）で変換された結果は、変換結果格納レジスタ（２）の
変換したチャネルに対応したレジスタに格納され、ＣＰ
Ｕ等により読み呂される。チャネルセレクタ（３）は、
チャネル設定レジスタ（４）の各チャネル設定ビット（
この例では３ビツト）で指定された値で、スイッチＳＯ
から８７のどのスイッチをオンするかを決める。（５）
はチャネル設定判定回路で、ＡＤ変換している入力チャ
ネルのどのチャネルが変換されているかを上記チャネル
設定レジスタ（４）の各ビット出力により検出できる。
特に、掃引モード時に使用し、変換しているチャネルが
指定したチャネルに達し、そのＡＤ変換完了信号（１ａ
）が入力すると、チャネル設定ビット初期化信号（５ａ
）を発生し、チャネル設定レジスタ（４）のチャネル設
定ビットを初期化する。チャネル設定レジスタ（４）は
、掃引モード時には２進カウンタとして機能するととも
に、入力設定データｄｏ、ｄｉ。
指定したチャネルに達し、そのＡＤ変換完了信号（１ａ
）が入力すると、チャネル設定ビット初期化信号（５ａ
）を発生し、チャネル設定レジスタ（４）のチャネル設
定ビットを初期化する。チャネル設定レジスタ（４）は
、掃引モード時には２進カウンタとして機能するととも
に、入力設定データｄｏ、ｄｉ。
ｄ２によりデータを任意に設定することも可能であり、
どのチャネルをＡＤ変換するかを任意に指定できる。
どのチャネルをＡＤ変換するかを任意に指定できる。
次に動作について説明する。
掃引モードとは、ＡＤ変換入力チャネルのＯから７まで
のうち、設定された範囲のチャネルを順次変換していき
、それを繰り返す動作を行うモードである。例えば、チ
ャネル０から３までを掃弓モードとして設定すれば、チ
ャネルＯから３までの４チヤネルのＡＤ変換を繰り返し
行う。チャネルの開始は常にチャネル０からとなってい
るので、チャネル設定レジスタ（４）のチャネル設定ビ
ットで先ずチャネルＯが指定され、チャネルセレクタ（
３）でスイッチＳＯをオンさせ、チャネルＯからのアナ
ログ信号がＡＤ変換器（１）に入力される。ＡＤ変換器
（１）で変換された結果は、変換結果格納レジスタ（２
）のチャネルＯに対応したレジスタに格納される。格納
が終わってその変換が完了すると、チャネル設定レジス
タ（４）のチャネル設定ビットがチャネル１を指定する
ようになり、チャネルセレクタ（３）でスイッチＳ１を
オンさせ、チャネル１がらのアナログ信号がＡＤ変換さ
れて変換結果格納レジスタ（２）に格納される。このよ
うな動作を繰り返しチャネル３の変換が完了すると、チ
ャネルＯから３までの掃引モードを選択していたので、
そのチャネル３が設定されたことがチャネル設定判定回
路（５）で検出され、そのＡＤ変換完了信号（１ａ）が
入力されると、チャネル設定ビット初期化信号（５ａ）
が発生され、チャネル設定レジスタ（４）のチャネル設
定ビットが初期化されてチャネルＯの指定となる。こう
することにより、チャネル３からチャネルＯにチャネル
選択が戻ってチャネルＯからの変換を行い、チャネルＯ
からチャネル３の４チヤネルを繰り返しＡＤ変換する動
作を行う。
のうち、設定された範囲のチャネルを順次変換していき
、それを繰り返す動作を行うモードである。例えば、チ
ャネル０から３までを掃弓モードとして設定すれば、チ
ャネルＯから３までの４チヤネルのＡＤ変換を繰り返し
行う。チャネルの開始は常にチャネル０からとなってい
るので、チャネル設定レジスタ（４）のチャネル設定ビ
ットで先ずチャネルＯが指定され、チャネルセレクタ（
３）でスイッチＳＯをオンさせ、チャネルＯからのアナ
ログ信号がＡＤ変換器（１）に入力される。ＡＤ変換器
（１）で変換された結果は、変換結果格納レジスタ（２
）のチャネルＯに対応したレジスタに格納される。格納
が終わってその変換が完了すると、チャネル設定レジス
タ（４）のチャネル設定ビットがチャネル１を指定する
ようになり、チャネルセレクタ（３）でスイッチＳ１を
オンさせ、チャネル１がらのアナログ信号がＡＤ変換さ
れて変換結果格納レジスタ（２）に格納される。このよ
うな動作を繰り返しチャネル３の変換が完了すると、チ
ャネルＯから３までの掃引モードを選択していたので、
そのチャネル３が設定されたことがチャネル設定判定回
路（５）で検出され、そのＡＤ変換完了信号（１ａ）が
入力されると、チャネル設定ビット初期化信号（５ａ）
が発生され、チャネル設定レジスタ（４）のチャネル設
定ビットが初期化されてチャネルＯの指定となる。こう
することにより、チャネル３からチャネルＯにチャネル
選択が戻ってチャネルＯからの変換を行い、チャネルＯ
からチャネル３の４チヤネルを繰り返しＡＤ変換する動
作を行う。
［発明が解決しようとする課題］
従来の掃引機能付きのＡＤ変換装置は以上のように構成
されていたが、掃引モードで選択されていないチャネル
を掃引中に実行しようとすると、掃引モードを別モード
に切り替えて目的のチャネルを選択し、ＡＤ変換させる
ことが必要であった。そして、元の掃引モートに戻った
時、掃引モートでは常にチャネル０からの開始となり、
モードを切り替える前に変換を完了していたチャネルを
もう一度やり直すため、モード変換前の変換結果を有効
にできず、変換動作に無駄が生じるなどの問題点があっ
た。
されていたが、掃引モードで選択されていないチャネル
を掃引中に実行しようとすると、掃引モードを別モード
に切り替えて目的のチャネルを選択し、ＡＤ変換させる
ことが必要であった。そして、元の掃引モートに戻った
時、掃引モートでは常にチャネル０からの開始となり、
モードを切り替える前に変換を完了していたチャネルを
もう一度やり直すため、モード変換前の変換結果を有効
にできず、変換動作に無駄が生じるなどの問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、掃引中に任意のチャネルを設定してＡＤ変換
できるとともに、その変換が完了すると、掃引モードに
戻って中断したチャネルから変換を行うことができ、変
換動作に無駄が生じないＡＤ変換装置を得ることを目的
とする。
たもので、掃引中に任意のチャネルを設定してＡＤ変換
できるとともに、その変換が完了すると、掃引モードに
戻って中断したチャネルから変換を行うことができ、変
換動作に無駄が生じないＡＤ変換装置を得ることを目的
とする。
［課題を解決するための手段］
この発明に係るＡＤ変換装置は、掃引中における任意の
チャネルの設定時にチャネル設定手段のその時の設定値
を記憶手段に退避する退避手段と、このとき設定された
任意のチャネルの変換完了を検出すると設定チャネル変
換完了信号を出力する検出手段と、上記設定チャネル変
換完了信号に基づき上記記憶手段に退避してある設定値
をチャネル設定手段に復帰する復帰手段とを備えたもの
である。
チャネルの設定時にチャネル設定手段のその時の設定値
を記憶手段に退避する退避手段と、このとき設定された
任意のチャネルの変換完了を検出すると設定チャネル変
換完了信号を出力する検出手段と、上記設定チャネル変
換完了信号に基づき上記記憶手段に退避してある設定値
をチャネル設定手段に復帰する復帰手段とを備えたもの
である。
［作用コ
この発明におけるＡＤ変換装置では、掃引中に掃引モー
ドで選択されていないチャネルなどの設定を行うと、現
掃引中のチャネルの設定値を一時的にレジスタ等の記憶
手段に退避して、目的とするチャネルの設定が行われる
ようにした。更に、その途中で設定されたチャネルの変
換が完了すると、−時的に退避していた。掃引中で変換
していたチャネルを復帰し、そのチャネルから掃引モー
ドを続行するようにした。このように、掃引中のチャネ
ルの一時退避ができることにより、掃弓モートで選択さ
れていないチャネルなどを掃引モード中でも容易に設定
してＡＤ変換できるので、持っている機能を生かせ、ま
た、そのチャネルの変換が完了すると元の掃引モードに
戻り、時退避していた掃引中のチャネルから変換を再開
するため、それまで掃引モードで変換していた結果が有
効に使える。
ドで選択されていないチャネルなどの設定を行うと、現
掃引中のチャネルの設定値を一時的にレジスタ等の記憶
手段に退避して、目的とするチャネルの設定が行われる
ようにした。更に、その途中で設定されたチャネルの変
換が完了すると、−時的に退避していた。掃引中で変換
していたチャネルを復帰し、そのチャネルから掃引モー
ドを続行するようにした。このように、掃引中のチャネ
ルの一時退避ができることにより、掃弓モートで選択さ
れていないチャネルなどを掃引モード中でも容易に設定
してＡＤ変換できるので、持っている機能を生かせ、ま
た、そのチャネルの変換が完了すると元の掃引モードに
戻り、時退避していた掃引中のチャネルから変換を再開
するため、それまで掃引モードで変換していた結果が有
効に使える。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図は実施例のＡＤ変換装置を示すブロック構成図で
あり、図において、（１）はＡＤ変換器で、チャネルＯ
からチャネル７のうちスイッチＳＯから８７で選択され
たチャネルのアナログ信号が入力される。ＡＤ変換器（
１）で変換された結果は、変換結果格納レジスタ（２）
にチャネルに対応して格納される。スイッチＳＯから８
７はチャネルセレクタ（３）で選ばれる。（４）はチャ
ネル設定レジスタで、ここに設定されたチャネル設定ビ
ット情報がチャネルセレクタ（３）に入力される。また
、同時にチャネル設定判定回路（５）にも入力され、変
換中のチャネルがどのチャネルかを判定できる。そして
、チャネル設定判定回路（５）は、掃引モードで掃引設
定範囲まで変換が終わったら、チャネル設定ビットを初
期化して繰り返し変換に入るようチャネル設定ビット初
期化信号（５ａ）を出力し、チャネル設定レジスタ（４
）を初期化する。チャネル設定レジスタ（４）は、チャ
ネル設定信号０（６ａ）によりオン・オフするスイッチ
（７）、（８）、（９）を介して任意にｄｏ、ｄｉ、ｄ
２の値を設定できる。また、チャネル設定レジスタ（４
）は、チャネル設定信号１（６ｂ）によりオン・オフす
るスイッチ（１３）、（１４）、（１５）を介してビッ
ト対応の掃引チャネル退避レジスタ（１６）に接続され
る。更に、チャネル設定レジスタ（４）と掃引チャネル
退避レジスタ（１６）は、スイッチ（１０）、（１１）
、（１２）によりビット対応に接続され、このスイッチ
（１０）、Ｄ Ｉ）。
あり、図において、（１）はＡＤ変換器で、チャネルＯ
からチャネル７のうちスイッチＳＯから８７で選択され
たチャネルのアナログ信号が入力される。ＡＤ変換器（
１）で変換された結果は、変換結果格納レジスタ（２）
にチャネルに対応して格納される。スイッチＳＯから８
７はチャネルセレクタ（３）で選ばれる。（４）はチャ
ネル設定レジスタで、ここに設定されたチャネル設定ビ
ット情報がチャネルセレクタ（３）に入力される。また
、同時にチャネル設定判定回路（５）にも入力され、変
換中のチャネルがどのチャネルかを判定できる。そして
、チャネル設定判定回路（５）は、掃引モードで掃引設
定範囲まで変換が終わったら、チャネル設定ビットを初
期化して繰り返し変換に入るようチャネル設定ビット初
期化信号（５ａ）を出力し、チャネル設定レジスタ（４
）を初期化する。チャネル設定レジスタ（４）は、チャ
ネル設定信号０（６ａ）によりオン・オフするスイッチ
（７）、（８）、（９）を介して任意にｄｏ、ｄｉ、ｄ
２の値を設定できる。また、チャネル設定レジスタ（４
）は、チャネル設定信号１（６ｂ）によりオン・オフす
るスイッチ（１３）、（１４）、（１５）を介してビッ
ト対応の掃引チャネル退避レジスタ（１６）に接続され
る。更に、チャネル設定レジスタ（４）と掃引チャネル
退避レジスタ（１６）は、スイッチ（１０）、（１１）
、（１２）によりビット対応に接続され、このスイッチ
（１０）、Ｄ Ｉ）。
（１２）は、掃引中に別途設定したチャンネルのＡＤ変
換が完了したときにチャネル設定判定回路（５）から出
力される設定チャネル変換完了信号（５ｂ）によりオン
・オフする。ここで、上記チャネル設定レジスタ（４）
はチャネル設定手段に、掃引チャネル退避レジスタ（１
６）は記憶手段に、スイッチ（１３）、（１，４）、（
１５）は退避手段に、スイッチ（１０）、（１１）。
換が完了したときにチャネル設定判定回路（５）から出
力される設定チャネル変換完了信号（５ｂ）によりオン
・オフする。ここで、上記チャネル設定レジスタ（４）
はチャネル設定手段に、掃引チャネル退避レジスタ（１
６）は記憶手段に、スイッチ（１３）、（１，４）、（
１５）は退避手段に、スイッチ（１０）、（１１）。
（１２）は復帰手段にそれぞれ相当する。
第２図は、チャネル設定判定回路（５）における上記設
定チャネル変換完了信号（５ｂ）等の生成機構を示すブ
ロック図である。図において、（５ｃ）は掃引設定チャ
ネル一致信号（５ｄ）がアクティブのときのＡＤ変換完
了信号（１ａ）をチャネル設定ビット初期化信号（５ａ
）として出力する変換完了信号選択回路１であり、掃引
設定チャネル一致信号（５ｄ）は予め設定された揺り設
定チャネルとチャネル設定レジスタ（４）の出力が一致
したときにアクティブとなる信号で、これらは従来例と
同様である。（５ｅ）はチャネル設定信号１ （６ｂ）
がアクティブになるとセットされてその出力がアクティ
ブとなり、ＡＤ変換完了信号（１ａ）によりリセットさ
れるフリップフロップ、（５ｆ）は上記フリップフロッ
プ（５ｅ）の出力がアクティブのときの変換完了信号（
１ａ）を設定チャネル変換完了信号（５ｂ）として出力
する変換完了信号選択回路２であり、上記フリップフロ
ップ（５ｅ）と変換完了信号選択回路２（５ｆ）により
本願の検出手段（５ｇ）が構成されている。
定チャネル変換完了信号（５ｂ）等の生成機構を示すブ
ロック図である。図において、（５ｃ）は掃引設定チャ
ネル一致信号（５ｄ）がアクティブのときのＡＤ変換完
了信号（１ａ）をチャネル設定ビット初期化信号（５ａ
）として出力する変換完了信号選択回路１であり、掃引
設定チャネル一致信号（５ｄ）は予め設定された揺り設
定チャネルとチャネル設定レジスタ（４）の出力が一致
したときにアクティブとなる信号で、これらは従来例と
同様である。（５ｅ）はチャネル設定信号１ （６ｂ）
がアクティブになるとセットされてその出力がアクティ
ブとなり、ＡＤ変換完了信号（１ａ）によりリセットさ
れるフリップフロップ、（５ｆ）は上記フリップフロッ
プ（５ｅ）の出力がアクティブのときの変換完了信号（
１ａ）を設定チャネル変換完了信号（５ｂ）として出力
する変換完了信号選択回路２であり、上記フリップフロ
ップ（５ｅ）と変換完了信号選択回路２（５ｆ）により
本願の検出手段（５ｇ）が構成されている。
次に、上記実施例の作用、動作について説明する。
チャネルＯから３までを掃引モードとして選択するもの
とすると、チャネルの開始はチャネル０からで順次チャ
ネル３まで変換し、これが終わるとまたチャネルＯに戻
り、繰り返し変換を行う。
とすると、チャネルの開始はチャネル０からで順次チャ
ネル３まで変換し、これが終わるとまたチャネルＯに戻
り、繰り返し変換を行う。
すなわち、開始時、チャネル設定レジスタ（４）のチャ
ネル設定ビットはチャネルＯを指定し、チャネルセレク
タ（３）でスイッチＳＯをオンしてＡＤ変換器（１）に
接続し、チャネル０を変換する。チャネル０の変換が完
了すると、その変換結果がチャネルに対応した変換結果
格納レジスタ（２）に格納される。格納が終わってその
変換が完了すると、チャネル設定レジスタ（４）はその
次のチャネル１を自動的に設定し、チャネルセレクタ（
３）はスイッチＳ１をオンしてチャネルｌをＡＤ変換器
（１）に接続し、チャネル０の場合と同様の動作を行っ
て順次チャネル０から３までを繰り返す。チャネル３ま
で完了すると、チャネル設定判定回路（５）によりチャ
ネル設定ビット初期化信号（５ａ）が発生し、チャネル
設定ビットをチャネルＯに戻し、ＡＤ変換をチャネルＯ
から繰り返す。
ネル設定ビットはチャネルＯを指定し、チャネルセレク
タ（３）でスイッチＳＯをオンしてＡＤ変換器（１）に
接続し、チャネル０を変換する。チャネル０の変換が完
了すると、その変換結果がチャネルに対応した変換結果
格納レジスタ（２）に格納される。格納が終わってその
変換が完了すると、チャネル設定レジスタ（４）はその
次のチャネル１を自動的に設定し、チャネルセレクタ（
３）はスイッチＳ１をオンしてチャネルｌをＡＤ変換器
（１）に接続し、チャネル０の場合と同様の動作を行っ
て順次チャネル０から３までを繰り返す。チャネル３ま
で完了すると、チャネル設定判定回路（５）によりチャ
ネル設定ビット初期化信号（５ａ）が発生し、チャネル
設定ビットをチャネルＯに戻し、ＡＤ変換をチャネルＯ
から繰り返す。
このような掃引モードで変換中に、掃引のチャネルとし
て選択されていないチャネルについて変換したい場合２
例えばチャネル６を変換したい場合は、チャネル６の指
定となるようチャネル設定レジスタ（４）のチャネル設
定ビットを設定する。これには先ず、現在、掃引中のチ
ャネルを設定しているチャネル設定レジスタ（４）のチ
ャネル設定ビットを、チャネル設定信号１ （６ｂ）で
スイッチ（１３）、（１４）、（１５）をオンさせるこ
とにより掃引チャネル退避レジスタ（１６）に退避させ
る。そしてこの直後に、ｄＯ。
て選択されていないチャネルについて変換したい場合２
例えばチャネル６を変換したい場合は、チャネル６の指
定となるようチャネル設定レジスタ（４）のチャネル設
定ビットを設定する。これには先ず、現在、掃引中のチ
ャネルを設定しているチャネル設定レジスタ（４）のチ
ャネル設定ビットを、チャネル設定信号１ （６ｂ）で
スイッチ（１３）、（１４）、（１５）をオンさせるこ
とにより掃引チャネル退避レジスタ（１６）に退避させ
る。そしてこの直後に、ｄＯ。
ｄｉ、ｄ２を設定データとし、チャネル設定信号０（６
ａ）でスイッチ（７）、（８）、（９）をオンして、チ
ャネル設定レジスタ（４）に設定する。このときスイッ
チ（１０）、（１１）。
ａ）でスイッチ（７）、（８）、（９）をオンして、チ
ャネル設定レジスタ（４）に設定する。このときスイッ
チ（１０）、（１１）。
（１２）はオフの状態にある。このようにして。
掃引中に掃引チャネルに選択されていないチャネル６が
設定されると、掃引モードで変換中のチャネルは一時的
に変換を中断し、チャネルセレクタ（３）でスイッチＳ
６がオンされ、チャネル６の入力アナログ信号がＡＤ変
換器（１）に接続される。変換が完了すると、その結果
がチャネル６に対応した変換結果格納レジスタ（２）に
格納される。格納が終わってその変換が完了した時点で
、チャネル設定判定回路（５）から設定チャネル変換完
了信号（５ｂ）が発生し、これによりスイッチ（１０）
、（１１）、（１２）がオンして、−時退避しておいた
。掃引モードで変換中であったチャネルの設定値が掃引
チャネル退避レジスタ（１６）からチャネル設定レジス
タ（４）に復帰される。この復帰により、変換を中断さ
れたチャネルがチャネルセレクタ（３）で選択され、再
びＡＤ変換器（１）により変換が再開され、掃引モード
の動作が続行できる。このため、掃引モードに戻った時
にまた開始時のチャネルに戻ることがないので、変換を
完了していた変換結果を有効に活用できる。
設定されると、掃引モードで変換中のチャネルは一時的
に変換を中断し、チャネルセレクタ（３）でスイッチＳ
６がオンされ、チャネル６の入力アナログ信号がＡＤ変
換器（１）に接続される。変換が完了すると、その結果
がチャネル６に対応した変換結果格納レジスタ（２）に
格納される。格納が終わってその変換が完了した時点で
、チャネル設定判定回路（５）から設定チャネル変換完
了信号（５ｂ）が発生し、これによりスイッチ（１０）
、（１１）、（１２）がオンして、−時退避しておいた
。掃引モードで変換中であったチャネルの設定値が掃引
チャネル退避レジスタ（１６）からチャネル設定レジス
タ（４）に復帰される。この復帰により、変換を中断さ
れたチャネルがチャネルセレクタ（３）で選択され、再
びＡＤ変換器（１）により変換が再開され、掃引モード
の動作が続行できる。このため、掃引モードに戻った時
にまた開始時のチャネルに戻ることがないので、変換を
完了していた変換結果を有効に活用できる。
なお、上記実施例では、ＡＤ入力チャネル数を８チヤネ
ルとして説明したが、このチャ゛ネル数は任意のチャネ
ル数を考えてよく、そのチャネル数に従い、チャネル設
定レジスタ（４）のビット数及び変換結果格納レジスタ
（２）のレジスタ数を加減すればよい。
ルとして説明したが、このチャ゛ネル数は任意のチャネ
ル数を考えてよく、そのチャネル数に従い、チャネル設
定レジスタ（４）のビット数及び変換結果格納レジスタ
（２）のレジスタ数を加減すればよい。
また、掃引モードの開始チャネルもチャネルＯからと固
定するものではなく、チャネル設定ビットの設定で自由
にできる。
定するものではなく、チャネル設定ビットの設定で自由
にできる。
また、上記実施例では、掃引モード中、掃引のチャネル
に選択されていないチャネルを変換するものとして説明
を行ったが、掃引のチャネルに選択されているチャネル
でも、急いで変換を行いたい場合には同様にチャネルを
設定することで、同様の動作を行うことが可能である。
に選択されていないチャネルを変換するものとして説明
を行ったが、掃引のチャネルに選択されているチャネル
でも、急いで変換を行いたい場合には同様にチャネルを
設定することで、同様の動作を行うことが可能である。
更に、上記実施例では、マイクロコンピュータに内蔵さ
れたＡＤ変換装置について説明したが、本願はこれに限
定されず１例えば、半導体集積回路でＡＤ変換装置のみ
を構成したものであっても適用できる。
れたＡＤ変換装置について説明したが、本願はこれに限
定されず１例えば、半導体集積回路でＡＤ変換装置のみ
を構成したものであっても適用できる。
［発明の効果］
以上のように、この発明によれば、掃引モードで変換中
のチャネルを一時的に退避し１、掃引モードを切り替え
別モードにすることなく、途中で設定したチャネルのＡ
Ｄ変換を挿入することができ、また、挿入したチャネル
の変換を完了した後、−時的に退避したチャネルから変
換を再開し、元の掃引モードに戻って掃引動作を続行で
きるようにしたので、全ＡＤ変換入力チャネルをモード
切り替えなく必要に応して有効活用でき、また、掃引モ
ードを一時中断する以前に完了していたＡＤ変換結果の
データが壊されることがなく有効に使用できるので、変
換動作に無駄がなくなるという効果がある。
のチャネルを一時的に退避し１、掃引モードを切り替え
別モードにすることなく、途中で設定したチャネルのＡ
Ｄ変換を挿入することができ、また、挿入したチャネル
の変換を完了した後、−時的に退避したチャネルから変
換を再開し、元の掃引モードに戻って掃引動作を続行で
きるようにしたので、全ＡＤ変換入力チャネルをモード
切り替えなく必要に応して有効活用でき、また、掃引モ
ードを一時中断する以前に完了していたＡＤ変換結果の
データが壊されることがなく有効に使用できるので、変
換動作に無駄がなくなるという効果がある。
第１図はこの発明の一実施例によるＡＤ変換装置を示す
ブロック構成図、第２図は実施例におけるチャネル設定
判定回路の要部構成を示すブロック図、第３図はＡＤ変
換装置が内蔵されたマイクロコンピュータの概略構成を
示すブロック図、第４図はＡＤ変換装置の従来例を示す
ブロック構成図である。 （１）はＡＤ変換器、（１ａ）はＡＤ変換完了信号、（
２）は変換結果格納レジスタ、（３）はチャネルセレク
タ、（４）はチャネル設定レジスタ（チャネル設定手段
）、（５）はチャネル設定判定回路、（５ａ）はチャネ
ル設定ビット初期化信号、（５ｂ）は設定チャネル変換
完了信号。 （５ｃ）は変換完了信号選択回路１、（５ｄ）は掃引設
定チャネル一致信号、（５ｅ）はフリップフロップ、（
５ｆ）は変換完了信号選択回路２、（５ｇ）は横比手段
、（６ａ）はチャネル設定信号０１（６ｂ）はチャネル
設定信号１、（７）〜（９）はスイッチ、（１ｏ）〜（
１２）はスイッチ（復帰手段）、（１３）〜（１５）は
スイッチ（退避手段）、（１６）は掃引チャネル退避レ
ジスタ（記憶手段）。 なお、図中、同一符号は同一、又は相当部分を示す 代理人 弁理士 宮 園 純 干１ 図 ５ｇ、枚云手皮 平成 ３年 を月 Ｊロ ア寺５′１庁長官殿 、事件の表示 特願平２−２７８０６１号 補正をする者 代表者 士 岐 守 哉 補正の対象 図面。 補正の内容 （１）図面、 第１図。 第４図を別紙のとおり補正する。 以 上
ブロック構成図、第２図は実施例におけるチャネル設定
判定回路の要部構成を示すブロック図、第３図はＡＤ変
換装置が内蔵されたマイクロコンピュータの概略構成を
示すブロック図、第４図はＡＤ変換装置の従来例を示す
ブロック構成図である。 （１）はＡＤ変換器、（１ａ）はＡＤ変換完了信号、（
２）は変換結果格納レジスタ、（３）はチャネルセレク
タ、（４）はチャネル設定レジスタ（チャネル設定手段
）、（５）はチャネル設定判定回路、（５ａ）はチャネ
ル設定ビット初期化信号、（５ｂ）は設定チャネル変換
完了信号。 （５ｃ）は変換完了信号選択回路１、（５ｄ）は掃引設
定チャネル一致信号、（５ｅ）はフリップフロップ、（
５ｆ）は変換完了信号選択回路２、（５ｇ）は横比手段
、（６ａ）はチャネル設定信号０１（６ｂ）はチャネル
設定信号１、（７）〜（９）はスイッチ、（１ｏ）〜（
１２）はスイッチ（復帰手段）、（１３）〜（１５）は
スイッチ（退避手段）、（１６）は掃引チャネル退避レ
ジスタ（記憶手段）。 なお、図中、同一符号は同一、又は相当部分を示す 代理人 弁理士 宮 園 純 干１ 図 ５ｇ、枚云手皮 平成 ３年 を月 Ｊロ ア寺５′１庁長官殿 、事件の表示 特願平２−２７８０６１号 補正をする者 代表者 士 岐 守 哉 補正の対象 図面。 補正の内容 （１）図面、 第１図。 第４図を別紙のとおり補正する。 以 上
Claims (1)
- 複数の入力チャネルの中からチャネル設定手段に設定さ
れた任意のチャネルのアナログ信号を選択してディジタ
ル信号に変換するとともに、別途設定された範囲のチャ
ネルを上記チャネル設定手段により順次切り替えながら
繰り返し選択して変換する掃引機能を有するＡＤ変換装
置において、掃引中における任意のチャネルの設定時に
チャネル設定手段のその時の設定値を記憶手段に退避す
る退避手段と、このとき設定された任意のチャネルの変
換完了を検出すると設定チャネル変換完了信号を出力す
る検出手段と、上記設定チャネル変換完了信号に基づき
上記記憶手段に退避してある設定値をチャネル設定手段
に復帰する復帰手段とを備えたことを特徴とするＡＤ変
換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278061A JP2553753B2 (ja) | 1990-10-17 | 1990-10-17 | Ａｄ変換装置 |
| US07/734,410 US5212483A (en) | 1990-10-17 | 1991-07-23 | Multiplexing a/d converter having sweep interrupt function |
| DE4126029A DE4126029A1 (de) | 1990-10-17 | 1991-08-06 | Analog/digital-umsetzer |
| NL9101421A NL192710C (nl) | 1990-10-17 | 1991-08-23 | A/D-omzetter. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278061A JP2553753B2 (ja) | 1990-10-17 | 1990-10-17 | Ａｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152716A true JPH04152716A (ja) | 1992-05-26 |
| JP2553753B2 JP2553753B2 (ja) | 1996-11-13 |
Family
ID=17592112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278061A Expired - Fee Related JP2553753B2 (ja) | 1990-10-17 | 1990-10-17 | Ａｄ変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5212483A (ja) |
| JP (1) | JP2553753B2 (ja) |
| DE (1) | DE4126029A1 (ja) |
| NL (1) | NL192710C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3134104B2 (ja) * | 1991-09-03 | 2001-02-13 | 株式会社日立製作所 | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ |
| JP2804402B2 (ja) * | 1992-03-06 | 1998-09-24 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP3538867B2 (ja) * | 1993-03-19 | 2004-06-14 | 株式会社デンソー | 内燃機関用ａ／ｄ変換制御装置 |
| JPH07131349A (ja) * | 1993-11-02 | 1995-05-19 | Mitsubishi Electric Corp | アナログ／デジタル変換器 |
| JPH08154055A (ja) * | 1994-11-25 | 1996-06-11 | Oki Electric Ind Co Ltd | アナログ／デジタル変換器 |
| US5617090A (en) * | 1995-05-10 | 1997-04-01 | Harris Corporation | Multi-channel sigma-delta A/D converters with improved throughput |
| US6094153A (en) * | 1998-02-25 | 2000-07-25 | Intel Corporation | Analog-to-digital converter circuit |
| GB2403858B (en) * | 2003-07-10 | 2007-08-22 | Samsung Electronics Co Ltd | Analog-to-digital interfacing device and method of analog-to-digital interfacing |
| JP2005057374A (ja) * | 2003-08-08 | 2005-03-03 | Renesas Technology Corp | Ａ／ｄ変換装置およびマイクロコントローラ |
| JP4140528B2 (ja) * | 2004-01-30 | 2008-08-27 | 株式会社デンソー | Ａ／ｄ変換装置 |
| JP4646285B2 (ja) * | 2004-03-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | Ａｄ変換装置とａｄ変換方法 |
| JP2005303575A (ja) * | 2004-04-09 | 2005-10-27 | Nec Electronics Corp | Ａｄ変換装置とａｄ変換方法 |
| DE102005017542A1 (de) * | 2005-03-23 | 2006-09-28 | Continental Teves Ag & Co. Ohg | Verfahren zur Signalverarbeitung einer Mehrzahl analoger Eingangssignale mit einem gemeinsamen Analog-Digitaler-Wandler sowie geeignete Schaltungsanordnung |
| US7941229B2 (en) * | 2007-06-06 | 2011-05-10 | Rockwell Automation Technologies, Inc. | High-speed sequential sampling of I/O data for industrial control |
| US7724169B2 (en) * | 2008-02-12 | 2010-05-25 | National Semiconductor Corporation | Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters |
| US7944384B2 (en) * | 2009-08-17 | 2011-05-17 | Atmel Corporation | Device and method for scanning multiple ADC channels |
| JP5593212B2 (ja) | 2010-12-21 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9043062B2 (en) * | 2012-10-05 | 2015-05-26 | Ford Global Technologies, Llc | Hybrid electric vehicle powertrain and control system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912659A (ja) * | 1982-07-12 | 1984-01-23 | Matsushita Electric Works Ltd | 多重伝送制御装置 |
| JPH01147618A (ja) * | 1987-12-02 | 1989-06-09 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | Ａ−ｄ変換装置 |
| US4704609A (en) * | 1985-06-20 | 1987-11-03 | Rittenberry Gary M | General purpose sensor scanning apparatus |
| US4742515A (en) * | 1985-06-24 | 1988-05-03 | Honeywell Inc. | Data acquistion and control system |
| EP0350932B1 (en) * | 1988-07-13 | 1996-04-10 | Nec Corporation | One-chip data processor with built-in A/D converter |
| US4933676A (en) * | 1989-06-12 | 1990-06-12 | Technology 80, Inc. | Programmable multi-input A/D converter |
-
1990
- 1990-10-17 JP JP2278061A patent/JP2553753B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-23 US US07/734,410 patent/US5212483A/en not_active Expired - Lifetime
- 1991-08-06 DE DE4126029A patent/DE4126029A1/de active Granted
- 1991-08-23 NL NL9101421A patent/NL192710C/nl not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912659A (ja) * | 1982-07-12 | 1984-01-23 | Matsushita Electric Works Ltd | 多重伝送制御装置 |
| JPH01147618A (ja) * | 1987-12-02 | 1989-06-09 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL192710B (nl) | 1997-08-01 |
| DE4126029A1 (de) | 1992-04-23 |
| JP2553753B2 (ja) | 1996-11-13 |
| NL192710C (nl) | 1997-12-02 |
| US5212483A (en) | 1993-05-18 |
| NL9101421A (nl) | 1992-05-18 |
| DE4126029C2 (ja) | 1993-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04152716A (ja) | Ａｄ変換装置 | |
| JPH0123805B2 (ja) | ||
| JP2697574B2 (ja) | 半導体メモリ装置 | |
| US5675337A (en) | Analog-to-digital converting device | |
| JPH08307269A (ja) | アナログ・ディジタル変換器 | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| JP2619137B2 (ja) | Ａ―ｄ変換装置 | |
| JPH05314281A (ja) | Ａ／ｄ変換器を内蔵したマイクロコンピュータ | |
| JP2545478B2 (ja) | スタ―トビット検出回路 | |
| JPH02188836A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPH0450657Y2 (ja) | ||
| JPH02296413A (ja) | データ選択回路 | |
| JP3082674B2 (ja) | マイクロコンピュータ | |
| JPH11261393A (ja) | 制御ロジック演算用遅延タイマ装置 | |
| JP2564812B2 (ja) | 計数回路 | |
| JPH0494253A (ja) | 交換機 | |
| JPH0256018A (ja) | シングル・チップ・マイクロコンピュータの入力ポート拡張方法 | |
| JPH0622332B2 (ja) | 入力回路 | |
| JPS59153233A (ja) | マイクロコンピユ−タ | |
| JPS6240744B2 (ja) | ||
| JPS63163527A (ja) | デ−タ詰め込み回路 | |
| JPS62107521A (ja) | 条件分岐回路 | |
| JPH09190288A (ja) | Ａ／ｄ変換器のインタフェース回路 | |
| JPH0863450A (ja) | マイクロコンピュータのテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |