JP4646285B2 - Ad変換装置とad変換方法 - Google Patents
Ad変換装置とad変換方法 Download PDFInfo
- Publication number
- JP4646285B2 JP4646285B2 JP2004092519A JP2004092519A JP4646285B2 JP 4646285 B2 JP4646285 B2 JP 4646285B2 JP 2004092519 A JP2004092519 A JP 2004092519A JP 2004092519 A JP2004092519 A JP 2004092519A JP 4646285 B2 JP4646285 B2 JP 4646285B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- channel
- designation data
- register
- channel designation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
Description
本発明の他の課題は、AD変換周期が異なるアナログ信号を適正な変換周期でデジタル信号に変換することができるAD変換装置とAD変換方法を提供することである。
本発明の他の課題は、AD変換のための処理とAD変換の結果の処理において、ソフトウェア負荷を軽減できるAD変換装置とAD変換方法を提供することである。
また、AD変換装置は、前記変換トリガ信号に応答して前記複数のレジスタ(2A、2B、・・・2M)の最後尾の前記レジスタに新たなチャンネル指定データを設定するCPU(10)を更に具備してもよい。
2A,2B,2C,2M: レジスタ
4−1,4−2,4−3、54: マルチプレクサ
6−1,6−2,6−3,56: AD変換部
8,58: バッファ
10: CPU
12: バス
20: DMAユニット
30: メモリ
100−1、100−2、100−3:AD変換器
Claims (10)
- 一以上のチャンネルを指定する第1のチャンネル指定データを保持する第1のレジスタと、
第2のチャンネル指定データを保持する第2のレジスタと、
複数のアナログチャンネルに接続され、前記第2のチャンネル指定データに基づいて、AD変換が行われるべきアナログチャンネルを認識して連続的に選択し、前記第2のチャンネル指定データ内の最後の前記アナログチャンネルを選択する場合に、信号を出力する選択部と、前記第2のレジスタは、前記第1のレジスタと前記選択部の間に接続され、
前記選択部により選択された前記アナログチャンネル上のアナログ信号のデジタル信号へのAD変換を実行し、前記信号を受信した場合に変換トリガ信号を出力するAD変換部と
を具備し、
前記変換トリガ信号に基づいて、前記第2のレジスタは前記第1のレジスタに保持された前記第1のチャンネル指定データをラッチして保持する
AD変換装置。 - 請求項1に記載のAD変換装置において、
前記第1のレジスタはメモリに接続され、前記変換トリガ信号に応答して新たな前記チャンネル指定データを前記メモリからラッチし、前記第1のチャンネル指定データとして保持する
AD変換装置。 - 請求項1に記載のAD変換装置において、
前記第1と第2のチャンネル指定データの各々は、単一の前記アナログ入力チャンネルを指定する
AD変換装置。 - 請求項1に記載のAD変換装置において、
前記第1と第2のチャンネル指定データの各々は、前記AD変換が実行されるべき前記アナログ信号に対応する前記アナログ入力チャンネルを指定する
AD変換装置。 - 請求項1に記載のAD変換装置において、
前記第1と第2のレジスタにそれぞれ保持されている前記第1と第2のチャンネル指定データは、前記第1と第2のレジスタの間で前記変換トリガ信号に応答して循環的にシフトされる
AD変換装置。 - 請求項1乃至5のいずれかに記載のAD変換装置において、
バッファと、前記AD変換部は前記AD変換の結果を前記バッファに格納し、
メモリと、
前記バッファに格納された前記AD変換結果を前記メモリに転送するためのDMAユニットと
を更に具備する
AD変換装置。 - 請求項1に記載のAD変換装置において、
前記チャンネル指定データを格納するメモリと、
前記変換トリガ信号に応答して、前記メモリから新たなチャンネル指定データを読み出し、前記第1のレジスタに設定するDMAユニットと
を更に具備する
AD変換装置。 - 請求項1乃至7のいずれかに記載のAD変換装置において、
前記第1と第2のレジスタの各々に前記チャンネル指定データを設定し、前記AD変換を実行するように、前記AD変換部に変換命令を出力するCPUを更に具備する
AD変換装置。 - 請求項1乃至5のいずれかに記載のAD変換装置において、
バッファと、前記AD変換部は前記AD変換の結果を前記バッファに格納し、
バスと、
前記バッファに格納された前記AD変換結果を前記バス上に転送するためのCPUと
を更に具備する
AD変換装置。 - それぞれ一以上のチャンネルを指定する第1と第2のチャンネル指定データのうち、前記第1のチャンネル指定データが指定する前記チャンネルに先立ってAD変換が行われるべき前記チャンネルを指定する前記第2のチャンネル指定データをレジスタに保持するステップと、
前記保持された第2のチャンネル指定データに基づいて、AD変換が行われるべきアナログチャンネルを選択部が選択するステップと、
前記保持された第2のチャンネル指定データ内の最後の前記アナログチャンネルを選択する場合に、前記選択部が信号を出力するステップと、
前記選択されたアナログチャンネル上のアナログ信号のデジタル信号へのAD変換をAD変換部が実行するステップと、
前記AD変換部が、前記信号を受信した場合に変換トリガ信号を出力するステップと、
前記変換トリガ信号に応答して、前記第1のチャンネル指定データを前記レジスタに保持するステップと
を具備するAD変換方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092519A JP4646285B2 (ja) | 2004-03-26 | 2004-03-26 | Ad変換装置とad変換方法 |
US11/090,192 US7126522B2 (en) | 2004-03-26 | 2005-03-28 | Apparatus and method of analog-to-digital conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092519A JP4646285B2 (ja) | 2004-03-26 | 2004-03-26 | Ad変換装置とad変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005278107A JP2005278107A (ja) | 2005-10-06 |
JP4646285B2 true JP4646285B2 (ja) | 2011-03-09 |
Family
ID=35053681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092519A Expired - Fee Related JP4646285B2 (ja) | 2004-03-26 | 2004-03-26 | Ad変換装置とad変換方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7126522B2 (ja) |
JP (1) | JP4646285B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057374A (ja) * | 2003-08-08 | 2005-03-03 | Renesas Technology Corp | A/d変換装置およびマイクロコントローラ |
KR100867546B1 (ko) | 2006-08-21 | 2008-11-06 | 삼성전기주식회사 | 아날로그 디지털 변환기 |
US7557745B2 (en) * | 2006-09-12 | 2009-07-07 | Texas Instruments Incorporated | Apparatus and method for managing access to the analog-to-digital conversion results |
US7515077B2 (en) * | 2006-09-12 | 2009-04-07 | Texas Instruments Incorporated | Apparatus and method for monitoring analog peripheral devices by a processing unit |
JP2008193825A (ja) * | 2007-02-06 | 2008-08-21 | Matsushita Electric Ind Co Ltd | Ad変換制御回路およびその関連技術 |
JP4892437B2 (ja) * | 2007-08-29 | 2012-03-07 | パナソニック株式会社 | A/d変換装置 |
US20090295613A1 (en) * | 2008-05-29 | 2009-12-03 | Board Of Regents, The University Of Texas System | Performing analog-to-digital conversion by computing delay time between traveling waves in transmission lines |
JP5307581B2 (ja) * | 2009-03-02 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置、入力選択制御方法 |
JP5548443B2 (ja) * | 2009-12-25 | 2014-07-16 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
JP5578066B2 (ja) * | 2010-12-22 | 2014-08-27 | ミツミ電機株式会社 | Ad変換方法及びad変換回路 |
JP5997008B2 (ja) | 2012-02-08 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びデータ処理システム |
JP2016123060A (ja) * | 2014-12-25 | 2016-07-07 | ヤマハ株式会社 | アナログデジタル変換装置 |
US9774341B1 (en) * | 2017-02-07 | 2017-09-26 | Active-Semi, Inc. | Dynamic triggering and sampling engine (DTSE) for low-latency and cost effective control systems |
CN109067399B (zh) * | 2018-07-26 | 2022-02-18 | 南京磐能电力科技股份有限公司 | 一种多采样率的adc控制器实现方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | A−d変換装置 |
JPS63304314A (ja) * | 1987-06-04 | 1988-12-12 | Nec Corp | 集積回路装置 |
US5291197A (en) * | 1988-07-13 | 1994-03-01 | Nec Corporation | One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU |
JPH0488723A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | A/d変換装置 |
JP2553753B2 (ja) * | 1990-10-17 | 1996-11-13 | 三菱電機株式会社 | Ad変換装置 |
JP3689915B2 (ja) * | 1992-05-12 | 2005-08-31 | 株式会社ルネサステクノロジ | A/d変換器を内蔵したマイクロコンピュータ |
JPH05324862A (ja) * | 1992-05-15 | 1993-12-10 | Sumitomo Electric Ind Ltd | マイクロコンピュータ |
JP3538867B2 (ja) * | 1993-03-19 | 2004-06-14 | 株式会社デンソー | 内燃機関用a/d変換制御装置 |
JPH098659A (ja) * | 1995-06-22 | 1997-01-10 | Mitsubishi Electric Corp | アナログデジタル変換装置 |
JP3830199B2 (ja) * | 1996-04-01 | 2006-10-04 | 沖電気工業株式会社 | A/d変換装置及びマイクロコントローラ |
JPH09297658A (ja) * | 1996-05-08 | 1997-11-18 | Mitsubishi Electric Corp | A/d変換装置 |
-
2004
- 2004-03-26 JP JP2004092519A patent/JP4646285B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-28 US US11/090,192 patent/US7126522B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7126522B2 (en) | 2006-10-24 |
JP2005278107A (ja) | 2005-10-06 |
US20050219103A1 (en) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646285B2 (ja) | Ad変換装置とad変換方法 | |
US7852246B2 (en) | Analogue/digital converter device | |
TW200839571A (en) | Device and method for access time reduction by speculatively decoding non-memory read commands on a serial interface | |
US7319422B2 (en) | Apparatus and method for AD conversion | |
JPH0488723A (ja) | A/d変換装置 | |
JP4956848B2 (ja) | Dma転送制御装置 | |
EP3761183A1 (en) | Digital interface circuit for analog-to-digital converter | |
JP2005057374A (ja) | A/d変換装置およびマイクロコントローラ | |
JPH09269870A (ja) | A/d変換装置 | |
JP4905260B2 (ja) | A/d変換装置 | |
JP3972936B2 (ja) | デジタルメッセージ伝送プロトコル | |
JP2010086321A (ja) | メモリ制御システム | |
JP2010206424A (ja) | 半導体装置、入力選択制御方法 | |
JP2009053948A (ja) | 半導体集積回路装置及びこれを用いたデータ転送方法 | |
JPH08316836A (ja) | 信号処理回路 | |
JPH04306919A (ja) | A−d変換装置 | |
JP2005301665A (ja) | データ処理装置、及び、データ処理方法 | |
JP3117214B2 (ja) | シーケンサのマイクロプログラム制御方式 | |
JPH10190464A (ja) | 逐次比較型a/d変換器 | |
JP4714531B2 (ja) | ジグザグデータ発生回路 | |
JP2004362176A (ja) | 集積回路 | |
JPH08123622A (ja) | A/d変換方法および装置 | |
JP2007288651A (ja) | A/d変換方法及び装置 | |
JPH05266218A (ja) | アナログ−ディジタル変換制御装置 | |
JPH09231085A (ja) | 信号処理装置およびプログラムロード方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |