JP5578066B2 - Ad変換方法及びad変換回路 - Google Patents

Ad変換方法及びad変換回路 Download PDF

Info

Publication number
JP5578066B2
JP5578066B2 JP2010286754A JP2010286754A JP5578066B2 JP 5578066 B2 JP5578066 B2 JP 5578066B2 JP 2010286754 A JP2010286754 A JP 2010286754A JP 2010286754 A JP2010286754 A JP 2010286754A JP 5578066 B2 JP5578066 B2 JP 5578066B2
Authority
JP
Japan
Prior art keywords
signal
selection
analog
count value
holding unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010286754A
Other languages
English (en)
Other versions
JP2012134886A (ja
Inventor
隆 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2010286754A priority Critical patent/JP5578066B2/ja
Priority to KR1020110125767A priority patent/KR101819717B1/ko
Priority to US13/327,901 priority patent/US8410964B2/en
Priority to CN201110462575.1A priority patent/CN102571090B/zh
Publication of JP2012134886A publication Critical patent/JP2012134886A/ja
Application granted granted Critical
Publication of JP5578066B2 publication Critical patent/JP5578066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466Multiplexed conversion systems
    • H03M3/472Shared, i.e. using a single converter for multiple channels
    • H03M3/474Shared, i.e. using a single converter for multiple channels using time-division multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明はAD変換方法及びAD変換回路に関し、複数種類のアナログ信号をデジタル信号に変換するAD変換方法及びAD変換回路に関する。
近年、リチウムイオン電池を用いたバッテリパックがデジタルカメラなどの携帯機器に搭載されている。リチウムイオン電池は、一般に、その電圧により電池残量を検出することが難しいとされている。このため、マイコンなどにより電池の充放電電流を検出し、検出した充放電電流を積算することにより、電池残量を測定する方法がとられている。
このようにして電池残量を測定するための電池監視ICでは、電圧、電流、温度等のアナログ信号をデジタル信号に変換してCPUに供給し、CPUにて計測した電流値の温度補正等を行い、かつ、積算を行っている。
図5に従来のAD変換回路の一例のブロック構成図を示す。同図中、端子1から温度を検出したアナログ信号が供給され、端子2から電圧を検出したアナログ信号が供給され、端子3から電流を検出したアナログ信号が供給され、これらのアナログ信号はセレクタ4に供給される。
信号選択レジスタ5はCPUで動作するソフトウェアから信号選択番号が書き込まれ、信号選択レジスタ5から信号選択番号がセレクタ4に供給される。セレクタ4は信号選択番号に対応する端子からのアナログ信号を選択してAD変換器6に供給する。
変換開始レジスタ7にはCPUで動作するソフトウェアからイネーブル信号が書き込まれ、AD変換器6は変換開始レジスタ7にイネーブル信号が書き込まれたのち、セレクタ4から供給されるアナログ信号をAD変換して端子8から出力する。
なお、トリガ(TG)に基づいて変換期間と休止期間を設けるための休止信号(STBY)を出力する制御部と、前記変換期間にタイミング信号を出力するタイミング制御回路と、アナログ信号Vaを所定の基準電圧と比較器で比較することによりAD変換を行うAD変換部とを有するAD変換器が提案されている(例えば特許文献1参照)。
特開平11−31968号公報
従来のAD変換回路では、信号の選択及びAD変換の開始は全てCPUで動作するソフトウェアから指示しており、AD変換を行うためには必ずCPUを動作させなければならず、CPUを動作させるために消費電力が大きくなる。また、ソフトウェアのプログラム量も大きくなるという問題があった。
本発明は上記の点に鑑みてなされたもので、CPUが介在することなく複数種類のアナログ信号を所望の順番でAD変換し、所定時間内で複数種類のアナログ信号をAD変換する場合に最も効率的な結果が得られるよう用途に応じた設定を可能とするAD変換方法及びAD変換回路を提供することを目的とする。
本発明の一実施態様によるAD変換回路は、後段に接続されるCPUが介在することなく、いずれか1種類のアナログ信号を選択してデジタル信号に変換し、前記CPUに前記デジタル信号を供給するAD変換回路であって、
シーケンス情報に対応して信号選択情報と時間情報を記憶した保持部(21)と、
所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行う順番カウンタ(22)と、
前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行う期間カウンタ(23)と、
前記順番カウンタ(22)のカウント値で前記保持部(21)のシーケンス情報を参照することで前記保持部(21)から得られる時間情報と前記期間カウンタ(23)のカウント値を比較して一致したとき前記一致信号を生成する比較器(24)と、
前記複数種類のアナログ信号のうち、前記順番カウンタ(22)のカウント値で前記保持部のシーケンス情報を参照することで得られる信号選択情報に対応する1種類のアナログ信号を選択する選択部(14)と、
前記選択部で選択された前記1種類のアナログ信号をAD変換するAD変換器(30)とを有する。
好ましくは、前記保持部(21)は、前記信号選択情報と前記時間情報を書き換え可能な不揮発性メモリに記憶し、
前記時間情報は、前記信号選択情報に対応する選択時間である。
好ましくは、前記複数種類のアナログ信号は、電流、電圧、温度のいずれか1種類の検出信号を含む。
好ましくは、前記AD変換器(30)は、デルタ・シグマ型AD変換器である。
また、本発明の一実施態様によるAD変換方法は、複数種類のアナログ信号を供給され、後段に接続されるCPUが介在することなく、いずれか1種類のアナログ信号を選択してデジタル信号に変換し、前記CPUに前記デジタル信号を供給するAD変換回路のAD変換方法であって、
シーケンス情報に対応して信号選択情報と時間情報を保持部(21)に記憶し、
所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行い、
前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行い、
前記順番のカウント値で前記保持部(21)のシーケンス情報を参照することで得られる時間情報と前記期間のカウント値を比較して一致したとき前記一致信号を生成し、
前記複数種類のアナログ信号のうち、前記順番のカウント値で前記保持部(21)のシーケンス情報を参照することで前記保持部(21)から得られる信号選択情報に対応する1種類のアナログ信号を選択し、
選択された前記1種類のアナログ信号をAD変換する。
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
本発明によれば、CPUが介在することなく複数種類のアナログ信号を所望の順番でAD変換し、所定時間内で複数種類のアナログ信号をAD変換する場合に最も効率的な結果が得られるよう用途に応じた設定を可能とすることができる。
本発明のAD変換回路の一実施形態のブロック構成図である。 選択テーブルの一実施形態の構成を示す図である。 デルタ・シグマ変調部の一実施形態の回路構成図である。 本発明のAD変換回路の一実施形態の信号タイミングチャートである。 従来のAD変換回路の一例のブロック構成図である。
以下、図面に基づいて本発明の実施形態について説明する。
<AD変換回路の一実施形態>
図1は、本発明のAD変換回路の一実施形態のブロック構成図を示す。同図中、端子11から温度を検出したアナログ信号が供給され、端子12から電圧を検出したアナログ信号が供給され、端子13から電流を検出したアナログ信号が供給される。これらのアナログ信号はいずれも電圧形態の信号であり、選択部としてのセレクタ14に供給される。なお、セレクタ14に供給されるアナログ信号の種類は3種類に限らず2種類もしくは4種類以上であっても良い。
シーケンサ20は選択テーブル21と順番カウンタ22と期間カウンタ23と比較器24を有している。
選択テーブル21は例えばレジスタ、フラッシュROM等の書き換え可能な不揮発性メモリ、読み出し回路等で構成され、図2に示すように、0〜Nのシーケンス番号(つまりシーケンス情報)に対応して信号選択番号(つまり信号選択情報)と選択時間(つまり時間情報)が予め設定されて保持している。なお、図2ではN=3としているが、Nは3未満もしくは4以上であっても良い。
信号選択番号はセレクタ14において端子11〜13のいずれかを選択するための番号である。選択時間は上記信号選択番号で指示される信号を選択する時間であり、選択時間は例えば数msec〜数10msec周期のクロックCLKを単位としている。信号選択番号及び選択時間は外部から直接的に、又は、CPU等を経由して間接的に値を書き換えることができる。書き換えられた値は書き換え可能な不揮発性メモリに保持される。
順番カウンタ22は端子25から例えば1sec等の所定周期のタイミング信号Sが供給されるとゼロリセットされ、その後、比較器24から一致信号を供給される毎にカウント値を1だけカウントアップする。順番カウンタ22のカウント値は選択テーブル21に供給されて、選択テーブル21のシーケンス番号が参照される。これにより、選択テーブル21は参照されたシーケンス番号に対応する信号選択番号と選択時間を書き換え可能な不揮発性メモリからレジスタに読み出し、読み出した信号選択番号をレジスタからセレクタ14に供給すると共に、読み出した選択時間をレジスタから比較器24に供給する。
期間カウンタ23は端子25からのタイミング信号S又は比較器24からの一致信号が供給されるとゼロリセットされ、その後、端子26からクロックCLKを供給される毎にカウント値を1だけカウントアップする。期間カウンタ23のカウント値は比較器24に供給される。比較器24は期間カウンタ23からのカウント値を選択テーブル21からの選択時間と比較して、両者が一致したとき一致信号を生成して順番カウンタ22と期間カウンタ23に供給する。順番カウンタ22は上記一致信号を供給されるとカウント値を1だけカウントアップし、期間カウンタ23は上記一致信号を供給されるとカウント値をゼロリセットする。
選択テーブル21から読み出された信号選択番号をセレクタ14に供給され、セレクタ14は信号選択番号に対応する端子からのアナログ信号を選択してAD変換器30に供給する。つまり、信号選択番号が「1」の場合端子11からのアナログ信号を選択し、信号選択番号が「2」の場合端子12からのアナログ信号を選択し、信号選択番号が「3」の場合端子13からのアナログ信号を選択する。
AD変換器30はデルタ・シグマ変調部31とフィルタ処理部32を有している。変調部31はセレクタ14から供給されるアナログ信号のパルス密度変調(PDM)を行って、1ビットデジタル変調した信号を出力する。デルタ・シグマ変調部31の出力信号はフィルタ処理部32でデジタル信号であるパルスコード変調データに変換され端子33から出力される。
<デルタ・シグマ変調部>
図3にデルタ・シグマ変調部31の一実施形態の回路構成図を示す。同図中、端子40にアナログ電圧Vinが供給されて積分回路41に供給される。積分回路41は入力抵抗42,帰還抵抗43,積分容量44,演算増幅器45から構成されており、アナログ電圧Vinから演算増幅器49の出力電圧を減算して得られる差分を積分する。
積分回路41の出力信号は、演算増幅器46で構成されるコンパレータで量子化され、D型フリップフロップ47で1クロック分遅延された後、端子48から出力される。また、端子48の出力は1ビットのDAコンバータを構成する演算増幅器49を介して積分回路41に帰還される。
<AD変換回路の動作>
ここで、図2に示すように、選択テーブル21において、シーケンス番号が「0」の信号選択番号に「2」が設定され選択時間に「5」が設定されており、シーケンス番号が「1」の信号選択番号に「3」が設定され選択時間に「3」が設定されており、シーケンス番号が「2」の信号選択番号に「1」が設定され選択時間に「4」が設定されており、シーケンス番号が「3」の信号選択番号に「3」が設定され選択時間に「4」が設定されている場合について説明する。
図4(A)に示すタイミング信号Sのパルスが供給されることにより、図4(B)に示す順番カウンタ22のカウント値がゼロリセットされ、これと共に、図4(C)に示す期間カウンタ23のカウント値がゼロリセットされる。これにより、順番カウンタ22のカウント値が「0」となることで、選択テーブル21からシーケンス番号「0」に対応して図4(D)に示す信号選択番号「2」と、図4(E)に示す選択時間「5」が読み出される。
信号選択番号「2」を供給されたセレクタ14は端子12から供給される電圧を検出したアナログ信号を選択してAD変換器30に供給し、AD変換器30は電圧のデジタル信号を端子33から図4(F)に示すハイレベル期間に出力する。なお、図4(D)に示す信号選択番号の変化から図4(F)に示すデジタル信号の開始変化まで略1クロック分の遅延はAD変換器30の変換動作に要する時間である。
期間カウンタ23のカウント値はクロックCLKの供給により図4(C)に示すように変化する。そして、期間カウンタ23のカウント値が選択テーブル21からの選択時間「5」と一致した時点で比較器24は一致信号を出力し、図4(B)に示す順番カウンタ22のカウント値が「1」となり、これと共に、図4(C)に示す期間カウンタ23のカウント値がゼロリセットされる。
順番カウンタ22のカウント値が「1」となることで、選択テーブル21からシーケンス番号「1」に対応する信号選択番号「3」と、選択時間「3」が読み出される。信号選択番号「3」を供給されたセレクタ14は端子13から供給される電流を検出したアナログ信号を選択してAD変換器30に供給し、AD変換器30は電流のデジタル信号を端子33から図4(F)に示すハイレベル期間に出力する。
また、期間カウンタ23のカウント値はクロックCLKの供給により図4(C)に示すように変化し、期間カウンタ23のカウント値が選択テーブル21からの選択時間「3」と一致した時点で比較器24は一致信号を出力し、図4(B)に示す順番カウンタ22のカウント値が「2」となり、これと共に、図4(C)に示す期間カウンタ23のカウント値がゼロリセットされる。
順番カウンタ22のカウント値が「2」となることで、選択テーブル21からシーケンス番号「2」に対応する信号選択番号「1」と、選択時間「4」が読み出される。信号選択番号「1」を供給されたセレクタ14は端子11から供給される温度を検出したアナログ信号を選択してAD変換器30に供給し、AD変換器30は温度のデジタル信号を端子33から図4(F)に示すハイレベル期間に出力する。
また、期間カウンタ23のカウント値はクロックCLKの供給により図4(C)に示すように変化し、期間カウンタ23のカウント値が選択テーブル21からの選択時間「4」と一致した時点で比較器24は一致信号を出力し、図4(B)に示す順番カウンタ22のカウント値が「3」となり、これと共に、図4(C)に示す期間カウンタ23のカウント値がゼロリセットされる。
順番カウンタ22のカウント値が「3」となることで、選択テーブル21からシーケンス番号「3」に対応する信号選択番号「3」と、選択時間「4」が読み出される。信号選択番号「3」を供給されたセレクタ14は端子13から供給される電流を検出したアナログ信号を選択してAD変換器30に供給し、AD変換器30は電流のデジタル信号を端子33から図4(F)に示すハイレベル期間に出力する。この電流のデジタル信号の出力は期間カウンタ23のカウント値が選択テーブル21からの選択時間「4」と一致するまで継続される。
上記実施形態では、選択テーブル21に、予めシーケンス番号毎に信号選択番号と選択時間を書き込んで設定しておけば、CPUで動作するソフトウェアから指示する必要はなく、所定周期のタイミング信号SとクロックCLKに同期して複数種類のアナログ信号を所望の順序でAD変換することができる。このため、CPUを無駄に動作させる必要がなくなり、CPUを動作させるための消費電力を削減できる。
また、タイミング信号Sの所定周期において、複数種類のアナログ信号を所望の順番でAD変換することが可能となる。また、各アナログ信号をAD変換する期間を自由に設定することが可能となる。この結果、限られたリソースで所定時間内に複数種類のアナログ信号をAD変換する場合に最も効率的な結果が得られるよう用途に応じた設定が可能となり、最適な変換結果を得ることができる。
なお、上記実施形態では選択テーブル21に、シーケンス番号毎に信号選択番号と選択時間を設定しているが、選択時間の代りにタイミング信号Sを基準とする選択開始時間を時間情報として設定しても良い。この場合には、期間カウンタ23は端子25からのタイミング信号Sだけでリセットされ、一致信号でリセットされないようにする。つまり、比較器24の出力する一致信号を期間カウンタ23に供給しない。
なお、上記実施形態ではデルタ・シグマ型のAD変換器30を使用しているが、並列比較型や逐次比較型等の他のAD変換器を使用しても良く、上記実施形態に限定されるものではない。
14 セレクタ
20 シーケンサ
21 選択テーブル
22 順番カウンタ
23 期間カウンタ
24 比較器
30 AD変換器
31 デルタ・シグマ変調部
32 フィルタ処理部

Claims (5)

  1. 複数種類のアナログ信号を供給され、後段に接続されるCPUが介在することなく、いずれか1種類のアナログ信号を選択してデジタル信号に変換し、前記CPUに前記デジタル信号を供給するAD変換回路であって、
    シーケンス情報に対応して信号選択情報と時間情報を記憶した保持部と、
    所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行う順番カウンタと、
    前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行う期間カウンタと、
    前記順番カウンタのカウント値で前記保持部のシーケンス情報を参照することで前記保持部から得られる時間情報と前記期間カウンタのカウント値を比較して一致したとき前記一致信号を生成する比較器と、
    前記複数種類のアナログ信号のうち、前記順番カウンタのカウント値で前記保持部のシーケンス情報を参照することで得られる信号選択情報に対応する1種類のアナログ信号を選択する選択部と、
    前記選択部で選択された前記1種類のアナログ信号をAD変換するAD変換器とを
    有することを特徴とするAD変換回路。
  2. 請求項1記載のAD変換回路において、
    前記保持部は、前記信号選択情報と前記時間情報を書き換え可能な不揮発性メモリに記憶し、
    前記時間情報は、前記信号選択情報に対応する選択時間であることを特徴とするAD変換回路。
  3. 請求項2記載のAD変換回路において、
    前記複数種類のアナログ信号は、電流、電圧、温度のいずれか1種類の検出信号を含むことを特徴とするAD変換回路。
  4. 請求項3記載のAD変換回路において、
    前記AD変換器は、デルタ・シグマ型AD変換器であることを特徴とするAD変換回路。
  5. 複数種類のアナログ信号を供給され、後段に接続されるCPUが介在することなく、いずれか1種類のアナログ信号を選択してデジタル信号に変換し、前記CPUに前記デジタル信号を供給するAD変換回路のAD変換方法であって、
    シーケンス情報に対応して信号選択情報と時間情報を保持部に記憶し、
    所定周期のタイミング信号の供給により初期化され一致信号の供給によりカウントを行い、
    前記タイミング信号又は前記一致信号の供給により初期化されたのちクロックの供給によりカウントを行い、
    前記順番のカウント値で前記保持部のシーケンス情報を参照することで得られる時間情報と前記期間のカウント値を比較して一致したとき前記一致信号を生成し、
    前記複数種類のアナログ信号のうち、前記順番のカウント値で前記保持部のシーケンス情報を参照することで前記保持部から得られる信号選択情報に対応する1種類のアナログ信号を選択し、
    選択された前記1種類のアナログ信号をAD変換することを特徴とするAD変換方法。
JP2010286754A 2010-12-22 2010-12-22 Ad変換方法及びad変換回路 Active JP5578066B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010286754A JP5578066B2 (ja) 2010-12-22 2010-12-22 Ad変換方法及びad変換回路
KR1020110125767A KR101819717B1 (ko) 2010-12-22 2011-11-29 Ad 변환 방법 및 ad 변환 회로
US13/327,901 US8410964B2 (en) 2010-12-22 2011-12-16 AD conversion method and AD conversion circuit
CN201110462575.1A CN102571090B (zh) 2010-12-22 2011-12-21 Ad变换方法和ad变换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010286754A JP5578066B2 (ja) 2010-12-22 2010-12-22 Ad変換方法及びad変換回路

Publications (2)

Publication Number Publication Date
JP2012134886A JP2012134886A (ja) 2012-07-12
JP5578066B2 true JP5578066B2 (ja) 2014-08-27

Family

ID=46315981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010286754A Active JP5578066B2 (ja) 2010-12-22 2010-12-22 Ad変換方法及びad変換回路

Country Status (4)

Country Link
US (1) US8410964B2 (ja)
JP (1) JP5578066B2 (ja)
KR (1) KR101819717B1 (ja)
CN (1) CN102571090B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7469801B2 (ja) 2020-08-07 2024-04-17 アズマ工業株式会社 清掃具

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6593434B2 (ja) * 2015-03-19 2019-10-23 ソニー株式会社 受信回路、電子装置、送受信システムおよび受信回路の制御方法
CN111082807B (zh) * 2018-10-18 2023-05-02 杭州海康威视数字技术股份有限公司 一种模拟信号处理方法及装置
CN111769825B (zh) * 2020-06-28 2024-01-26 上海琪云工业科技有限公司 一种信号过滤方法及信号过滤装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821026B2 (ja) * 1988-07-13 1996-03-04 日本電気株式会社 マイクロコンピュータ
JPH0488723A (ja) * 1990-07-31 1992-03-23 Nec Corp A/d変換装置
JPH04284026A (ja) * 1991-03-13 1992-10-08 Yokogawa Electric Corp 多チャネルのa/d変換器
JP2699680B2 (ja) * 1991-04-04 1998-01-19 富士通株式会社 A−d変換装置
JP2804402B2 (ja) * 1992-03-06 1998-09-24 三菱電機株式会社 アナログデジタル変換装置
JPH0870250A (ja) * 1994-08-29 1996-03-12 Mitsubishi Denki Semiconductor Software Kk アナログ/デジタル変換器
JP3812992B2 (ja) 1997-07-10 2006-08-23 ローム株式会社 Ad変換器
JP2002314418A (ja) * 2001-04-10 2002-10-25 Canon Inc A/dコンバータユニット及びa/dコンバータユニットを用いた演算装置
JP4646285B2 (ja) * 2004-03-26 2011-03-09 ルネサスエレクトロニクス株式会社 Ad変換装置とad変換方法
US7209066B1 (en) * 2005-10-18 2007-04-24 Honeywell International Inc. Circuit and method for extending microcontroller analog input capability
JP4599312B2 (ja) * 2006-02-02 2010-12-15 Okiセミコンダクタ株式会社 アナログ/ディジタル変換装置
US7573409B2 (en) 2007-03-22 2009-08-11 Vns Portfolio Llc Variable sized aperture window of an analog-to-digital converter
KR20100081402A (ko) 2009-01-06 2010-07-15 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7469801B2 (ja) 2020-08-07 2024-04-17 アズマ工業株式会社 清掃具

Also Published As

Publication number Publication date
KR101819717B1 (ko) 2018-01-18
US8410964B2 (en) 2013-04-02
CN102571090A (zh) 2012-07-11
CN102571090B (zh) 2016-04-13
JP2012134886A (ja) 2012-07-12
KR20120071320A (ko) 2012-07-02
US20120161995A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US7796069B2 (en) Analog to digital converters
JP5578066B2 (ja) Ad変換方法及びad変換回路
JP2007240523A (ja) 電池パック
JP4918928B2 (ja) デルタ・シグマad変換回路
US8077768B2 (en) Digital signal processing apparatus
EP3370340B1 (en) Light-to-frequency converter arrangement and method for light-to-frequency conversion
JP2013145939A (ja) 光測定回路および光測定方法
CN107689660B (zh) 空间蓄电池多阶恒流脉冲充电控制电路及其控制方法
JP2011158268A (ja) 平滑電流算出装置、平滑電流算出方法、電池監視モジュール
TW200503428A (en) Analog-to-digital converter utilizing a timer for increased resolution
US20100201548A1 (en) Parallel data output control circuit and semiconductor device
US11418208B2 (en) Light-to-digital converter arrangement and method for light-to-digital conversion
CN113228516A (zh) 用于暗计数消除的传感器装置和方法
US7911256B2 (en) Dual integrator circuit for analog front end (AFE)
JP3543579B2 (ja) 二次電池の充放電電流検出方法及び装置
KR101800205B1 (ko) 광화학 센서 리드아웃을 위한 아날로그 연산증폭기 기반의 펄스폭변조 회로 및 이를 포함하는 광화학 센서 시스템
JP2007311254A (ja) 蓄電池状態監視装置、蓄電池状態監視方法、蓄電池状態監視プログラム
EP2088677B1 (en) Analog to digital converters
US11438008B2 (en) System and battery management system using incremental ADC
JP2009229165A (ja) クーロンカウンタ、その内部電源制御方法
JPH06174756A (ja) ピークホールド回路
JP2009182571A (ja) 半導体集積回路装置
JP2004179781A (ja) パルス出力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5578066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150