JP2007240523A

JP2007240523A - 電池パック

Info

Publication number: JP2007240523A
Application number: JP2007022196A
Authority: JP
Inventors: Kazuki Nakano; 一樹中野; Akira Ikeuchi; 亮池内
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2006-02-13
Filing date: 2007-01-31
Publication date: 2007-09-20
Anticipated expiration: 2027-01-31
Also published as: JP4748073B2; US20070188133A1; CN101022180A; US7675266B2; CN101022180B

Abstract

【課題】本発明は、電池残量の検出機能を備え、かつ、小型化が可能な電池パックを提供することを目的とする。
【解決手段】本発明は、電池１０１と、電池の充放電電流を検出し、充放電電流に応じたアナログ信号を出力する電流検出手段１３３と、アナログ信号をパルス密度変調してパルス密度変調信号を出力する変調手段１２２と、パルス密度変調信号をパルスコード変調データに変換する変換プログラム１４７と、パルスコード変調データを積算して電池残量を算出する残量算出プログラム１４８が記憶されたメモリ１２４と、変調手段１２２からパルス密度変調信号を供給され、メモリ１２４に記憶された変換プログラムに基づいてパルス密度変調信号をデジタル信号であるパルスコード変調データに変換し、メモリ１２４に記憶された残量算出プログラムに基づいてパルスコード変調データを積算して電池残量を算出するＣＰＵ１２３とを有する。
【選択図】図４

Description

本発明は電池パックに係り、特に、電池残量を測定する電池パックに関する。

近年、リチウムイオン電池は、デジタルカメラなど、携帯機器に搭載されている。リチウムイオン電池は、一般に、その電池電圧により電池残量を検出することが難しいとされている。このため、電池の充放電電流を積算することにより、電池残量を測定する方法がとられている（特許文献１参照）。

このとき、リチウムイオン電池は、携帯機器から外したときにも電流が消費されるため、電池の充放電電流を積算して電池残量を測定する電池残量検出回路はリチウムイオン電池及びレギュレータ・保護回路等と共にケースに収容して、電池パックとして提供する必要があった。

電池残量検出回路は、電流値などのアナログ信号を多ビットのデジタル値であるＰＣＭ（パルスコード変調）データに変換して、このＰＣＭデータを積算する構成とされている。このため、検出した電池の充放電電流をＰＣＭデータに変換するアナログ−デジタル変換器が必須であった。（特許文献２、３参照）。
特開２００１−１７４５３４号公報特開２００１−１０２９２５号公報特開２００３−２０４２６７号公報

電池パックは携帯機器の小型化に伴って小型化が要求されている。しかるに、アナログ−デジタル変換器は回路規模が大きいため、電池残量検出回路を小型の電池パックに搭載するには困難であるという問題があった。

本発明は上記の点に鑑みてなされたもので、電池残量の検出機能を備え、かつ、小型化が可能な電池パックを提供することを目的とする。

本発明の一実施態様による電池パックは、電池（１０１）と、
前記電池（１０１）の充放電電流を検出し、前記充放電電流に応じたアナログ信号を出力する電流検出手段（１３３）と、
前記アナログ信号をパルス密度変調してパルス密度変調信号を出力する変調手段（１２２）と、
前記パルス密度変調信号をパルスコード変調データに変換する変換プログラム（１４７）と、前記パルスコード変調データを積算して電池残量を算出する残量算出プログラム（１４８）が記憶されたメモリ（１２４）と、
前記変調手段（１２２）から前記パルス密度変調信号を供給され、前記メモリ（１２４）に記憶された前記変換プログラム（１４７）に基づいて前記パルス密度変調信号をデジタル信号であるパルスコード変調データに変換し、前記メモリ（１２４）に記憶された残量算出プログラム（１４８）に基づいて前記パルスコード変調データを積算して電池残量を算出するＣＰＵ（１２３）とを有することにより、電池残量の検出機能を備え、かつ、小型化が可能となる。

前記電池パックにおいて、
前記ＣＰＵ（１２３）は、間欠的に前記変換プログラムを起動して、前記変調手段から前記パルス密度変調信号を取り込み前記パルスコード変調データに変換する構成とすることができる。

前記電池パックにおいて、
前記電池の電圧を検出する電圧検出手段（１３１）と、
温度を検出する温度検出手段（１３２）と、
前記電流検出手段（１３３）と前記電圧検出手段（１３１）と前記温度検出手段（１３２）のいずれか１つが出力するアナログ信号を選択して前記変調手段（１２２）に供給する選択手段（１３４）を有し、
前記残量算出プログラム（１４８）は、前記充放電電流のパルスコード変調データを積算する際に前記電圧のパルスコード変調データと前記温度のパルスコード変調データにより電池残量の補正を行う構成とすることができる。

前記電池パックにおいて、
前記変調手段（１２２）は、シグマ・デルタ変調器である構成とすることができる。

前記電池パックにおいて、
前記電流検出手段（１３３）と前記変調手段（１２２）と前記メモリ（１２４）と前記ＣＰＵ（１２３）は、同一の半導体集積回路装置（１１１）に搭載されている構成とすることができる。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、電池残量の検出機能を備え、かつ、小型化が可能となる。

図１は本発明の電池パックの一実施形態の斜視図、図２は本発明の電池パックの一実施形態の分解斜視図を示す。

図１、図２において、本実施形態の電池パック１００は、電池１０１及び回路基板１０２がケース１０３に収納された構成とされている。電池１０１は、リチウムイオン電池であり、接続端子１０４により回路基板１０２と接続されている。

図３は回路基板１０２の斜視図を示す。同図中、回路基板１０２は、フューエルゲージＩＣ１１１、レギュレータ・保護回路１１２、トランジスタ１１３、電流検出用抵抗Ｒｓを２層あるいは多層のプリント配線板１１４上に搭載した構成とされている。

フューエルゲージＩＣ１１１は、電池１０１の充放電電流を積算することにより電池１０１の残量を検出する。フューエルゲージＩＣ１１１で検出された残量は外部に出力される。

レギュレータ・保護回路１１２は、電池１０１の電圧、及び、端子Ｔ−に流入する電流を検出することにより電池１０１の過充電、過放電、過電流、ショートなどを検出して、トランジスタ１１３を制御することにより、端子Ｔ−を負荷から切断することにより、電池１０１、及び端子Ｔ＋と端子Ｔ−に接続される負荷を保護すると共に、電池１０１から得た電源を安定化して電池残量検出回路としてのフューエルゲージＩＣ１１１に供給する。

図４はフューエルゲージＩＣ１１１のブロック構成図を示す。

フューエルゲージＩＣ１１１は、例えば、１チップの半導体集積回路であり、検出部１２１、シグマ・デルタ変調器１２２，ＣＰＵ１２３、メモリ１２４、通信回路１２６を含む構成とされており、電池１０１の充放電電流を積算することにより、電池１０１の残量を算出する回路である。なお、電池１０１は、例えば、リチウムイオン電池から構成されている。

フューエルゲージＩＣ１１１を構成する検出部１２１は、電圧検出部１３１、温度検出部１３２、電流検出部１３３、マルチプレクサ１３４を含む構成とされている。

電圧検出部１３１は、電池１０１の両端に接続されており、電池１０１の電圧を検出する。電圧検出部１３１で検出された検出信号は、マルチプレクサ１３４に供給される。温度検出部１３２は、周囲温度を検出し、周囲温度に応じた検出信号を生成し、出力する。温度検出部１３２の検出信号は、マルチプレクサ１３４に供給される。

電流検出部１３３は、例えば、差動アンプから構成されており、電池１０１と端子Ｔ−との間に接続された電流検出抵抗Ｒｓの両端に接続されており、電流検出抵抗Ｒｓに流れる電流に応じて電流検出抵抗Ｒｓに発生する電圧を検出し、電池１０１の充放電電流に応じた検出信号を出力する。

なお、このとき、検出信号は、例えば、電池１０１に充放電電流が流れていないときに基準電圧Ｖ０となり、充電電流が流れているとき基準電圧Ｖ０を超える値となり、放電電流が流れているとき基準電圧Ｖ０未満の値となって出力される。電流検出部１３３の検出信号は、マルチプレクサ１３４に供給される。

マルチプレクサ１３４は、ＣＰＵ１２３からの制御信号に基づいて電圧検出部１３１の検出信号、温度検出部１３２の検出信号、電流検出部１３３の検出信号のいずれかを選択して、シグマ・デルタ変調器１２２に供給する。

シグマ・デルタ変調器１２２はマルチプレクサ１３４からのアナログ信号をＰＤＭ（パルス密度変調）つまり１ビットデジタル変調してＣＰＵ１２３に供給する。

ＣＰＵ１２３は、メモリ１２４に記憶されているデジタルフィルタ処理プログラムを実行してＰＤＭ信号を多ビットのデジタル値つまりＰＣＭ（パルスコード変調）データに変換する。更に、残量算出プログラム処理を実行して電池１０１の残量を算出する。なお、本明細書で言うＣＰＵにはマイクロプロセッサ等のプロセッサも含むものとする。通信回路１１６は、ＣＰＵ１２３が算出した電池残量を外部回路に対して送信する。

＜シグマ・デルタ変調器の構成＞
図５はシグマ・デルタ変調器１２２のブロック構成図を示す。同図中、シグマ・デルタ変調器１２２は、減算器１４１、積分器１４２、比較器１４３、遅延回路１４４、１ビットＤ／Ａ変換器１４５から構成されている。

減算器１４１は、入力端子Ｔｉｎにマルチプレクサ１３４から供給されたアナログ信号から１ビットＤ／Ａ変換器１４５の出力を減算して差分を得る。減算器１４１の出力する差分信号は、積分器１４２に供給される。

積分器１４２は、減算器１４１から供給された差分信号を積分する。積分器１４２の出力する積分信号は、比較器１４３に供給される。

比較器１４３は、積分器１４２から供給される積分信号と内部に設定された基準電圧Ｖ０とを比較して、例えば、積分信号が基準電圧より大きければ、ハイレベルとなり、積分されたアナログ信号が基準電圧より小さければ、ローレベルとなる信号を出力する。

比較器１４３の出力信号は、出力端子Ｔｏｕｔから出力されると共に、遅延回路１４４に供給される。遅延回路１４４は、比較器１４３の出力信号を１サンプリング期間だけ遅延させて出力する。

遅延回路１４４で遅延された信号は、１ビットＤ／Ａ変換器１４５に供給される。１ビットＤ／Ａ変換器１４５は、遅延回路１４４からの信号を１ビットＤ／Ａ変換して減算器１４１に供給する。

シグマ・デルタ変調器１２２の出力端子Ｔｏｕｔからはマルチプレクサ１３４からのアナログ信号をＰＤＭ（パルス密度変調）つまり１ビットデジタル変調した信号が出力される。

このシグマ・デルタ変調器１２２の出力端子Ｔｏｕｔから出力されるＰＤＭ信号は、ＣＰＵ１２３に供給される。ＣＰＵ１２３は、メモリ１２４に記憶されたプログラムに基づいて処理を実行する。

＜メモリのデータ構成＞
メモリ１２４は、２Ｋバイト程度の比較的小さい記憶容量のＲＯＭとＲＡＭなどの記憶媒体から構成されており、ＲＯＭにはＣＰＵ１２３で実行されるプログラムが記憶されている。メモリ１２４内のＲＯＭには、図６のデータ構成図に示すように、デジタルフィルタ処理プログラム１４７及び残量算出プログラム１４８が記憶されている。ＲＡＭはＣＰＵ１２３が実行する際の作業領域等に使用される。

デジタルフィルタ処理プログラム１４７は、例えば、シグマ・デルタ変調器１２２からのＰＤＭ信号に対してデジタルフィルタ処理を行い、シグマ・デルタ変調器１２２の出力するＰＤＭ信号を多ビットのデジタル値つまりＰＣＭデータに変換する処理を行うプログラムであり、例えば、デシメーションフィルタ処理を実行するプログラムである。

デシメーションフィルタ処理は、ＣＩＣ（ＣａｓｃａｄｅｄＩｎｔｅｇｒａｔｅｄＣｏｍｂｉｎａｔｏｒｉａｌ）フィルタ処理と、ＦＩＲ（ＦｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタ処理から構成される。なお、ＦＩＲフィルタ処理の代りにＩＩＲ（ＩｎｆｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタ処理を用いても良い。

残量算出プログラム１４８は、デジタルフィルタ処理プログラム１４７で変換されたＰＣＭデータを積算することにより、電池１０１の残量を算出する処理を行い、算出された残量をメモリ１２４に記憶する。

＜ＣＰＵの処理＞
次にＣＰＵ１２３での処理について説明する。図７はＣＰＵ１２３の処理フローチャートを示す。ＣＰＵ１２３は、消費電力を低減するために内蔵の割込タイマにより間欠的に処理を実行している。

ＣＰＵ１２３は、ステップＳ１−１でタイマ割込があると、ステップＳ１−２でシグマ・デルタ変調器１２２からＰＤＭ信号を取り込む。なお、ＣＰＵ１２３は例えばＰＤＭ信号の８ビット列に相当する所定期間（例えば１ｍｓｅｃ程度）毎にタイマ割込を発生する。

次にＣＰＵ１２３は、ステップＳ１−２でシグマ・デルタ変調器１２２から取り込んだＰＤＭ信号に対してデジタルフィルタ処理プログラム１４７に応じた処理を実行する。これによって、シグマ・デルタ変調器１２２から取り込んだＰＤＭ信号が多ビットのデジタル値つまりＰＣＭデータに変換される。

なお、このとき、ＣＰＵ１２３は、マルチプレクサ１３４を制御して、電圧検出部１３１、温度検出部１３２、電流検出部１３３からのアナログ検出信号に基づくＰＤＭ信号を順次取り込んで、デジタルフィルタ処理プログラム１４７によって順次ＰＣＭデータに変換して、メモリ１２４に記憶する。

次にＣＰＵ１２３は、ステップＳ１−４で残量算出プログラム１４２を実行してＰＣＭデータに変換した電圧値、温度、電流値に基づいて電池１０１の残量を算出する。例えば、電流値を積算することにより、電池残量を算出している。このとき、電圧値及び温度により電池残量の補正を行っている。

＜デシメーションフィルタ処理＞
デシメーションフィルタ処理について説明する。図８はハードウェア構成のデシメーションフィルタの一実施形態のブロック構成図を示す。デシメーションフィルタは、ＣＩＣフィルタ部１５１とＦＩＲフィルタ部１５２から構成されている。

ＣＩＣフィルタ部１５１は、縦続接続された３段の積分回路１５３，１５４，１５５と、デシメーション回路１５６と、縦続接続された３段の微分回路１５７，１５８，１５９から構成されている。

積分回路１５３〜１５５それぞれは、入力データと遅延素子１６２の出力データを加算する加算器１６１と、加算器１６１の出力データを１サンプリング期間だけ遅延して加算器１６１に供給する遅延素子１６２から構成される。微分回路１５７〜１５９それぞれは、入力データを１サンプリング期間だけ遅延する遅延素子１６３と、入力データから遅延素子１６３の出力データを減算する減算器１６４と、減算器１６４の出力データをＮで除算する除算器１６５から構成される。

デシメーション回路１５６は、積分回路１５５の出力データをＮサンプリング期間に１回取り出すことでデータの間引きを行い、取り出したＰＣＭデータを微分回路１５７に供給する。

端子１７５に供給されたＰＤＭ信号は積分回路１５３〜１５５で積分されてＰＣＭデータとされた後、デシメーション回路１５６でＮ：１のデシメーションを行われ、更に微分回路１５７〜１５９で微分されてＰＣＭデータとして出力される。

ＦＩＲフィルタ部１５２は、縦続接続されたｉ段の遅延素子１７１_１〜１７１ｉと、ｉ段の遅延素子１７１それぞれの出力するＰＣＭデータに係数Ａ_１〜Ａｉそれぞれを乗算する乗算器１７２_１〜１７２ｉと、乗算器１７２_１〜１７２ｉそれぞれの出力を加算する加算器１７３と、デシメーション回路１７４から構成されている。

積分回路１５５の出力するＰＣＭデータは遅延素子１７１_１〜１７１ｉで順次遅延され、乗算器１７２_１〜１７２ｉで係数Ａ_１〜Ａｉそれぞれを乗算された後、加算器１７３で総和が取られる。加算器１７３の出力するＰＣＭデータはデシメーション回路１７４でＭサンプリング期間に１回取り出すことでデータの間引きを行われ（Ｍ：１のデシメーション）、デジタルフィルタ処理されて端子１７６から出力される。

ＣＰＵ１２３が実行するデジタルフィルタ処理プログラム１４１は、図８に示すハードウェア構成のデシメーションフィルタと同様の処理をソフトウェアによって実現したものである。

図９は、ステップＳ１−２でＣＰＵ１２３が実行するデジタルフィルタ処理の詳細なフローチャートを示す。同図中、ＣＰＵ１２３は、ステップＳ２−１で例えば８ビット列のＰＤＭ信号をメモリ１２４から読み出して積分回路１５３〜１５５と同等の積分処理を行う。次に、ステップＳ２−２でＮ：１のデシメーション処理を行い、ステップＳ２−３で微分回路１５７〜１５９と同等の微分処理を行って、得られたＰＣＭデータをメモリ１２４に書き込む。

更にＣＰＵ１２３は、ステップＳ２−４でメモリ１２４からｉ個のＰＣＭデータ及び予めメモリ１２４に書き込まれているｉ個の係数Ａ_１〜Ａｉを順次読み出して、乗算器１７２_１〜１７２ｉと同等の乗算処理を行う。次に、ステップＳ２−５で加算器１７３と同等の加算処理を行い、更にステップＳ２−６でＭ：１のデシメーション処理を行って、得られたＰＣＭデータをメモリ１２４に書き込む。

図１０は本発明の一実施形態の動作説明図を示す。同図中、時刻ｔ１１、ｔ１２、ｔ１３はタイマ割込のタイミングを示している。時刻ｔ１１、ｔ１２、ｔ１３でタイマ割込があると、ＣＰＵ１２３は、ステップＳ１−２でシグマ・デルタ変調器１２２からＰＤＭ信号を取り込み、ステップＳ１−３でデジタルフィルタ処理プログラム１４７に応じた処理を実行することにより電圧検出部１３１、温度検出部１３２、電流検出部１３３で取得されたアナログ信号をＰＣＭデータに変換する。

ＣＰＵ１２３は、ステップＳ１−３で取得したＰＣＭデータに基づいて電池１０１の残量を算出する。算出された電池残量はメモリ１２４に記憶される。メモリ１２４に記憶された電池残量は、外部回路からの要求に基づいて呼び出され、通信回路１２６を介して外部回路に供給される。

本実施形態によれば、シグマ・デルタ変調器１１２でアナログ信号をＰＤＭ信号とし、このＰＤＭ信号をＣＰＵ１２３でデジタルフィルタ処理することによってＰＣＭデータに変換しているので、構成が複雑なＡＤ変換器を簡単な構成のシグマ・デルタ変調器１１２に置き換えることができ、更にＣＰＵ１２３で電池の残量算出処理を行うことができる。これは、ＣＰＵ１２３における残量算出処理の負荷が軽微であり、デジタルフィルタ処理を十分に実行できることから実現できたものである。

なお、本実施形態では、検出部１２１、シグマ・デルタ変調器１２２、ＣＰＵ１２３、メモリ１２４を同一の半導体チップ上に搭載しているが、検出部１２１及びシグマ・デルタ変調器１２２のアナログ回路と、ＣＰＵ１２３及びメモリ１２４のデジタル回路とを別々の半導体チップとしてもよい。更に、本実施形態では、ＣＰＵ１２３とメモリ１２４とをフューエルゲージＩＣ１１１内部に内蔵したが、別の半導体装置としてもよい。

＜電池パック＞
図１１は、本発明の電池パックの他の実施形態のブロック図を示す。同図中、フューエルゲージＩＣ２００は半導体集積化されており、デジタル部２１０とアナログ部２５０とから大略構成されている。

デジタル部２１０内には、ＣＰＵ２１１、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４、割込み制御部２１５、バス制御部２１６、Ｉ２Ｃ部２１７、シリアル通信部２１８、タイマ部２１９、パワーオンリセット部２２０が設けられている。これらの回路は内部バス２２２にて相互に接続されている。

ＣＰＵ２１１は、ＲＯＭ２１２に記憶されているプログラムを実行してフューエルゲージＩＣ２００全体を制御し、バッテリの充放電電流を積算してバッテリ残量を算出する処理等を実行する。この際にＲＡＭ２１３が作業領域として使用される。ＥＥＰＲＯＭ２１４にはトリミング情報等が記憶される。なお、ＣＰＵ２１１は図４に示すＣＰＵ１２３に相当し、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４はメモリ１２４に相当する。

割込み制御部２１５は、フューエルゲージＩＣ２００の各部から割込み要求を供給され、各割込み要求の優先度に応じて割込みを発生しＣＰＵ２１１に通知する。バス制御部２１６は、どの回路部が内部バスを使用するかの制御を行う。

Ｉ２Ｃ部２１７はポート２３１，２３２を介して通信ラインに接続されて２線式のシリアル通信を行う。シリアル通信部２１８は図４に示す通信回路１２６に相当し、ポート２３３を介して図示しない通信ラインに接続されて１線式のシリアル通信を行う。

タイマ部２１９はシステムクロックをカウントし、そのカウント値はＣＰＵ２１１に参照される。パワーオンリセット部２２０はポート２３５に供給される電源Ｖｄｄが立ち上がったことを検出してリセット信号を発生しフューエルゲージＩＣ２００全体のリセットを行う。

アナログ部２５０内には、発振回路２５１、水晶発振回路２５２、マルチプレクサ（ＭＰＸ）２５３、分周器２５４、電圧センサ２５５、温度センサ２５６、電流センサ２５７、マルチプレクサ２５８、シグマ・デルタ変調器２５９が設けられている。

発振回路２５１はＰＬＬを持つ発振器であり数ＭＨｚの発振信号を出力する。水晶発振回路２５２はポート２７１，２７２に水晶振動子を外付けされて発振を行い、数ＭＨｚの発振信号を出力する。水晶発振回路２５２の発振周波数は発振回路２５１に対し高精度である。

マルチプレクサ２５３はポート２７３から供給される選択信号に基づいて発振回路２５１と水晶発振回路２５２のいずれか一方の出力する発振周波信号を選択しシステムクロックとしてフューエルゲージＩＣ２００の各部に供給すると共に分周器２５４に供給する。ところで、マルチプレクサ２５３はポート２７３から選択信号が供給されない場合には例えば発振回路２５１の出力する発振周波信号を選択する。分周器２５４はシステムクロックを分周して各種クロックを生成しフューエルゲージＩＣ２００の各部に供給する。

電圧センサ２５５はポート２７４，２７５それぞれに外付けされるバッテリ（リチウムイオン電池）３０１，３０２の電圧を検出し、アナログの検出電圧をマルチプレクサ２５８に供給する。温度センサ２５６はフューエルゲージＩＣ２００の環境温度を検出しアナログの検出温度をマルチプレクサ２５８に供給する。

ポート２７６，２７７には電流検出用の抵抗３０３の両端が接続されており、電流センサ２５７はポート２７６，２７７それぞれの電位差から抵抗３０３を流れる電流を検出しアナログの検出電流をマルチプレクサ２５８に供給する。

マルチプレクサ２５８は、アナログの検出電圧、アナログの検出温度、アナログの検出電流を順次選択してシグマ・デルタ変調器２５９に供給する。シグマ・デルタ変調器２５９は各検出値をシグマ・デルタ変換することでパルス密度変調信号を内部バス２２２を通してＣＰＵ２１１に供給し、ＣＰＵ２１１にてデジタルフィルタ処理を行って検出電圧、検出温度、検出電流それぞれのデジタル化を行う。また、ＣＰＵ２１１は、バッテリの充放電電流を積算することによりバッテリ残量を算出する。この際検出温度は温度補正のために使用される。

なお、電圧センサ２５５は図４に示す電圧検出部１３１に相当し、温度センサ２５６は温度検出部１３２に相当し、電流センサ２５７は電流検出部１３３に相当し、マルチプレクサ２５８はマルチプレクサ１３４に相当し、シグマ・デルタ変調器２５９はシグマ・デルタ変調器１２２に相当し、電流検出用の抵抗３０３は電流検出抵抗Ｒｓに相当する。

上記のフューエルゲージＩＣ２００は、バッテリ３０１，３０２、電流検出用の抵抗３０３、レギュレータ・保護回路３０４、抵抗３０５及びスイッチ３０６と共に筐体３１０に収納されて電池パック３００が構成されている。電池パック３００の端子３１１にバッテリ３０１の正電極及びレギュレータ・保護回路３０４の電源入力端子が接続され、レギュレータ・保護回路３０４の電源出力端子がフューエルゲージＩＣ２００の電源Ｖｄｄのポート２３５が接続されている。端子３１２は抵抗３０５を介してレギュレータ・保護回路３０４の接地端子に接続されると共に、スイッチ３０６を介して電流検出用の抵抗３０３のポート２７７との接続点に接続されている。レギュレータ・保護回路３０４は、端子３１１，３１２間の電圧を安定化すると共に、この電圧が所定範囲外となった場合にスイッチ３０６を遮断して保護を行う。

また、電流検出用の抵抗３０３のポート２７６との接続点はフューエルゲージＩＣ２００の電源Ｖｓｓのポート２３６が接続される。電池パック３００の端子３１３，３１４にはフューエルゲージＩＣ２００のポート２３１，２３２が接続されている。

図１２は、図１１の電池パック３００を使用した携帯型電子機器の一実施形態のブロック図を示す。同図中、携帯型電子機器４００は、例えば携帯型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話等の本体回路である。携帯型電子機器４００は通信装置４１０を有している。

電池パック３００の端子３１１〜３１４それぞれは携帯型電子機器４００の電源Ｖｄｄ，Ｖｓｓの端子４０１，４０２、及びクロックラインＬ１及びデータラインＬ２が接続される端子４０３，４０４に接続される。これにより、電池パック３００内のバッテリ３０１，３０２から携帯型電子機器４００に電源が供給される。

この場合、通常、携帯型電子機器４００がマスタ、フューエルゲージＩＣ２００がスレーブとして動作し、携帯型電子機器４００からの要求により、フューエルゲージＩＣ２００は算出したバッテリ残量を携帯型電子機器４００の通信装置４１０に応答する。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々の変形例が可能である。

本発明の電池パックの一実施形態の斜視図である。本発明の電池パックの一実施形態の分解斜視図である。回路基板の斜視図である。フューエルゲージＩＣのブロック構成図である。シグマ・デルタ変調器のブロック構成図である。メモリのデータ構成図である。ＣＰＵの処理フローチャートである。ハードウェア構成のデシメーションフィルタの一実施形態のブロック構成図である。デジタルフィルタ処理の詳細なフローチャートである。本発明の一実施形態の動作説明図である。本発明の電池パックの他の実施形態のブロック図である。図１１の電池パックを使用した携帯型電子機器の一実施形態のブロック図である。

符号の説明

１００電池パック
１０１電池
１０２回路基板
１０３ケース
１０４接続端子
１１１フューエルゲージＩＣ
１１２レギュレータ・保護回路
１１３トランジスタ
１２１検出部
１２２デルタシグマ変調器
１２３ＣＰＵ
１２４メモリ
１２６通信回路
１３１電圧検出部
１３２温度検出部
１３３電流検出部
１３４マルチプレクサ
１４１加算器
１４２積分器
１４３比較器
１４４遅延回路
１４５１ビットＤ／Ａ変換器
１４７デジタルフィルタ処理プログラム
１４８残量算出プログラム

Claims

電池と、
前記電池の充放電電流を検出し、前記充放電電流に応じたアナログ信号を出力する電流検出手段と、
前記アナログ信号をパルス密度変調してパルス密度変調信号を出力する変調手段と、
前記パルス密度変調信号をパルスコード変調データに変換する変換プログラムと、前記パルスコード変調データを積算して電池残量を算出する残量算出プログラムが記憶されたメモリと、
前記変調手段から前記パルス密度変調信号を供給され、前記メモリに記憶された前記変換プログラムに基づいて前記パルス密度変調信号をデジタル信号であるパルスコード変調データに変換し、前記メモリに記憶された残量算出プログラムに基づいて前記パルスコード変調データを積算して電池残量を算出するＣＰＵと
を有することを特徴とする電池パック。
請求項１記載の電池パックにおいて、
前記ＣＰＵは、間欠的に前記変換プログラムを起動して、前記変調手段から前記パルス密度変調信号を取り込み前記パルスコード変調データに変換することを特徴とする電池パック。
請求項１又は２記載の電池パックにおいて、
前記電池の電圧を検出する電圧検出手段と、
温度を検出する温度検出手段と、
前記電流検出手段と前記電圧検出手段と前記温度検出手段のいずれか１つが出力するアナログ信号を選択して前記変調手段に供給する選択手段を有し、
前記残量算出プログラムは、前記充放電電流のパルスコード変調データを積算する際に前記電圧のパルスコード変調データと前記温度のパルスコード変調データにより電池残量の補正を行うことを特徴とする電池パック。
請求項１乃至３のいずれか１項記載の電池パックにおいて、
前記変調手段は、シグマ・デルタ変調器であることを特徴とする電池パック。
請求項１乃至４のいずれか１項記載の電池パックにおいて、
前記電流検出手段と前記変調手段と前記メモリと前記ＣＰＵは、同一の半導体集積回路装置に搭載されていることを特徴とする電池パック。