KR20090060137A - 반도체 집적회로 장치 및 전지 팩 - Google Patents

반도체 집적회로 장치 및 전지 팩 Download PDF

Info

Publication number
KR20090060137A
KR20090060137A KR1020080108769A KR20080108769A KR20090060137A KR 20090060137 A KR20090060137 A KR 20090060137A KR 1020080108769 A KR1020080108769 A KR 1020080108769A KR 20080108769 A KR20080108769 A KR 20080108769A KR 20090060137 A KR20090060137 A KR 20090060137A
Authority
KR
South Korea
Prior art keywords
clock
mode
battery
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1020080108769A
Other languages
English (en)
Other versions
KR101508677B1 (ko
Inventor
다카토시 이타가키
마키오 아베
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20090060137A publication Critical patent/KR20090060137A/ko
Application granted granted Critical
Publication of KR101508677B1 publication Critical patent/KR101508677B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/392—Determining battery ageing or deterioration, e.g. state of health
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Secondary Cells (AREA)

Abstract

본 발명은 소비전류가 상이한 각종 동작 모드를 설정할 수 있고, 전지사용 기기의 접속 상태나 동작 상태에 따라 소비전류를 줄일 수 있고, 또한, 전지 잔량을 구할 수 있는 반도체 집적회로 장치 및 전지 팩을 제공하는 것을 목적으로 한다.
전지를 전원으로 하여 전지 잔량을 구하고 상기 전지를 전원으로 하는 전지사용 기기에 송신하는 기능을 구비한 반도체 집적회로 장치로서, 제 1 클록과 상기 제 1 클록보다 주파수가 큰 제 2 클록을 발생하는 클록 발생 수단(21, 23)과, 클록 발생 수단이 출력하는 제 1 클록과 제 2 클록 중 어느 하나를 선택하여 출력하는 선택 수단(24)과, 선택 수단이 출력하는 클록에 의해 동작하고 전지 잔량을 연산하는 연산 수단(12)과, 선택 수단이 출력하는 클록에 의해 동작하고 연산 수단에서 연산한 전지 잔량을 전지사용 기기에 송신하는 통신 수단(16)을 갖는다.
전지, 전지사용 기기, 반도체 집적회로 장치, 클록 발생 수단, 선택 수단, 연산 수단, 통신 수단

Description

반도체 집적회로 장치 및 전지 팩{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND BATTERY PACK}
본 발명은 반도체 집적회로 장치 및 전지 팩에 관한 것으로, 전지 잔량을 구하여 전지사용 기기에 송신하는 기능을 구비한 반도체 집적회로 장치 및 전지 팩에 관한 것이다.
최근, 리튬이온 전지는 휴대전화, 디지털 카메라 등의 휴대용의 전지사용 기기에 탑재되어 있다. 리튬이온 전지는, 일반적으로, 그 전압에 의해 전지 잔량을 검출하는 것이 어려운 것으로 알려져 있다. 이 때문에, 전지의 충방전 전류를 적산함으로써, 전지 잔량을 측정하는 방법이 취해지고 있다.
종래부터 상기의 방법을 사용하여 전지 잔량을 측정하기 위한 퓨얼게이지(IC)가 개발되어 있고, 이 퓨얼게이지(IC)는 CPU, 메모리 등을 내장하고, 검출한 충방전 전류를 디지털 데이터로 변환하여 적산함으로써 전지 잔량을 산출하고, 산출한 전지 잔량을 통신회로에 의해, 휴대전화, 디지털 카메라 등의 전지사용 기기에 송신한다.
퓨얼게이지(IC)는 전지 잔량을 측정하기 위한 것이지만, 퓨얼게이지(IC) 자 신도 리튬이온 전지로부터 동작 전원을 공급하고 있기 때문에, 퓨얼게이지(IC)의 소비전류를 가능한 한 줄일 필요가 있다.
특허문헌 1에는, 데이터 처리 수단의 제어 모드 중에 전지 잔량의 측정 모드를 설치하고, 측정 모드 중은 전지로부터의 공급 전류를 최소한으로 억제하는 제어를 행하여 전력 절약화를 도모하는 것이 기재되어 있다.
특허문헌 1: 일본 특허공개 2005-12960호 공보
종래의 퓨얼게이지(IC)는 통상 모드 이외에, 장기 방치시에 클록의 정지 혹은 전원의 차단을 행하는 셧다운 모드밖에 가지고 있지 않아, 전지사용 기기의 접속 상태나 전지사용 기기의 동작 상태에 따라 소비전류를 줄일 수 없고, 또, 전지사용 기기가 접속되어 있지 않은 장기 방치 상태에서의 전지 잔량을 구할 수 없는 등의 문제점이 있었다.
본 발명은 상기의 점을 감안하여 이루어진 것으로, 소비전류가 상이한 각종 동작 모드를 설정할 수 있고, 전지사용 기기의 접속 상태나 동작 상태에 따라 소비전류를 줄일 수 있고, 또한, 전지 잔량을 구할 수 있는 반도체 집적회로 장치 및 전지 팩을 제공하는 것을 목적으로 한다.
본 발명의 1실시 형태에 의한 반도체 집적회로 장치는 전지를 전원으로 하여 전지 잔량을 구하고 상기 전지를 전원으로 하는 전지사용 기기에 송신하는 기능을 구비한 반도체 집적회로 장치로서,
제 1 클록과 상기 제 1 클록보다 주파수가 큰 제 2 클록을 발생하는 클록 발생 수단(21, 23)과,
상기 클록 발생 수단이 출력하는 제 1 클록과 제 2 클록 중 어느 하나를 선택하여 출력하는 선택 수단(24)과,
상기 선택 수단이 출력하는 클록에 의해 동작하고 상기 전지 잔량을 연산하 는 연산 수단(12)과,
상기 선택 수단이 출력하는 클록에 의해 동작하고 상기 연산 수단에서 연산한 전지 잔량을 상기 전지사용 기기에 송신하는 통신 수단(16)을 가짐으로써, 소비전류가 상이한 각종 동작 모드를 설정할 수 있고, 전지사용 기기의 접속 상태나 동작 상태에 따라 소비전류를 줄일 수 있고, 또한, 전지 잔량을 구할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 연산 수단(12)을 동작시키는 제 1 모드와, 상기 연산 수단(12)을 중지시키는 제 2 모드를 설정하는 설정 수단(12, 22, 25, S1∼S6)을 갖는 구성으로 할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 클록 발생 수단(21, 23)은, 제 1 클록을 발생하는 제 1 발진기(21)와,
상기 제 1 클록에 동기한 제 2 클록을 발생하는 제 2 발진기(23)를 갖는 구성으로 할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 클록 발생 수단(21, 23)은, 상기 제 1 클록을 발생하는 제 1 발진기(21)와,
상기 제 1 클록과 비동기의 제 2 클록을 발생하는 제 2 발진기(23)를 갖는 구성으로 할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 선택 수단이 출력하는 클록에 의해 동작하고 상기 제 2 모드에서 시간 계측을 행하는 시간 계측 수단(15)을 갖는 구성으로 할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 설정 수단(S1∼S6)은 상기 전지사용 기기의 접속 상태와 동작 상태 에 따라 상기 제 1 모드와 상기 제 2 모드의 전환을 행하는 구성으로 할 수 있다.
본 발명의 1실시 형태에 의한 전지 팩은, 청구항 1 내지 6 중 어느 한 항에 기재된 반도체 집적회로 장치와 상기 전지를 구비함으로써, 소비전류가 상이한 각종 동작 모드를 설정할 수 있고, 전지사용 기기의 접속 상태나 동작 상태에 따라 소비전류를 줄일 수 있고, 또한, 전지 잔량을 구할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 연산 수단(12)을 동작시키는 제 3 모드와, 상기 연산 수단(12)을 중지시키고 상기 선택수단이 출력하는 클록을 사용하여 시간 계측을 행하는 시간 계측 수단(15)만을 동작시키는 제 4 모드를 설정하는 설정 수단(12, 22, 25, S11∼S16)을 갖고,
상기 클록 발생 수단은 제 1 클록을 발생하는 제 1 발진기(41)와 제 2 클록을 발생하는 제 2 발진기(23)를 갖고,
상기 제 1 발진기(41)는, 상기 제 3 모드에서 발생하는 제 1 클록의 주파수에 대하여, 상기 제 4 모드에서 발생하는 제 1 클록의 주파수를 낮게 하는 구성으로 할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 시간 계측 수단(15)은 상기 제 4 모드에서 상기 제 1 클록을 사용하여 시간을 계측하여 소정 시간이 경과하면 상기 설정 수단이 상기 제 3 모드로 천이하게 하는 구성으로 할 수 있다.
상기 반도체 집적회로 장치에 있어서,
상기 시간 계측 수단(15)은 상기 소정 시간을 변경 자유롭게 한 구성으로 할 수 있다.
또한, 상기 괄호 내의 참조부호는 이해를 쉽게 하기 위하여 붙인 것으로, 1예에 지나지 않으며, 도시된 태양에 한정되는 것은 아니다.
본 발명에 의하면, 선택된 발진원에 따라 신호처리 수단의 기동을 최적화할 수 있다.
(발명을 실시하기 위한 최선의 형태)
<반도체 집적회로 장치의 구성>
도 1은 본 발명의 반도체 집적회로 장치의 1실시 형태의 블록 구성도를 나타낸다. 동 도면 중, 퓨얼게이지 기능 모듈(10) 내에는, 아날로그 회로부(11), CPU(12), ROM(13), RAM(14), 타이머부(15), 통신부(16)가 설치되어 있고, 이것들은 도시하지 않은 내부 버스에 의해 서로 접속되어 있다.
아날로그 회로부(11)에는, 전압센서, 온도센서, 전류센서, AD 변환기 등의 아날로그 회로가 설치되고, 각 센서의 검출값은 AD 변환기에서 디지털화되어, 내부 버스를 통하여 CPU(12)에 공급된다.
CPU(12)는 ROM(13)에 저장되어 있는 각종 소프트웨어를 실행하고, 전류센서에서 검출한 리튬이온 전지의 충방전 전류를 적산함으로써 리튬이온 전지의 전지 잔량을 연산한다. 또한, 전압센서 및 온도센서의 검출값은 각종 보정을 행하기 위하여 사용되고, RAM(14)은 CPU(12)가 처리를 실행할 때의 작업영역으로서 사용되고, ROM(13)에는 불휘발 메모리로서의 EEPROM도 포함되어 있다.
타이머부(15)는 인터럽트용 타이머와 시간 계측용 타이머를 포함하는 각종 타이머를 가지고 있고, 이들 타이머가 발생한 신호는 예를 들면 인터럽트 신호, 계측시간으로서 CPU(12)에 공급된다. 통신부(16)는 휴대전화, 디지털 카메라 등의 전지사용 기기로부터 통신단자(17)를 통하여 공급되는 요구에 따라, CPU(12)가 연산한 전지 잔량을 통신단자(17)를 통하여 전지사용 기기에 송신한다.
발진회로(21)는 동작 모드 레지스터(22)로부터 동작 모드에 따른 발진 또는 정지를 지시받고, 발진의 지시에 의해 예를 들면 주파수 38.4kHz의 저속 클록을 발생하여 발진회로(23) 및 클록 셀렉터(24)에 공급한다.
발진회로(23)는 예를 들면 PLL을 내장하고 있고, 동작 모드 레지스터(22)로부터 동작 모드에 따른 체배수(遞倍數)가 지시되고, 발진회로(21)로부터의 클록에 동기한 예를 들면 주파수 5MHz/2.5MHz/1.25MHz 중 어느 하나의 중·고속 클록을 발생하여 클록 셀렉터(24)에 공급한다.
또한, 발진회로(21)가 출력하는 클록을 발진회로(23)에 공급하지 않고, 발진회로(21, 23)를 비동기로 동작시키는 구성으로 해도 된다.
클록 셀렉터(24)는 동작 모드 레지스터(22)로부터 동작 모드에 따른 클록 선 택을 지시받고, 저속 클록과 복수의 중·고속 클록 중 어느 하나를 선택하고, 퓨얼게이지 기능 모듈(10) 내의 아날로그 회로부(11), CPU(12), ROM(13), RAM(14), 타이머부(15), 통신부(16) 각각에 공급한다.
상기 동작 모드 레지스터(22)는 CPU(12)로부터 동작 모드를 설정받고 CPU(12)가 명령(슬립 명령)을 실행하는 것을 트리거로 하여 동작 모드를 전환한다. 또, CPU(12)는 모듈 스톱 레지스터(25)에 아날로그 회로부(11), 타이머부(15), 통신부(16) 각각의 클록 접수의 허가 또는 금지를 설정하고, 모듈 스톱 레지스터(25)는 설정된 클록 접수의 허가 또는 금지를 지시하는 신호를 아날로그 회로부(11), 타이머부(15), 통신부(16) 각각에 공급한다. 이것에 의해, 아날로그 회로부(11), 타이머부(15), 통신부(16)는 클록 접수 허가를 지시받은 것만이 클록 셀렉터(24)로부터 공급되는 클록을 접수한다.
<상태천이>
도 2는 도 1에 도시하는 반도체 집적회로 장치의 상태천이도를 나타낸다. 동 도면 중, 리셋에 의해 장치는 액티브 모드(고속)(ACH)가 된다. 이 다음, 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해 액티브 모드(고속)(ACH)로부터 액티브 모드(중속)(ACM)로 천이하고, 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해 역방향의 천이를 행한다. 또한, 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해 액티브 모드(중속)(ACM)로부터 서브액티브 모드(SAC)로 천이하고, 또한 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해 역방향의 천이를 행한다.
액티브 모드(고속)(ACH)는 CPU(12)가 주파수 5MHz의 클록에 의해 고속으로 프로그램을 실행하는 모드이며, 클록 셀렉터(24)에서 선택된 주파수 5MHz의 클록이 퓨얼게이지 기능 모듈(10)의 각 부에 공급되고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록을 접수하고 고속으로 동작한다.
액티브 모드(중속)(ACM)는 CPU(12)가 주파수 2.5MHz 또는 1.25MHz의 클록에 의해 중속으로 프로그램을 실행하는 모드이며, 클록 셀렉터(24)에서 선택된 주파수 2.5MHz 또는 1.25MHz의 클록이 퓨얼게이지 기능 모듈(10)의 각 부에 공급되고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록을 접수하고 중속으로 동작한다.
서브액티브 모드(SAC)는 CPU(12)가 주파수 38.4kHz의 클록에 의해 저속으로 프로그램을 실행하는 모드이며, 클록 셀렉터(24)에서 선택된 주파수 38.4kHz의 클록이 퓨얼게이지 기능 모듈(10)의 각 부에 공급되고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록을 접수하고 저속으로 동작한다.
또, 액티브 모드(고속)(ACH), 액티브 모드(중속)(ACM), 서브액티브 모드(SAC) 각각으로부터 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해, 슬립 모드(고속)(SLH), 슬립 모드(중속)(SLM), 서브슬립 모드(SSL)로 천이하고, 프로그램 인터럽트 또는 타이머 인터럽트의 발생에 의해 역방향의 천이를 행한다.
슬립 모드(고속)(SLH)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스 터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록 셀렉터(24)에서 선택된 주파수 5MHz의 클록을 접수하여 동작하는 모드이다.
슬립 모드(중속)(SLM)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록 셀렉터(24)에서 선택된 주파수 2.5MHz 또는 1.25MHz의 클록을 접수하여 동작하는 모드이다.
서브슬립 모드(SSL)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록 셀렉터(24)에서 선택된 주파수 38.4kHz의 클록을 접수하여 동작하는 모드이다.
또, 액티브 모드(고속)(ACH), 액티브 모드(중속)(ACM), 서브액티브 모드(SAC)로부터 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해, 워치 모드(WTC), 소프트웨어 스탠바이 모드(SSB) 각각으로 천이하고, 프로그램 인터럽트 또는 타이머 인터럽트의 발생에 의해 역방향의 천이를 행한다.
워치 모드(WTC)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 타이머부(15)만이 클록 셀렉터(24)에서 선택된 주파수 38.4kHz의 클록을 접수하여 동작하는 모드이다.
소프트웨어 스탠바이 모드(SSB)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16) 모두가 동작 정지하는 모드이다.
또한, 워치 모드(WTC), 소프트웨어 스탠바이 모드(SSB)에서, 아날로그 회로 부(11), RAM(14), 동작 모드 레지스터(22), 모듈 스톱 레지스터(25) 등은 동작 정지한 경우에, 각각의 내부상태를 유지한다.
이 때문에, 워치 모드(WTC)에서는 타이머부(15)에서 워치 모드(WTC)를 유지한 시간을 계측할 수 있고, 워치 모드(WTC)로부터 액티브 모드(고속)(ACH), 액티브 모드(중속)(ACM), 서브액티브 모드(SAC)로 복귀한 뒤, CPU(12)에서는 워치 모드 유지시간으로부터 리튬이온 전지의 충방전 전류를 추정할 수 있다.
<동작 모드 전환>
도 3은 CPU(12)가 실행하는 동작 모드 전환 처리의 1실시형태의 플로우차트를 나타낸다. 또한, 이 처리가 개시할 때는 미리 액티브 모드(고속)(ACH) 또는 액티브 모드(중속)(ACM)가 설정되어 있다.
동 도면 중, CPU(12)는 스텝 S1에서, 전지사용 기기로부터 통신부(16)에 공급되는 요구의 종류나 스테이터스 또는 요구의 빈도로부터, 자(自)장치(반도체 집적회로 장치)를 구비한 전지 팩에 전지사용 기기가 접속되어 있는지, 전지사용 기기가 동작 상태인지, 전지사용 기기가 기능정지 상태인지를 판정한다.
예를 들면, 전지 팩에 전지사용 기기가 접속되어 있으면 통신단자(17)의 전압이 소정 레벨이므로 전지사용 기기의 접속을 판정할 수 있고, 전지사용 기기가 동작 상태이면 요구의 빈도는 소정값보다 높고, 전지사용 기기가 기능정지상태이면 요구의 빈도는 소정값보다 낮으므로 동작 상태/기능정지 상태를 판정할 수 있다.
스텝 S2에서 판정 결과로부터 전지사용 기기가 동작 상태인지의 여부를 판별하고, 전지사용 기기가 동작 상태인 경우에는, 스텝 S3에서 액티브 모드(고속 )(ACH) 또는 액티브 모드(중속)(ACM)에 동작 모드로 설정한다.
한편, 스텝 S2에서 판정 결과로부터 전지사용 기기가 동작 상태가 아닌 경우에는, 스텝 S4에서 전지사용 기기가 기능정지 상태인지의 여부를 판별하고, 전지사용 기기가 기능정지 상태일 경우에는, 스텝 S5에서 슬립 모드(고속)(SLH) 또는 슬립 모드(중속)(SLM)로 동작 모드를 전환한다. 이 전환 후 소정 시간이 경과하면, 예를 들면, 타이머 인터럽트에 의하여 원래의 액티브 모드(고속)(ACH) 또는 액티브 모드(중속)(ACM) 또는 서브액티브 모드(SAC)로 복귀한다.
또한, 스텝 S4에서 전지사용 기기가 기능정지 상태가 아닌 경우, 즉 전지 팩에 전지사용 기기가 접속되어 있지 않은 경우에는, 스텝 S6에서 서브액티브 모드(SAC) 또는 서브슬립 모드(SSL) 또는 워치 모드(WTC)로 동작 모드를 전환한다. 이 서브슬립 모드(SSL) 또는 워치 모드(WTC)로의 전환 후 소정 시간이 경과하면, 예를 들면, 타이머 인터럽트에 의하여 원래의 액티브 모드(고속)(ACH) 또는 액티브 모드(중속)(ACM) 또는 서브액티브 모드(SAC)로 복귀한다.
상기 스텝 S3에서 액티브 모드(고속)(ACH) 또는 액티브 모드(중속)(ACM) 중 어느 쪽을 설정할지, 스텝 S5에서 슬립 모드(고속)(SLH) 또는 슬립 모드(중속)(SLM) 중 어느 쪽으로 전환할지, 스텝 S6에서 서브액티브 모드(SAC) 또는 서브슬립 모드(SSL) 또는 워치 모드(WTC) 중 어느 쪽으로 전환할지는, 유저가 미리 결정하여 ROM(13) 내의 EEPROM에 설정해 둔다.
그런데, 전지 팩에 전지사용 기기가 접속되어 있고 전지사용 기기가 동작 상태가 아닌 경우에는, 도 4(a)에 도시하는 바와 같이, 소정 시간 T1만큼 액티브 모 드(고속)(ACH)[또는 액티브 모드(중속)(ACM)]로 하고 소정 시간 T2만큼 슬립 모드(고속)(SLH)[또는 슬립 모드(중속)(SLM)]로 하고, 이것을 반복하는 구성으로 해도 된다.
또, 전지 팩에 전지사용 기기가 접속되어 있지 않은 경우에는, 도 4(b)에 도시하는 바와 같이 소정 시간 T1만큼 액티브 모드(고속)(ACH)[또는 액티브 모드(중속)(ACM) 또는 서브액티브 모드(SAC)]로 하고, 소정 시간 T3만큼 워치 모드(WTC)로 하고, 이것을 반복하는 구성으로 해도 된다. 상기한 바와 같이, 전지사용 기기의 상태에 따라 어느 모드를 사용할지는 유저가 자유롭게 설정할 수 있다.
이와 같이, 전지사용 기기의 접속 상태와 동작 상태에 따라, 전지사용 기기가 동작 상태이면, 예를 들면, 액티브 모드를 설정하고, 전지사용 기기가 동작 상태가 아니면, 예를 들면, 슬립 모드로 하고, 전지사용 기기가 접속되어 있지 않으면, 예를 들면, 워치 모드로 함으로써, 소비전류를 줄일 수 있고, 전지사용 기기가 접속되어 있지 않은 장기 방치 상태에서의 전지 잔량을 구할 수 있다.
<전지 팩>
도 5는 본 발명의 반도체 집적회로 장치를 적용한 전지 팩의 1실시형태의 사시도를 나타낸다. 동 도면 중, 전지 팩(30)은 전지(31) 및 반도체 집적회로 장치(32)가 케이스(33)에 수납된 구성으로 되어 있다. 전지(31)는 리튬이온 전지이며, 접속단자(34a, 34b)에 의해 도 1에 도시하는 구성의 반도체 집적회로 장치(32)와 접속되어 있다.
또한, 케이스(33)에 설치된 외부 단자(35a, 35b)는 전지(31)의 양극과 음극 에 접속되고, 외부 단자(35c)는 반도체 집적회로 장치(32)의 통신단자(17)에 접속되어 있다.
또한, 상기 실시형태에서는, 제 1 모드의 일례로서 액티브 모드를 사용하고, 제 2 모드의 일례로서 슬립 모드 또는 워치 모드를 사용하고 있다.
<다른 실시형태>
도 6은 본 발명의 반도체 집적회로 장치의 다른 실시형태의 블록 구성도를 가리킨다. 동 도면 중, 도 1과 동일 부분에는 동일 부호를 붙인다. 퓨얼게이지 기능 모듈(10) 내에는, 아날로그 회로부(11), CPU(12), ROM(13), RAM(14), 타이머부(15), 통신부(16)가 설치되어 있고, 이것들은 도시하지 않은 내부 버스에 의해 서로 접속되어 있다.
아날로그 회로부(11)에는, 전압센서, 온도센서, 전류센서, AD 변환기 등의 아날로그 회로가 설치되고, 각 센서의 검출값은 AD 변환기에서 디지탈화되어, 내부 버스를 통하여 CPU(12)에 공급된다.
CPU(12)는 ROM(13)에 저장되어 있는 각종 소프트웨어를 실행하고, 전류센서에서 검출한 리튬 이온 전지의 충방전 전류를 적산함으로써 리튬 이온 전지의 전지 잔량을 연산한다. 또한, 전압센서 및 온도센서의 검출값은 각종 보정을 행하기 위하여 사용되고, RAM(14)은 CPU(12)가 처리를 실행할 때의 작업영역으로서 사용되고, ROM(13)에는 불휘발 메모리로서의 EEPROM도 포함되어 있다.
타이머부(15)는 인터럽트용 타이머와 시간 계측용 타이머를 포함하는 각종 타이머를 가지고 있으며, 이들 타이머가 발생한 신호는 예를 들면 인터럽트 신호, 계측시간으로서 CPU(12)에 공급된다. 통신부(16)는 휴대전화, 디지탈 카메라 등의 전지사용 기기로부터 통신 단자(17)를 통하여 공급되는 요구에 따라, CPU(12)가 연산한 전지 잔량을 통신 단자(17)를 통하여 전지사용 기기에 송신한다.
가변 발진 회로(41)는 동작 모드 레지스터(22)로부터 동작 모드에 따른 주파수의 발진 또는 정지를 지시받고, 발진 지시 1(액티브 모드, 서브액티브 모드, 슬립 모드, 서브슬립 모드)에서 예를 들면 주파수 38.4kHz의 저속 클록을 발생하고, 발진 지시 2(워치 모드)에서 예를 들면 주파수 9.6kHz 혹은 그 이하의 초저속 클록을 발생하여 발진 회로(23) 및 클록 셀렉터(24)에 공급한다.
여기에서, 아날로그 회로부(11) 내의 AD 변환기로서 시그마·델타 변조기를 설치하고, 시그마·델타 변조기에서 아날로그 신호를 PDM(펄스 밀도 변조) 즉 1비트 디지털 변조하여 CPU(12)에 공급하고, CPU(12)에서 PDM 신호를 다비트의 디지털값 즉 PCM(펄스 코드 변조) 데이터로 변환하는 구성으로 하는 경우가 있다. 이 경우, CPU(12)는 주파수 38.4kHz의 저속 클록이 공급되어 있으면 PDM신호를 PCM 데이터로 변환할 수 있지만, 주파수9.6kHz의 초저속 클록에서는 상기 PDM 신호로부터 PCM 데이터로의 변환을 행할 수 없다. 즉 주파수 9.6kHz의 초저속 클록은 CPU(12)가 정상동작할 수 없을 정도의 초저속이다.
도 7은 가변 발진 회로(41)의 1실시형태의 회로구성도를 도시한다. 동 도면 중, p채널 MOS-FET(금속 산화막 반도체-전계효과 트랜지스터: 이하 「MOS 트랜지스터」라고 함)(M1∼M4)은 소스가 전원(Vcc)에 접속되고, 게이트가 단자(42a∼42d)에 접속되고, 드레인이 공통접속되어 있다. MOS 트랜지스터(M1∼M4)의 드레인에는 p 채널 MOS 트랜지스터(M5, M6)의 소스가 접속되어 있다. MOS 트랜지스터(M1∼M4)가 온일 때의 드레인 전류는 동일한 것으로 되어 있다.
MOS 트랜지스터(M5)의 드레인은 컴퍼레이터(43)의 비반전 입력단자와 n채널 MOS 트랜지스터(M7)의 드레인과 컨덴서(C1)의 일단에 접속되고, MOS 트랜지스터(M7)의 소스와 컨덴서(C1)의 타단은 접지되어 있다. MOS 트랜지스터(M5, M7)의 게이트는 논리 회로(45)의 단자(d)에 접속되어 있다. 컴퍼레이터(43)의 반전 입력단자에는 정전압원(46)으로부터 기준전압(V1)이 인가되고, 컴퍼레이터(43)의 출력단자는 논리 회로(45)의 단자(a)에 접속되어 있다.
MOS 트랜지스터(M6)의 드레인은 컴퍼레이터(44)의 비반전 입력단자와 n채널 MOS 트랜지스터(M8)의 드레인과 컨덴서(C2)(예를 들면 C1=C2)의 일단에 접속되고, MOS 트랜지스터(M8)의 소스와 컨덴서(C2)의 타단은 접지되어 있다. MOS 트랜지스터(M6, M8)의 게이트는 논리 회로(45)의 단자(e)에 접속되어 있다. 컴퍼레이터(44)의 반전 입력단자에는 정전압원(46)으로부터 기준전압(V1)이 인가 되고, 컴퍼레이터(44)의 출력단자는 논리 회로(45)의 단자(b)에 접속되어 있다.
여기에서, 논리 회로(45)의 단자(e) 출력이 하이 레벨이고 단자(d) 출력이 로 레벨이 되면, MOS 트랜지스터(M5)가 온, MOS 트랜지스터(M7)가 오프되어 컨덴서(C1)가 충전되고, 컴퍼레이터(43)의 비반전 입력단자의 전압이 서서히 상승하여 기준전압(V1)을 초과했을 때에 컴퍼레이터(43) 출력(즉 논리 회로(45)의 단자(a) 입력)은 로 레벨에서 하이 레벨로 전환된다. 이것에 의해, 단자(c) 출력이 하이 레벨로 됨과 아울러, 단자(d) 출력이 하이 레벨로 되어 MOS 트랜지스터(M5)가 오 프, MOS 트랜지스터(M7)가 온 되어 컨덴서(C1)가 급속하게 방전된다.
논리 회로(45)의 단자(d) 출력이 하이 레벨이고 단자(e) 출력이 로 레벨이 되면, MOS 트랜지스터(M6)가 온, MOS 트랜지스터(M8)가 오프되어 컨덴서(C2)가 충전되고, 컴퍼레이터(44)의 비반전 입력단자의 전압이 서서히 상승하여 기준전압(V1)을 초과했을 때에 컴퍼레이터(44) 출력(즉 논리 회로(45)의 단자(b)입력)은 로 레벨에서 하이 레벨로 전환된다. 이것에 의해, 단자(c) 출력이 로 레벨이 되고, 단자(e) 출력이 하이 레벨이 되어 MOS 트랜지스터(M6)가 오프, MOS 트랜지스터(M8)가 온 되어 컨덴서(C2)가 급속하게 방전된다. 이렇게 하여, 논리 회로(45)의 단자(c) 출력이 발진 신호로서 단자(47)로부터 출력된다.
주파수 38.4kHz의 저속 클록의 발생을 지시하는 발진 지시 1의 경우, 단자(42a∼42d)의 모두에 로 레벨의 신호가 공급되고, MOS 트랜지스터(M1∼M4)가 온 되어 MOS 트랜지스터(M1∼M4)의 드레인 전류의 가산값이 MOS 트랜지스터(M5 또는 M6)의 드레인 전류 즉 컨덴서(C1, C2)의 충전전류로 된다.
주파수 9.6kHz의 초저속 클록의 발생을 지시하는 발진 지시 2의 경우, 단자(42a)만 로 레벨로 단자(42b∼42d)에 하이 레벨의 신호가 공급되어, MOS 트랜지스터(M1)만이 온 되어 MOS 트랜지스터(M1)의 드레인 전류가 MOS 트랜지스터(M5 또는 M6)의 드레인 전류 즉 컨덴서(C1, C2)의 충전전류로 된다.
이와 같이, 발진 지시 2에서는 컨덴서(C1, C2)의 충전전류를 발진 지시 1의 1/4로 함으로써 발진 주파수를 대략 1/4로 하고 있다.
또한, 가변 발진 회로(41)로서는, 저속 클록을 발생하는 발진기와 초저속 클 록을 발생하는 발진기를 준비하고, 어느 한쪽으로 전환하는 구성으로 해도 된다.
발진 회로(23)는, 예를 들면, PLL을 내장하고 있고, 동작 모드 레지스터(22)로부터 동작 모드에 따른 체배수를 지시받고, 발진 회로(41)로부터의 클록에 동기한 예를 들면 주파수 5MHz/2.5MHz/1.25MHz중 어느 하나의 중·고속 클록을 발생하여 클록 셀렉터(24)에 공급한다.
또한, 발진 회로(41)가 출력하는 클록을 발진 회로(23)에 공급하지 않고, 발진 회로(41, 23)를 비동기로 동작시키는 구성으로 해도 된다.
클록 셀렉터(24)는 동작 모드 레지스터(22)로부터 동작 모드에 따른 클록 선택을 지시받고, 저속 클록과 복수의 중·고속 클록 중 어느 하나를 선택하고, 퓨얼게이지 기능 모듈(10) 내의 아날로그 회로부(11), CPU(12), ROM(13), RAM(14), 타이머부(15), 통신부(16) 각각에 공급한다.
상기 동작 모드 레지스터(22)는 CPU(12)로부터 동작 모드가 설정되고 CPU(12)가 명령(슬립 명령)을 실행하는 것을 트리거로 하여 동작 모드를 전환한다. 또한 CPU(12)는 모듈 스톱 레지스터(25)에 아날로그 회로부(11), 타이머부(15), 통신부(16) 각각의 클록 접수의 허가 또는 금지를 설정하고, 모듈 스톱 레지스터(25)는 설정된 클록 접수 허가 또는 금지를 지시하는 신호를 아날로그 회로부(11), 타이머부(15), 통신부(16) 각각에 공급한다. 이것에 의해, 아날로그 회로부(11), 타이머부(15), 통신부(16)는 클록 접수 허가를 지시받은 것만이 클록 셀렉터(24)로부터 공급되는 클록을 접수한다.
<상태천이>
도 8은 도 6에 도시하는 반도체 집적회로 장치의 상태천이도를 도시한다. 또한, 도 8은 종방향이 클록 주파수를 나타내고 있다. 동 도면 중, 리셋에 의해 장치는 액티브 모드(고속)(ACH)로 된다. 이 다음, 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해 액티브 모드(고속)(ACH)로부터 서브액티브 모드(SAC)FH 천이하고, 또한 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해 역방향의 천이를 행한다.
액티브 모드(고속)(ACH)는 CPU(12)가 주파수 5MHz의 클록에 의해 고속으로 프로그램을 실행하는 모드이며, 클록 셀렉터(24)에서 선택된 주파수 5MHz의 클록이 퓨얼게이지 기능 모듈(10)의 각 부에 공급되고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)이 클록을 접수하여 고속으로 동작한다.
서브액티브 모드(SAC)는 CPU(12)가 주파수 38.4kHz의 클록에 의해 저속으로 프로그램을 실행하는 모드이며, 클록 셀렉터(24)에서 선택된 주파수 38.4kHz 의 클록이 퓨얼게이지 기능 모듈(10)의 각 부에 공급되고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록을 접수하여 저속으로 동작한다.
또, 액티브 모드(고속)(ACH)로부터 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해, 슬립 모드(중속)(SLM)로 천이하고, 프로그램 인터럽트 또는 타이머 인터럽트의 발생에 의해 역방향의 천이를 행한다.
슬립 모드(중속)(SLM)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스 터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록 셀렉터(24)에서 선택된 주파수 2.5MHz 또는 1.25MHz의 클록을 접수하여 동작하는 모드이다.
또, 서브액티브 모드(SAC)로부터 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해, 서브슬립 모드(SSL)로 천이하고, 프로그램 인터럽트 또는 타이머 인터럽트의 발생에 의해 역방향의 천이를 행한다.
서브슬립 모드(SSL)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)가 클록 셀렉터(24)에서 선택된 주파수 38.4kHz의 클록을 접수하여 동작하는 모드이다.
또, 액티브 모드(고속)(ACH)로부터 동작 모드 레지스터(22)의 설정과 슬립 명령의 실행에 의해, 워치 모드(WTC), 소프트웨어 스탠바이 모드(SSB) 각각으로 천이하고, 프로그램 인터럽트 또는 타이머 인터럽트의 발생에 의해 역방향의 천이를 행한다.
워치 모드(WTC)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 타이머부(15)만이 클록 셀렉터(24)에서 선택된 주파수 9.6kHz의 클록을 접수하여 동작하는 모드이다.
소프트웨어 스탠바이 모드(SSB)는 CPU(12)가 동작을 정지하고, 모듈 스톱 레지스터(25)의 지시에 의해 아날로그 회로부(11), 타이머부(15), 통신부(16)의 모두가 동작 정지하는 모드이다.
또한, 워치 모드(WTC), 소프트웨어 스탠바이 모드(SSB)에 있어서, 아날로그 회로부(11), RAM(14), 동작 모드 레지스터(22), 모듈 스톱 레지스터(25) 등은 동작 정지한 경우에, 각각의 내부상태를 유지한다.
이 때문에, 워치 모드(WTC)에서는 타이머부(15)에서 워치 모드(WTC)를 유지한 시간을 계측할 수 있고, 워치 모드(WTC)로부터 서브액티브 모드(SAC)로 복귀한 뒤, CPU(12)에서는 워치 모드 유지시간으로부터 리튬 이온 전지의 충방전전류를 추정할 수 있다.
<동작 모드 전환>
도 9는 CPU(12)가 실행하는 동작 모드 전환 처리의 다른 실시형태의 플로차트를 나타낸다. 또한, 이 처리가 개시할 때는 미리 액티브 모드(고속)(ACH) 또는 액티브 모드(중속)(ACM)가 설정되어 있다.
동 도면 중, CPU(12)는, 스텝 S11에서, 전지사용 기기로부터 통신부(16)에 공급되는 요구의 종류나 스테이터스 또는 요구의 빈도로부터, 자장치(반도체 집적회로 장치)를 구비한 전지 팩에 전지사용 기기가 접속되어 있는지, 전지사용 기기가 동작 상태인지, 전지사용 기기가 기능정지 상태인지를 판정한다.
예를 들면, 전지 팩에 전지사용 기기가 접속되어 있으면 통신 단자(17)의 전압이 소정 레벨이므로 전지사용 기기의 접속을 판정할 수 있고, 전지사용 기기가 동작 상태이면 요구의 빈도는 소정값보다 높고, 전지사용 기기가 기능정지 상태이면 요구의 빈도는 소정값보다 낮으므로 동작 상태/기능정지 상태를 판정할 수 있다.
스텝 S12에서 판정 결과로부터 전지사용 기기가 동작 상태인지의 여부를 판 별하고, 전지사용 기기가 동작 상태인 경우에는, 스텝 S13에서 액티브 모드(고속)(ACH)에 동작 모드로 설정한다.
한편, 스텝 S12에서 판정 결과로부터 전지사용 기기가 동작 상태가 아닌 경우에는, 스텝 S14에서 전지사용 기기가 기능정지 상태인지의 여부를 판별하고, 전지사용 기기가 기능정지 상태일 경우에는, 스텝 S15에서 슬립 모드(중속)(SLM)로 동작 모드를 전환한다. 이 전환 후 소정 시간이 경과하면 예를 들면 타이머 인터럽트에 의하여 원래의 액티브 모드(고속)(ACH)로 복귀한다.
또한, 스텝 S14에서 전지사용 기기가 기능정지 상태가 아닌 경우, 즉 전지 팩에 전지사용 기기가 접속되어 있지 않은 경우에는, 스텝 S16에서 워치 모드(WTC)로 동작 모드를 전환한다. 이 워치 모드(WTC)로의 전환 후 타이머부(15)에서 주파수 9.6kHz의 초저속 클록을 카운트하고 소정 시간이 경과하면, 타이머부(15)로부터의 타이머 인터럽트에 의하여 원래의 액티브 모드(고속)(ACH) 또는 서브액티브 모드(SAC)로 복귀한다.
또한, 스텝 S16에서는 워치 모드(WTC) 이외의 서브액티브 모드(SAC) 또는 서브슬립 모드(SSL)로 전환하는 구성으로 해도 된다.
이 실시형태에서는, 전지 팩에 전지사용 기기가 접속되어 있지 않은 경우에는, 도 10에 도시하는 바와 같이, 소정 시간(T1)만큼 서브액티브 모드(SAC)로 하고, 소정 시간(N×T1)(N은 실수)만큼 워치 모드(WTC)로 하고, 이것을 반복하는 구성으로 한다.
이 경우, 변수(N)는 제조시에 디폴트값을 ROM(13) 내의 EEPROM에 설정해 두 고, 그 후에 전지 팩에 전지사용 기기가 접속되었을 때에는 전지사용 기기로부터 변수(N)를 설정 변경이 가능하게 한다. 이것에 의해, 워치 모드(WTC)의 지속시간을 전지사용 기기의 상태에 따라 자유롭게 변경하는 것이 가능하게 된다.
이와 같이, 다른 실시형태에서는, 워치 모드에서 예를 들면 주파수 9.6kHz 혹은 그 이하의 초저속 클록을 사용함으로써 소비전류를 삭감할 수 있고, 예를 들면, 전지 팩에 전지사용 기기가 접속되어 있지 않은 상태이어도 정기적으로 서브액티브 모드가 되어 전지 잔량을 연산할 수 있어, 소비전류를 삭감함으로써 전지 팩의 수명을 더욱 연장할 수 있다.
또한, 다른 실시형태에서는, 제 3 모드의 1예로서 액티브 모드 또는 서브액티브 모드를 사용하고, 제 4 모드의 예로서 워치 모드를 사용하고 있다.
도 1은 본 발명의 반도체 집적회로 장치의 1실시형태의 블록 구성도이다.
도 2는 반도체 집적회로 장치의 상태 천이도이다.
도 3은 동작 모드 전환 처리의 1실시형태의 플로차트이다.
도 4는 모드 전환의 설명도이다.
도 5는 본 발명의 반도체 집적회로 장치를 적용한 전지 팩의 1실시형태의 사시도이다.
도 6은 본 발명의 반도체 집적회로 장치의 다른 실시형태의 블록 구성도이다.
도 7은 가변 발진 회로의 1실시형태의 회로구성도이다.
도 8은 도 6에 도시하는 반도체 집적회로 장치의 상태천이도이다.
도 9는 동작 모드 전환 처리의 다른 실시형태의 플로우차트이다.
도 10은 모드 전환의 설명도이다.
(부호의 설명)
10 퓨얼게이지 기능 모듈 11 아날로그 회로부
12 CPU 13 ROM
14 RAM 15 타이머부
16 통신부 21, 23, 41 발진회로
22 동작 모드 레지스터 24 클록 셀렉터
25 모듈 스톱 레지스터 30 전지 팩
31 전지 32 반도체 집적회로 장치

Claims (10)

  1. 전지를 전원으로 하여 전지 잔량을 구하고 상기 전지를 전원으로 하는 전지사용 기기에 송신하는 기능을 구비한 반도체 집적회로 장치로서,
    제 1 클록과 상기 제 1 클록보다 주파수가 큰 제 2 클록을 발생하는 클록 발생 수단과,
    상기 클록 발생 수단이 출력하는 제 1 클록과 제 2 클록 중 어느 하나를 선택하여 출력하는 선택 수단과,
    상기 선택 수단이 출력하는 클록에 의해 동작하고 상기 전지 잔량을 연산하는 연산 수단과,
    상기 선택 수단이 출력하는 클록에 의해 동작하고 상기 연산 수단에서 연산한 전지 잔량을 상기 전지사용 기기에 송신하는 통신 수단을 갖는 것을 특징으로 하는 반도체 집적회로 장치.
  2. 제 1 항에 있어서, 상기 연산 수단을 동작시키는 제 1 모드와, 상기 연산 수단을 중지시키는 제 2 모드를 설정하는 설정 수단을 갖는 것을 특징으로 하는 반도체 집적회로 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 클록 발생 수단은 제 1 클록을 발생하는 제 1 발진기와, 상기 제 1 클록에 동기한 제 2 클록을 발생하는 제 2 발진기를 갖는 것을 특징으로 하는 반도체 집적회로 장치.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 클록 발생 수단은 상기 제 1 클록을 발생하는 제 1 발진기와, 상기 제 1 클록과 비동기의 제 2 클록을 발생하는 제 2 발진기를 갖는 것을 특징으로 하는 반도체 집적회로 장치.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 선택 수단이 출력하는 클록에 의해 동작하고 상기 제 2 모드에서 시간 계측을 행하는 시간 계측 수단을 갖는 것을 특징으로 하는 반도체 집적회로 장치.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 설정 수단은 상기 전지사용 기기의 접속 상태와 동작 상태에 따라 상기 제 1 모드와 상기 제 2 모드의 전환을 행하는 것을 특징으로 하는 반도체 집적회로 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 반도체 집적회로 장치와 상기 전지를 구비한 것을 특징으로 하는 전지 팩.
  8. 제 1 항에 있어서, 상기 연산 수단을 동작시키는 제 3 모드와, 상기 연산 수단을 중지시키고 상기 선택 수단이 출력하는 클록을 사용하여 시간 계측을 행하는 시간 계측 수단만을 동작시키는 제 4 모드를 설정하는 설정 수단을 갖고,
    상기 클록 발생 수단은 제 1 클록을 발생하는 제 1 발진기와 제 2 클록을 발생하는 제 2 발진기를 갖고,
    상기 제 1 발진기는, 상기 제 3 모드에서 발생하는 제 1 클록의 주파수에 대하여, 상기 제 4 모드에서 발생하는 제 1 클록의 주파수를 낮게 하는 것을 특징으로 하는 반도체 집적회로 장치.
  9. 제 8 항에 있어서, 상기 시간 계측 수단은, 상기 제 4 모드에서 상기 제 1 클록을 사용하여 시간을 계측해서 소정 시간이 경과하면, 상기 설정 수단이 상기 제 3 모드로 천이하게 하는 것을 특징으로 하는 반도체 집적회로 장치.
  10. 제 9 항에 있어서, 상기 시간 계측 수단은 상기 소정 시간을 변경 자유롭게 한 것을 특징으로 하는 반도체 집적회로 장치.
KR20080108769A 2007-12-06 2008-11-04 반도체 집적회로 장치 및 전지 팩 KR101508677B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-316283 2007-12-06
JP2007316283 2007-12-06
JPJP-P-2008-272909 2008-10-23
JP2008272909A JP5515273B2 (ja) 2007-12-06 2008-10-23 半導体集積回路装置及び電池パック

Publications (2)

Publication Number Publication Date
KR20090060137A true KR20090060137A (ko) 2009-06-11
KR101508677B1 KR101508677B1 (ko) 2015-04-03

Family

ID=40734413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080108769A KR101508677B1 (ko) 2007-12-06 2008-11-04 반도체 집적회로 장치 및 전지 팩

Country Status (4)

Country Link
JP (1) JP5515273B2 (ko)
KR (1) KR101508677B1 (ko)
CN (1) CN101452058B (ko)
TW (1) TW200934044A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130528A (ja) * 2009-12-15 2011-06-30 Panasonic Corp 充電電気量算出回路、電池パック、及び電池搭載システム
US8664996B2 (en) * 2012-01-03 2014-03-04 Mediatek Inc. Clock generator and method of generating clock signal
KR102329981B1 (ko) * 2017-01-02 2021-11-22 주식회사 엘지에너지솔루션 온도감지장치의 소비전류 저감 시스템 및 방법
JP7114514B2 (ja) * 2019-03-14 2022-08-08 ルネサスエレクトロニクス株式会社 半導体装置及びバッテリパック

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167993B1 (en) * 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US5592095A (en) * 1995-08-28 1997-01-07 Motorola, Inc. Charge measurement circuit for a battery in which oscillators are used to indicate mode of operation
JP4013003B2 (ja) * 1998-03-27 2007-11-28 宇部興産株式会社 バッテリーパック
JP4274706B2 (ja) * 2001-03-30 2009-06-10 三洋電機株式会社 パック電池
JP3610930B2 (ja) * 2001-07-12 2005-01-19 株式会社デンソー オペレーティングシステム、プログラム、車両用電子制御装置
KR100539474B1 (ko) * 2004-06-15 2005-12-28 주식회사 파워로직스 스마트 배터리용 연료게이지 ic와 잔존용량 보정방법
KR101204152B1 (ko) * 2005-09-09 2012-11-22 엘지전자 주식회사 배터리 측정 회로 및 그 제어 방법
JP4748073B2 (ja) * 2006-02-13 2011-08-17 ミツミ電機株式会社 電池パック

Also Published As

Publication number Publication date
CN101452058B (zh) 2013-01-09
KR101508677B1 (ko) 2015-04-03
JP2009159809A (ja) 2009-07-16
CN101452058A (zh) 2009-06-10
JP5515273B2 (ja) 2014-06-11
TW200934044A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
US8076904B2 (en) Circuit for detecting remaining battery capacity
JP4137496B2 (ja) 残量予測方法
JP4918866B2 (ja) 通信装置、半導体集積回路装置及び通信システム
JP5020546B2 (ja) 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器、携帯ゲーム機
JP6112287B2 (ja) 電源切替回路、リアルタイムクロック装置、電子機器、移動体、及び電源切替回路の制御方法
JP4748073B2 (ja) 電池パック
US8880913B2 (en) Battery management and protection system using a controller to load safety and configuration parameters into dedicated registers during startup and performing battery protection scans during startup independently of a CPU
US8996324B2 (en) Battery-state monitoring apparatus
JP4074596B2 (ja) 充電電池あるいは充電電池パック
US20120166855A1 (en) Event system and timekeeping for battery management and protection system
CN114072984B (zh) 电池管理设备
JP4764971B2 (ja) 電池の残量計測装置
JP2010165532A (ja) フューエルゲージ回路及びバッテリパック
US20070205830A1 (en) Semiconductor integrated circuit device
KR20090060137A (ko) 반도체 집적회로 장치 및 전지 팩
EP2068162A2 (en) Semiconductor integrated circuit device and battery pack
US8712709B2 (en) Delta-sigma AD converter circuit and battery pack
JPH02193533A (ja) 電池駆動電子機器の電源装置
JP4016881B2 (ja) 電池の残量計測装置
JP2008249713A (ja) 電池パック、半導体装置、及び電池パックを内蔵した携帯型機器
JP5365108B2 (ja) 半導体集積回路
JP2011130528A (ja) 充電電気量算出回路、電池パック、及び電池搭載システム
JP4835444B2 (ja) 半導体集積回路装置
JP2010136471A (ja) 二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 5