JP2010165532A - フューエルゲージ回路及びバッテリパック - Google Patents

フューエルゲージ回路及びバッテリパック Download PDF

Info

Publication number
JP2010165532A
JP2010165532A JP2009006161A JP2009006161A JP2010165532A JP 2010165532 A JP2010165532 A JP 2010165532A JP 2009006161 A JP2009006161 A JP 2009006161A JP 2009006161 A JP2009006161 A JP 2009006161A JP 2010165532 A JP2010165532 A JP 2010165532A
Authority
JP
Japan
Prior art keywords
circuit
terminal
fuel gauge
protection
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009006161A
Other languages
English (en)
Other versions
JP5316008B2 (ja
Inventor
Takatoshi Itagaki
孝俊 板垣
Akira Ikeuchi
亮 池内
Makio Abe
真喜男 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2009006161A priority Critical patent/JP5316008B2/ja
Priority to CN201080004531.8A priority patent/CN102282717B/zh
Priority to KR1020117011466A priority patent/KR101660814B1/ko
Priority to PCT/JP2010/050223 priority patent/WO2010082564A1/ja
Priority to US13/143,949 priority patent/US8658300B2/en
Publication of JP2010165532A publication Critical patent/JP2010165532A/ja
Application granted granted Critical
Publication of JP5316008B2 publication Critical patent/JP5316008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

【課題】基板の幅を狭くでき、電池の薄型化に対応できるフューエルゲージ回路及びバッテリパックを提供することを目的とする。
【解決手段】電池１の充放電を保護する保護回路４０と共に基板２０上に配設され、電池の残量を測定するフューエルゲージ回路３０であって、基板の正の電源端子２１に対向する一辺に設けられ基板の正の電源端子２１に接続されると共に回路内部の電圧センサ３１に接続される電圧モニタ端子Ｔ１と、基板の正の電源端子２１に対向する一辺とは逆側の保護回路に対向する一辺に設けられ保護回路の電圧モニタ端子Ｔ１１に接続される電圧スルー端子Ｔ６と、フューエルゲージ回路の電圧モニタ端子Ｔ１と電圧スルー端子Ｔ１１間を回路内部で接続する配線３２と、を有する。
【選択図】 図１

Description

本発明はフューエルゲージ回路及びバッテリパックに関し、電池の残量を測定するフューエルゲージ回路と、それを用いたバッテリパックに関する。
近年、リチウムイオン電池を用いたバッテリパックがデジタルカメラなどの携帯機器に搭載されている。リチウムイオン電池は、一般に、その電圧により電池残量を検出することが難しいとされている。このため、マイコンなどにより電池の充放電電流を検出し、検出した充放電電流を積算することにより、電池残量を測定する方法がとられている。
このとき、リチウムイオン電池は、携帯機器から外したときにも電流が消費されるため、リチウムイオン電池の充放電電流を積算して電池残量を測定するフューエルゲージＩＣ（半導体集積回路）は、レギュレータ機能を持つ保護ＩＣと共にプリント基板上に配置され、リチウムイオン電池と共にケースに収容して、バッテリパックとしてとして提供される。
図４はバッテリパックの一例の外観斜視図、図５は従来のバッテリパックの回路部の一例の平面図を示す。図４において、角形のリチウムイオン電池１の上面にはプリント基板２が固定されている。プリント基板２の中央部には、図５に示すように、電池残量を測定するフューエルゲージＩＣ３と、レギュレータ機能を持つ保護ＩＣ４が固定されている。また、プリント基板２の端部には正負の電源端子５，６と、通信端子７とが設けられている。
電源端子５，６はプリント基板２のスルーホールを介してリチウムイオン電池１の正負の電極に接続されており、この電源端子５，６が携帯機器の正負の電源端子に接続される。また、通信端子７は携帯機器の通信端子に接続されてフューエルゲージＩＣ３と携帯機器との間で電池残量等の情報の送受信を行う。
なお、特許文献１には、リチウムイオン電池を保護する保護回路とリチウムイオン電池の充放電を制御する充放電回路とを設けた回路モジュールが記載されている。
特開２００８−１０３２１９号公報
フューエルゲージＩＣ３及び保護ＩＣ４は、リチウムイオン電池１から動作電流を供給されるため、プリント基板２の正負の電源端子５，６はスルーホールを介してフューエルゲージＩＣ３及び保護ＩＣ４の正負の電源端子に接続されている。この他に、フューエルゲージＩＣ３と保護ＩＣ４では、リチウムイオン電池１の電源電圧（端子５の電圧）をモニタする必要がある。
従来は、フューエルゲージＩＣ３と保護ＩＣ４で電源電圧をモニタするために、図５に示すように、プリント基板２上に配線８を設け、配線８によってプリント基板２上の電源端子５とフューエルゲージＩＣ３のモニタ用端子３ａ及び保護ＩＣ４のモニタ用端子４ａとを接続している。
このように、Ｘ方向に延在する配線８を設けて、電源端子５とフューエルゲージＩＣ３のモニタ用端子３ａ及び保護ＩＣ４のモニタ用端子４ａとを接続するために、従来のプリント基板２の幅（Ｙ方向の寸法）は大きくなり、リチウムイオン電池１が薄型化（Ｙ方向寸法の縮小化）した場合に対応することが困難であるという問題があった。
本発明は上記の点に鑑みてなされたもので、基板の幅を狭くでき、電池の薄型化に対応できるフューエルゲージ回路及びバッテリパックを提供することを目的とする。
本発明の一実施態様によるフューエルゲージ回路は、電池（１）の充放電を保護する保護回路（４０）と共に基板（２０）上に配設され、前記電池の残量を測定するフューエルゲージ回路（３０）であって、
前記基板の正の電源端子（２１）に対向する一辺に設けられ前記基板の正の電源端子（２１）に接続されると共に回路内部の電圧センサ（３１）に接続される電圧モニタ端子（Ｔ１）と、
前記基板の正の電源端子（２１）に対向する一辺とは逆側の前記保護回路に対向する一辺に設けられ前記保護回路の電圧モニタ端子（Ｔ１１）に接続される電圧スルー端子（Ｔ６）と、
前記フューエルゲージ回路の電圧モニタ端子（Ｔ１）と前記電圧スルー端子（Ｔ１１）間を回路内部で接続する配線（３２）と、を有する。
好ましくは、前記保護回路に対向する一辺に設けられ、前記保護回路の通信端子（Ｔ１２，Ｔ１３，Ｔ１４）と接続されて双方向通信を行う通信端子（Ｔ７，Ｔ８，Ｔ９）を有する。
好ましくは、前記保護回路に対向する一辺に設けられ前記保護回路の携帯機器間通信端子（Ｔ１５）と接続される携帯機器間通信端子（Ｔ１０）を有し、
前記保護回路（４０）を介して前記回路内部の通信部（３３）と前記電池が搭載される携帯機器の通信部との間で双方向通信を行う。
本発明の一実施態様によるバッテリパックは、電池（１）の一面に、前記電池の充放電を保護する保護回路（４０）と前記電池の残量を測定する請求項３記載のフューエルゲージ回路（３０）を有する基板（２０）を配設したバッテリパックであって、
前記保護回路（４０）は、前記フューエルゲージ回路の通信部（３３）と前記携帯機器の通信部との間で双方向通信される通信信号のレベルシフトを行うレベルシフト回路（４１）を有する。
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
本発明によれば、基板の幅を狭くでき、電池の薄型化に対応できる。
本発明のバッテリパックの回路部の一実施形態の平面図である。 フューエルゲージＩＣの一実施形態のブロック図である。 保護ＩＣの一実施形態のブロック図である。 バッテリパックの一例の外観斜視図である。 従来のバッテリパックの回路部の一例の平面図である。
以下、図面に基づいて本発明の実施形態について説明する。
＜バッテリパックの回路部＞
図１は、本発明のバッテリパックの回路部の一実施形態の平面図を示す。図１に示すプリント基板２０は、図４に示す角形のリチウムイオン電池１の上面に固定されて使用される。
図１において、プリント基板２０の中央部には、電池残量を測定するフューエルゲージＩＣ３０と、レギュレータ機能を持つ保護ＩＣ４０が配設されて、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）構造の回路部を構成している。また、プリント基板２０の端部には正負の電源端子２１，２２と、通信端子２３とが設けられている。
電源端子２１，２２はプリント基板２０のスルーホール（ＴＨ）を介してリチウムイオン電池１の正負の電極に接続されており、この電源端子２１，２２が携帯機器の正負の電源端子に接続される。また、通信端子２３は携帯機器の通信端子に接続される。
フューエルゲージＩＣ３０は、電源端子２１に対向する一辺に端子Ｔ１〜Ｔ５が設けられ、それとは逆側の保護ＩＣ４０に対向する一辺に端子Ｔ６〜Ｔ１０が設けられている。端子Ｔ１は電圧モニタ端子であり、端子Ｔ１は抵抗Ｒ１１を介してプリント基板２０の電源端子２１に接続される。また、端子Ｔ１はフューエルゲージＩＣ３０内において電圧センサ３１に接続されると共に、配線（例えば金属配線）３２により端子Ｔ６に接続されている。
端子Ｔ２は正の電源端子であり、プリント基板２０のスルーホール２５ａ，２５ｂを介して保護ＩＣ４０の端子Ｔ２２に接続されており、フューエルゲージＩＣ３０は保護ＩＣ４０を介して動作電流を供給される。
端子Ｔ３，Ｔ４は電流モニタ用端子であり、フューエルゲージＩＣ３０内の電流センサに接続されている。端子Ｔ５は負の電源端子であり、プリント基板２０のスルーホール２５ｃ，２５ｄ，２５ｅを介して保護ＩＣ４０の負の電源端子Ｔ１６及びプリント基板２０の電源端子２２に接続されている。
端子Ｔ６は電圧スルー端子であり、配線３２が接続されると共に、例えばボンディングワイヤ等の配線２６ａにより互いに対向する保護ＩＣ４０の端子Ｔ１１に接続されている。端子Ｔ７，Ｔ８，Ｔ９それぞれは通信端子であり、例えばボンディングワイヤ等の配線２６ｂ，２６ｃ，２６ｄにより互いに対向する保護ＩＣ４０の対向する端子Ｔ１２，Ｔ１３，Ｔ１４に接続されている。フューエルゲージＩＣ３０と保護ＩＣ４０とは配線２６ｂ，２６ｃ，２６ｄを用いて信号を相互に通信する。例えば配線２６ｂは放電停止を指示する信号の送受信用であり、配線２６ｃは充電停止を指示する信号の送受信用であり、配線２６ｂは制御信号（イネーブル）の送受信用である。
端子Ｔ１０は携帯機器間通信端子であり、フューエルゲージＩＣ３０内の通信部３３に接続されると共に、例えばボンディングワイヤ等の配線２６ｅにより互いに対向する保護ＩＣ４０の対向する端子Ｔ１５に接続されている。
保護ＩＣ４０は、フューエルゲージＩＣ３０に対向する一辺に端子Ｔ１１〜Ｔ１６が設けられ、それとは逆側の通信端子２３に対向する一辺に端子Ｔ１７〜Ｔ２２が設けられている。端子Ｔ１１は電圧モニタ端子であり、配線２６ａにより互いに対向するフューエルゲージＩＣ３０の端子Ｔ６に接続されている。
端子Ｔ１２，Ｔ１３，Ｔ１４それぞれは通信端子であり、配線２６ｂ，２６ｃ，２６ｄにより互いに対向するフューエルゲージＩＣ３０の対向する端子Ｔ７，Ｔ８，Ｔ９に接続されている。
端子Ｔ１５は携帯機器間通信端子であり、配線２６ｅにより互いに対向するフューエルゲージＩＣ３０の端子Ｔ１０に接続されると共に、保護ＩＣ４０内のレベルシフト回路（Ｌ／Ｓ）４１に接続されている。
レベルシフト回路４１は、フューエルゲージＩＣ３０からの通信信号をレベルシフト（降圧）して携帯機器間通信端子である端子Ｔ２１に供給する。端子Ｔ２１はプリント基板２０の通信端子２３に接続されている。なお、端子Ｔ２１には静電破壊防止用の保護素子が設けられている。
端子Ｔ１６は負の電源端子であり、プリント基板２０のスルーホール２５ｄ，２５ｅを介してプリント基板２０の電源端子２２に接続されている。
端子Ｔ１７は正の電源端子であり、プリント基板２０のスルーホール２５ｆ，２５ｇ及び抵抗Ｒ１２（Ｒ１１＞＞Ｒ１２）を介して正の電源端子２１に接続されている。また、端子Ｔ１７は保護ＩＣ４０内においてレギュレータ（ＲＥＧ）４２に接続されている。
端子Ｔ１８は短絡検出用端子であり、図１には示されない抵抗（３０５）に接続される。端子Ｔ１９，Ｔ２０それぞれは放電制御用，充電制御用の制御端子であり、図１には示されない放電制御用，充電制御用のＭＯＳトランジスタ（Ｍ１１，Ｍ１２）のゲートに接続される。
レギュレータ４２の出力する安定化電源は、正の電源端子である端子Ｔ２２からプリント基板２０のスルーホール２５ｂ，２５ａを介してフューエルゲージＩＣ３０の端子Ｔ２に供給される。
＜フューエルゲージＩＣ＞
図２は、フューエルゲージＩＣの一実施形態のブロック図を示す。同図中、フューエルゲージＩＣ２００は、図１のフューエルゲージＩＣ３０に対応し、フューエルゲージＩＣ２００はデジタル部２１０とアナログ部２５０とから大略構成されている。
デジタル部２１０内には、ＣＰＵ２１１、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４、割込み制御部２１５、バス制御部２１６、通信部２１７、シリアル通信部２１８、タイマ部２１９、パワーオンリセット部２２０、レジスタ２２１、テスト端子状態設定回路２２２、テスト制御回路２２３、フィルタ回路２９０が設けられている。上記のＣＰＵ２１１、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４、割込み制御部２１５、バス制御部２１６、通信部２１７、シリアル通信部２１８、タイマ部２１９、レジスタ２２１は内部バスにて相互に接続されている。
ＣＰＵ２１１は、ＲＯＭ２１２に記憶されているプログラムを実行してフューエルゲージＩＣ２００全体を制御し、バッテリの充放電電流を積算してバッテリ残量を算出する処理等を実行する。この際にＲＡＭ２１３が作業領域として使用される。ＥＥＰＲＯＭ２１４にはトリミング情報等が記憶される。
割込み制御部２１５は、フューエルゲージＩＣ２００の各部から割込み要求を供給され、各割込み要求の優先度に応じて割込みを発生しＣＰＵ２１１に通知する。バス制御部２１６は、どの回路部が内部バスを使用するかの制御を行う。
通信部２１７はポート２３０，２３１，２３２を介して保護ＩＣ３０４との間で通信を行う。シリアル通信部２１８はポート２３３を介して保護ＩＣ３０４に接続されており、保護ＩＣ３０４を介して携帯機器との間で通信を行う。なお、保護ＩＣ３０４は図１の保護ＩＣ４０に対応し、ポート２３０，２３１，２３２は図１の端子Ｔ７，Ｔ８，Ｔ９に対応し、シリアル通信部２１８，ポート２３３は図１の通信部３３，端子Ｔ１０に対応する。
タイマ部２１９はシステムクロックをカウントし、そのカウント値はＣＰＵ２１１に参照される。パワーオンリセット部２２０はフィルタ回路２９０を介して接続されているポート２３５に供給される電源Ｖｄｄが立ち上がったことを検出してリセット信号を発生しフューエルゲージＩＣ２００の各部に供給する。
レジスタ２２１にはＥＥＰＲＯＭ２１４からの情報が転送される。テスト端子状態設定回路２２２はレジスタ２２１に保持された情報に応じてテスト端子２３７，２３８とテスト制御回路２２３との間を接続し、また、テストポート２３７，２３８に対応するテスト制御回路２２３の入力を所定のレベルに設定する。
テスト制御回路２２３は、テストポート２３７，２３８の入力を供給されると、その入力に応じて内部回路の状態を変化させて、フューエルゲージＩＣ２００の内部回路のテストが可能となる。
アナログ部２５０内には、発振回路２５１、水晶発振回路２５２、選択制御回路２５３、分周器２５４、電圧センサ２５５、温度センサ２５６、電流センサ２５７、マルチプレクサ２５８、デルタ・シグマ変調器２５９が設けられている。なお、デルタ・シグマ変調器２５９は図１の変調部１０に相当する。
発振回路２５１はＰＬＬを持つ発振器であり数ＭＨｚの発振信号を出力する。水晶発振回路２５２はポート２７１，２７２に水晶振動子を外付けされて発振を行い、数ＭＨｚの発振信号を出力する。水晶発振回路２５２の発振周波数は発振回路２５１に対し高精度である。
選択制御回路２５３はポート２７３から供給される選択信号に基づいて発振回路２５１と水晶発振回路２５２のいずれか一方の出力する発振周波信号を選択しシステムクロックとしてフューエルゲージＩＣ２００の各部に供給すると共に分周器２５４に供給する。また、選択制御回路２５３はリセット信号ＲＳＴと制御信号ＣＮＴを生成している。ところで、選択制御回路２５３はポート２７３から選択信号が供給されない場合には例えば発振回路２５１の出力する発振周波信号を選択する。分周器２５４はシステムクロックを分周して各種クロックを生成しフューエルゲージＩＣ２００の各部に供給する。
電圧センサ２５５はポート２７４に外付けされるバッテリ３０１の電圧を検出し、アナログの検出電圧をマルチプレクサ２５８に供給する。温度センサ２５６はフューエルゲージＩＣ２００の環境温度を検出しアナログの検出温度をマルチプレクサ２５８に供給する。
ポート２７６，２７７には電流検出用の抵抗３０３の両端が接続されており、電流センサ２５７はポート２７６，２７７それぞれの電位差から抵抗３０３を流れる電流を検出しアナログの検出電流をマルチプレクサ２５８に供給する。なお、電圧センサ２５５，ポート２７４は図１の電圧センサ３１，端子Ｔ１に対応し、ポート２７６，２７７は図１の端子Ｔ３，Ｔ４に対応する。
マルチプレクサ２５８は、アナログの検出電圧、アナログの検出温度、アナログの検出電流を順次選択してデルタ・シグマ変調器２５９に供給する。デルタ・シグマ変調器２５９は各検出値をデルタ・シグマ変換することでパルス密度変調データを内部バスを通してＣＰＵ２１１に供給し、ＣＰＵ２１１にてデジタルフィルタ処理を行って検出電圧、検出温度、検出電流それぞれのデジタル化を行う。また、ＣＰＵ２１１は、バッテリの充放電電流を積算することによりバッテリ残量を算出する。この際検出温度は温度補正のために使用される。
上記のフューエルゲージＩＣ２００は、バッテリ３０１、電流検出用の抵抗３０３、保護ＩＣ３０４、抵抗３０５及びスイッチ３０６と共に筐体３１０に収納されてバッテリパック３００が構成されている。なお、保護ＩＣ３０４は図１の保護ＩＣ４０に対応する。
バッテリパック３００の端子３１１にバッテリ３０１の正電極及び保護ＩＣ３０４の電源入力端子が接続され、保護ＩＣ３０４の電源出力端子がフューエルゲージＩＣ２００の電源Ｖｄｄのポート２３５が接続されている。端子３１２は抵抗３０５を介して保護ＩＣ３０４の接地端子に接続されると共に、スイッチ３０６を介して電流検出用の抵抗３０３のポート２７７との接続点に接続されている。保護ＩＣ３０４は、端子３１１，３１２間の電圧を安定化すると共に、この電圧が所定範囲外となった場合にスイッチ３０６を遮断して保護を行う。
また、電流検出用の抵抗３０３のポート２７６との接続点はフューエルゲージＩＣ２００の電源Ｖｓｓのポート２３６が接続される。バッテリパック３００の端子３１３には保護ＩＣ３０４のポートが接続されている。なお、端子３１１，３１２，３１３は図１の電源端子２１，２２，通信端子２３に対応する。
＜保護ＩＣ＞
図３は、保護ＩＣの一実施形態のブロック図を示す。同図中、保護ＩＣ４００は図１の保護ＩＣ４０に対応する。保護ＩＣ４００にはポート４０１〜４１４が設けられている。
ポート４０１は図１の携帯機器間通信端子Ｔ１５に対応し、レベルシフト回路４１５の一方の入出力端子に接続されている。レベルシフト回路４１５は図１のレベルシフト回路４１に対応しており、レベルシフト回路４１５の他方の入出力端子は図１の携帯機器間通信端子Ｔ２１に対応するポート４１１に接続されている。なお、ポート４１１には静電破壊防止用の保護素子が設けられている。
ポート４０２は図１の正の電源端子Ｔ１７に対応し、レギュレータ４１６に接続されている。レギュレータ４１６はポート４０４から供給される電源を安定化して保護ＩＣ４００の各部に供給する。また、安定化電源をフューエルゲージＩＣ３０に供給するため、レギュレータ４１６の出力端子は図１の正の電源端子Ｔ２２に対応するポート４１０に接続されている。
ポート４０３は図１の電圧モニタ端子Ｔ１１に対応し、保護ＩＣ４００内の過充電検出回路４２１と過放電検出回路４２２に接続されている。
ポート４０５は図１の負の電源端子Ｔ１６に対応し、ポート４０６，４０７は図１の放電制御用，充電制御用の制御端子Ｔ１９，Ｔ２０に対応し、外付けされるＭＯＳトランジスタＭ１１，Ｍ１２のゲートに接続されている。
また、ポート４０８は図１の短絡検出用端子Ｔ１８に対応し、外付けされる抵抗Ｒ２０に接続されている。なお、ＭＯＳトランジスタＭ１１，Ｍ１２は図２のスイッチ３０６に対応し、抵抗Ｒ２０は図２の抵抗３０５に対応する。
ポート４１２，４１３，４１４は図１の通信端子Ｔ１２，Ｔ１３，Ｔ１４に対応し、保護ＩＣ４００内の通信回路４１７に接続されている。通信回路４１７は図２の通信部２１７との間で通信を行う。
保護ＩＣ４００は、過充電検出回路４２１，過放電検出回路４２２，充電過電流検出回路４２３，放電過電流検出回路４２４，短絡検出回路６０４を内蔵している。過充電検出回路４２１はポート４０３の電圧からリチウムイオン電池１の過充電を検出して検出信号を発振器４２６，論理回路４２８に供給する。過放電検出回路４２２はポート４０３の電圧からリチウムイオン電池１の過放電を検出して検出信号を発振器４２６，論理回路４３０に供給する。
充電過電流検出回路４２３はポート４０８の電圧からＭＯＳトランジスタＭ１１、ＭＯＳトランジスタＭ１２に流れる電流が過大となる過電流を検出して検出信号を発振器４２６，論理回路４２８に供給する。放電過電流検出回路４２４はポート４０８の電圧からＭＯＳトランジスタＭ１１、ＭＯＳトランジスタＭ１２に流れる電流が過大となる過電流を検出して検出信号を発振器４２６，論理回路４３０に供給する。短絡検出回路６０４はポート４０８の電圧からポート４０２，４０８間の短絡を検出して検出信号を遅延回路４３１から論理回路４３０に供給する。
カウンタ回路４２７は発振器４２６からクロック信号が供給されてカウントし、カウンタ回路４２７の出力する信号は論理回路４２８，４３０に供給される。ここで、充電時（ＭＯＳトランジスタＭ１１，Ｍ１２がオン）に、過充電検出回路４２１又は充電過電流検出回路４２３が検出信号を出力すると、発振器４２６が発振してクロック信号を出力し、カウンタ回路４２７でクロック信号を所定値だけカウントした時点で論理回路４２８にハイレベル出力を供給する。
論理回路４２８は、上記検出信号を供給された後、カウンタ回路４２７のハイレベル出力を供給されると、充電停止するためにＭＯＳトランジスタＭ１２のゲートに供給する制御信号をローレベルとし、この制御信号をレベルシフト回路４２９で所定値だけ低下させるレベルシフトを行ってポート４０７からＭＯＳトランジスタＭ１２のゲートに供給する。これにより、リチウムイオン電池１の充電が停止する。なお、このレベルシフトは、ポート４０５に対して、ポート４０８に一端を接続された抵抗Ｒ２０の他端が、電位が低くなるために行っている。
また、放電時（ＭＯＳトランジスタＭ１１，Ｍ１２がオン）に、過放電検出回路４２２又は放電過電流検出回路４２４が検出信号を出力すると、発振器４２６が発振してクロック信号を出力し、カウンタ回路４２７でクロック信号を所定値だけカウントした時点で論理回路４３０にハイレベル出力を供給する。論理回路４３０は、上記検出信号を供給された後、カウンタ回路４２７のハイレベル出力を供給されると、放電停止するためにＭＯＳトランジスタＭ１１のゲートに供給する制御信号をローレベルとし、この制御信号をポート４０６からＭＯＳトランジスタＭ１１のゲートに供給する。
なお、短絡検出回路６０４の検出信号は遅延回路４３１でカウンタ回路４２７による遅延と同様に遅延されされて論理回路４３０に供給され、論理回路４３０は放電停止するためにＭＯＳトランジスタＭ１１のゲートに供給する制御信号をローレベルとし、この制御信号をポート４０６からＭＯＳトランジスタＭ１１のゲートに供給する。これにより、リチウムイオン電池１の放電が停止する。
論理回路４２８，４３０は通信回路４１７を接続されており、論理回路４２８，４３０の出力する充電停止又は放電停止信号は通信回路４１７からフューエルゲージＩＣ２００の通信部２１７に供給される。また逆に、フューエルゲージＩＣ２００の通信部２１７から通信回路４１７を通して論理回路４２８，４３０に充電停止又は放電停止信号が供給される場合もある。
上記実施形態によれば、フューエルゲージＩＣ３０内において電圧モニタ端子Ｔ１１と電圧スルー端子Ｔ６との間を配線３２で接続しているため、プリント基板２０にＸ方向に延在する配線を設ける必要がなく、プリント基板２０の幅（Ｙ方向の寸法）を狭くすることができ、リチウムイオン電池１の薄型化に対応することができる。
また、フューエルゲージＩＣ３０の通信端子Ｔ７，Ｔ８，Ｔ９と、保護ＩＣ４０の通信端子Ｔ１２，Ｔ１３，Ｔ１４を、フューエルゲージＩＣ３０と保護ＩＣ４０の対向する一辺に設け、通信端子Ｔ１２，Ｔ１３，Ｔ１４と通信端子Ｔ１２，Ｔ１３，Ｔ１４を対向させているため、通信端子Ｔ１２，Ｔ１３，Ｔ１４と通信端子Ｔ１２，Ｔ１３，Ｔ１４の間を接続する配線２６ｂ，２６ｃ，２６ｄの配線長を最短にすることができる。
同様に、フューエルゲージＩＣ３０の携帯機器間通信端子Ｔ１０と、保護ＩＣ４０の携帯機器間通信端子Ｔ１５を、フューエルゲージＩＣ３０と保護ＩＣ４０の対向する一辺に設け、携帯機器間通信端子Ｔ１０と携帯機器間通信端子Ｔ１５を対向させているため、携帯機器間通信端子Ｔ１０と携帯機器間通信端子Ｔ１５の間を接続する配線２６ｅの配線長を最短にすることができる。
また、保護ＩＣ４０内にレベルシフト回路４１を設けることで、信号電圧の異なるフューエルゲージＩＣ３０と携帯機器の間で双方向通信を行うことができる。更に、保護ＩＣ４０の携帯機器間通信端子Ｔ２１に静電破壊防止用の保護素子を設けることでフューエルゲージＩＣ３０の静電破壊防止を行うことができる。
２０ プリント基板
２１，２２ 電源端子
２３ 通信端子
２５ａ〜２５ｇ スルーホール
２６ａ〜２６ｅ，３２ 配線
３０ フューエルゲージＩＣ
３１ 電圧センサ
３３ 通信部
４０ 保護ＩＣ
４１ レベルシフト回路
Ｔ１〜Ｔ２２ 端子

Claims (4)

  1. 電池の充放電を保護する保護回路と共に基板上に配設され、前記電池の残量を測定するフューエルゲージ回路であって、
    前記基板の正の電源端子に対向する一辺に設けられ前記基板の正の電源端子に接続されると共に回路内部の電圧センサに接続される電圧モニタ端子と、
    前記基板の正の電源端子に対向する一辺とは逆側の前記保護回路に対向する一辺に設けられ前記保護回路の電圧モニタ端子に接続される電圧スルー端子と、
    前記フューエルゲージ回路の電圧モニタ端子と前記電圧スルー端子間を回路内部で接続する配線と、
    を有することを特徴とするフューエルゲージ回路。
  2. 請求項１記載のフューエルゲージ回路において、
    前記保護回路に対向する一辺に設けられ、前記保護回路の通信端子と接続されて双方向通信を行う通信端子を
    有することを特徴とするフューエルゲージ回路。
  3. 請求項２記載のフューエルゲージ回路において、
    前記保護回路に対向する一辺に設けられ前記保護回路の携帯機器間通信端子と接続される携帯機器間通信端子を有し、
    前記保護回路を介して前記回路内部の通信部と前記電池が搭載される携帯機器の通信部との間で双方向通信を行うことを特徴とするフューエルゲージ回路。
  4. 電池の一面に、前記電池の充放電を保護する保護回路と前記電池の残量を測定する請求項３記載のフューエルゲージ回路を有する基板を配設したバッテリパックであって、
    前記保護回路は、前記フューエルゲージ回路の通信部と前記携帯機器の通信部との間で通信される通信信号のレベルシフトを行うレベルシフト回路を
    有することを特徴とするバッテリパック。
JP2009006161A 2009-01-14 2009-01-14 フューエルゲージ回路及びバッテリパック Active JP5316008B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009006161A JP5316008B2 (ja) 2009-01-14 2009-01-14 フューエルゲージ回路及びバッテリパック
CN201080004531.8A CN102282717B (zh) 2009-01-14 2010-01-12 燃料仪电路以及电池组
KR1020117011466A KR101660814B1 (ko) 2009-01-14 2010-01-12 연료 게이지 회로 및 배터리팩
PCT/JP2010/050223 WO2010082564A1 (ja) 2009-01-14 2010-01-12 フューエルゲージ回路及びバッテリパック
US13/143,949 US8658300B2 (en) 2009-01-14 2010-01-12 Fuel gauge circuit and battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006161A JP5316008B2 (ja) 2009-01-14 2009-01-14 フューエルゲージ回路及びバッテリパック

Publications (2)

Publication Number Publication Date
JP2010165532A true JP2010165532A (ja) 2010-07-29
JP5316008B2 JP5316008B2 (ja) 2013-10-16

Family

ID=42339817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006161A Active JP5316008B2 (ja) 2009-01-14 2009-01-14 フューエルゲージ回路及びバッテリパック

Country Status (5)

Country Link
US (1) US8658300B2 (ja)
JP (1) JP5316008B2 (ja)
KR (1) KR101660814B1 (ja)
CN (1) CN102282717B (ja)
WO (1) WO2010082564A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211974A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 電池制御用半導体装置及び電池パック
KR101450222B1 (ko) * 2013-04-17 2014-10-15 주식회사 아이티엠반도체 배터리 보호회로 모듈 패키지
JP2017034792A (ja) * 2015-07-30 2017-02-09 ミツミ電機株式会社 マルチチップ、電池保護装置及び電池パック

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436620B2 (en) * 2010-09-02 2013-05-07 Texas Instruments Incorporated Voltage monitoring using bitstream signal processing
US9054528B2 (en) 2010-12-22 2015-06-09 Atmel Corporation Event system and timekeeping for battery management and protection system
US8943335B2 (en) 2010-12-22 2015-01-27 Atmel Corporation Battery management and protection system using a module in a sleepwalking mode to monitor operational characteristics of a battery
US20140244193A1 (en) * 2013-02-24 2014-08-28 Fairchild Semiconductor Corporation Battery state of charge tracking, equivalent circuit selection and benchmarking
DE102014212247A1 (de) 2014-06-26 2015-12-31 Robert Bosch Gmbh Elektrischer Verbinder für ein Batteriemodul
KR102511224B1 (ko) 2015-11-05 2023-03-17 삼성전자주식회사 배터리 전류량을 측정하는 퓨얼 게이지 시스템 및 이를 포함하는 휴대용 전자장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174841A (ja) * 1989-12-04 1991-07-30 Fujitsu Ltd メディアアクセス制御ブリッジにおけるデータ保証方式
JP2004229449A (ja) * 2003-01-24 2004-08-12 Canon Inc 充電装置
JP2006134306A (ja) * 2004-10-07 2006-05-25 Internatl Business Mach Corp <Ibm> Ｐｃｉ−ｅｘｐｒｅｓｓベースの入力／出力アダプタのためのエンドツーエンドのデータ完全性保護
JP2007219873A (ja) * 2006-02-17 2007-08-30 Nec Corp スイッチ及びネットワークブリッジ装置
JP2007240524A (ja) * 2006-02-13 2007-09-20 Mitsumi Electric Co Ltd 電池残量検出回路
JP2008054494A (ja) * 2006-08-24 2008-03-06 Samsung Sdi Co Ltd ハイブリッドバッテリ及びその完全充電容量算出方法
JP2008103219A (ja) * 2006-10-19 2008-05-01 Mitsumi Electric Co Ltd 回路モジュール
JP2008544389A (ja) * 2005-06-21 2008-12-04 エヌエックスピー ビー ヴィ ＰＣＩＥｘｐｒｅｓｓデバイスのデータ完全性の並列検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677077A (en) * 1996-02-22 1997-10-14 Compaq Computer Corporation Sensor circuit for providing maximum and minimum cell voltages of a battery
US6074775A (en) * 1998-04-02 2000-06-13 The Procter & Gamble Company Battery having a built-in controller
JP2001238358A (ja) * 2000-02-24 2001-08-31 Toshiba Battery Co Ltd 二次電池装置
JP4194420B2 (ja) 2003-05-27 2008-12-10 三洋電機株式会社 過電流保護回路を備えるパック電池
JP4477514B2 (ja) 2005-01-27 2010-06-09 株式会社日立超エル・エス・アイ・システムズ 電池監視装置
JP4748073B2 (ja) * 2006-02-13 2011-08-17 ミツミ電機株式会社 電池パック
EP1991880B1 (en) * 2006-03-06 2020-01-08 LG Chem. Ltd. Voltage sensing member and battery module employed with the same
JP2008177424A (ja) 2007-01-19 2008-07-31 Toshiba Corp 半導体装置
WO2010114281A2 (ko) * 2009-04-01 2010-10-07 주식회사 엘지화학 전압 검출부재 및 이를 포함하는 전지모듈

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174841A (ja) * 1989-12-04 1991-07-30 Fujitsu Ltd メディアアクセス制御ブリッジにおけるデータ保証方式
JP2004229449A (ja) * 2003-01-24 2004-08-12 Canon Inc 充電装置
JP2006134306A (ja) * 2004-10-07 2006-05-25 Internatl Business Mach Corp <Ibm> Ｐｃｉ−ｅｘｐｒｅｓｓベースの入力／出力アダプタのためのエンドツーエンドのデータ完全性保護
JP2008544389A (ja) * 2005-06-21 2008-12-04 エヌエックスピー ビー ヴィ ＰＣＩＥｘｐｒｅｓｓデバイスのデータ完全性の並列検査方法
JP2007240524A (ja) * 2006-02-13 2007-09-20 Mitsumi Electric Co Ltd 電池残量検出回路
JP2007219873A (ja) * 2006-02-17 2007-08-30 Nec Corp スイッチ及びネットワークブリッジ装置
JP2008054494A (ja) * 2006-08-24 2008-03-06 Samsung Sdi Co Ltd ハイブリッドバッテリ及びその完全充電容量算出方法
JP2008103219A (ja) * 2006-10-19 2008-05-01 Mitsumi Electric Co Ltd 回路モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211974A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 電池制御用半導体装置及び電池パック
KR101450222B1 (ko) * 2013-04-17 2014-10-15 주식회사 아이티엠반도체 배터리 보호회로 모듈 패키지
US10950845B2 (en) 2013-04-17 2021-03-16 Itm Semiconductor Co., Ltd Battery protection circuit module package
JP2017034792A (ja) * 2015-07-30 2017-02-09 ミツミ電機株式会社 マルチチップ、電池保護装置及び電池パック

Also Published As

Publication number Publication date
CN102282717A (zh) 2011-12-14
KR20110111363A (ko) 2011-10-11
CN102282717B (zh) 2014-03-26
KR101660814B1 (ko) 2016-09-28
WO2010082564A1 (ja) 2010-07-22
US8658300B2 (en) 2014-02-25
JP5316008B2 (ja) 2013-10-16
US20110274952A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
JP5316008B2 (ja) フューエルゲージ回路及びバッテリパック
JP4918866B2 (ja) 通信装置、半導体集積回路装置及び通信システム
US7545653B2 (en) Semiconductor integrated circuit device
US7772805B2 (en) Charge/discharge protection circuit utilizing a charger connection recovery circuit that cycles a discharge control transistor on and off while a battery is over-discharged during charging
US9041358B2 (en) Semiconductor device for battery control and battery pack
JP2007240524A (ja) 電池残量検出回路
JP5257015B2 (ja) 半導体集積回路装置
JP5598623B2 (ja) 保護監視回路、及び電池パック
WO2010055785A1 (ja) 保護回路及び電池パック
US7649422B2 (en) Real time clock integrated circuit and electronic apparatus using the same
EP2408007A2 (en) Semiconductor integrated circuit device
JP3794547B2 (ja) テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
KR20090060137A (ko) 반도체 집적회로 장치 및 전지 팩
US7456675B2 (en) Semiconductor integrated circuit device for preventing generation of irregular clock signal
JP2008289290A (ja) 半導体集積回路装置
JP2011047870A (ja) 半導体装置の検出電圧測定方法、検出電圧測定装置
JP2002252930A (ja) 遅延回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5316008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150