JP2006134306A - Pci−expressベースの入力/出力アダプタのためのエンドツーエンドのデータ完全性保護 - Google Patents
Pci−expressベースの入力/出力アダプタのためのエンドツーエンドのデータ完全性保護 Download PDFInfo
- Publication number
- JP2006134306A JP2006134306A JP2005294182A JP2005294182A JP2006134306A JP 2006134306 A JP2006134306 A JP 2006134306A JP 2005294182 A JP2005294182 A JP 2005294182A JP 2005294182 A JP2005294182 A JP 2005294182A JP 2006134306 A JP2006134306 A JP 2006134306A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- adapter
- output bus
- cyclic redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000004590 computer program Methods 0.000 claims abstract description 10
- 125000004122 cyclic group Chemical group 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0094—Bus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】データ処理システムの入力/出力バスと外部ネットワークとの間で転送されるデータの完全性を保護するための方法、システム、及びコンピュータ・プログラムである。データの完全性を保護する方法が、該入力/出力バスから該ネットワークに転送されるデータについて、該入力/出力バスとアダプタとの間のインターフェースにおいてCRC値を生成するステップと、該ネットワークから該入力/出力バスに転送されるデータについて、該入力/出力バスとアダプタとの間のインターフェースにおいてCRC値を検査するステップとを含む。CRC生成装置及びCRCチェッカを、入力/出力バスとアダプタとの間のインターフェース上に付加することによって、転送されるデータについて、エンドツーエンドでデータ完全性が保護される。
【選択図】図5
Description
102、406、506:ネットワーク
212、402、502:I/Oバス
304、324、404、504:メモリ
400、500:アダプタ・システム
412、422、508、522、542:CRCチェッカ
420、428、528、540:CRC生成装置
430、530:アダプタ
Claims (24)
- データ処理システムにおいて、入力/出力バスとネットワークとの間で転送されるデータの完全性を保護する方法であって、前記方法が、
前記入力/出力バスから前記ネットワークに転送される第1のデータについて、該入力/出力バスとアダプタとの間のインターフェースにおいて第1の巡回冗長検査値を生成するステップと、
前記ネットワークから前記入力/出力バスに転送される第2のデータについて、該入力/出力バスと前記アダプタとの間のインターフェースにおいて第2の巡回冗長検査値を検査するステップと、
を含むことを特徴とする方法。 - 前記アダプタと前記ネットワークとの間のインターフェースの前に、前記第1のデータについての前記第1の巡回冗長検査値を検査するステップをさらに含む、請求項1に記載の方法。
- 前記第1の巡回冗長検査値を検査した後、前記アダプタと前記ネットワークとの間の前記インターフェースの前に、前記第1のデータについての第3の巡回冗長検査値を生成するステップをさらに含む、請求項2に記載の方法。
- 前記第1の巡回冗長検査値を生成する前に、前記入力/出力バスと前記アダプタとの間の前記インターフェースにおいて前記第1のデータについての第4の巡回冗長検査値を検査するステップをさらに含む、請求項1に記載の方法。
- 前記第2の巡回冗長検査値を検査した後に、前記入力/出力バスと前記アダプタとの間の前記インターフェースにおいて前記第2のデータについての第5の巡回冗長検査値を生成するステップをさらに含む、請求項1に記載の方法。
- 前記第1のデータが第1のデータ・パケットからなり、前記第2のデータが第2のデータ・パケットからなる、請求項1に記載の方法。
- 前記第1の巡回冗長検査値を前記アダプタ上の送信パケット・バッファに格納するステップと、前記第2の巡回冗長検査値を前記アダプタ上の受信パケット・バッファに格納するステップとをさらに含む、請求項6に記載の方法。
- 前記入力/出力バスが、周辺機器相互接続入力/出力バス・アーキテクチャからなる、請求項1に記載の方法。
- データ処理システムであって、
入力/出力バスと、
前記入力/出力バスとネットワークとの間でデータを転送するための、該入力/出力バスに接続されたアダプタと、
前記入力/出力バスから前記ネットワークに転送される第1のデータについての第1の巡回冗長検査値を生成するための、該入力/出力バスと前記アダプタとの間におけるインターフェース上の第1の巡回冗長検査生成装置と、
前記ネットワークから前記入力/出力バスに転送される第2のデータについての第2の巡回冗長検査値を検査するための、該入力/出力バスと前記アダプタとの間における前記インターフェース上の第1の巡回冗長検査チェッカと、
を備えることを特徴とするシステム。 - 前記アダプタと前記ネットワークとの間のインターフェースの前に、前記第1のデータについての前記第1の巡回冗長検査値を検査するための第2の巡回冗長検査チェッカをさらに含む、請求項9に記載のシステム。
- 前記第1の巡回冗長検査値を検査した後、前記アダプタと前記ネットワークとの間のインターフェースの前に、前記第1のデータについての第3の巡回冗長検査値を生成するための第2の巡回冗長検査生成装置をさらに含む、請求項9に記載のシステム。
- 前記第1の巡回冗長検査値を生成する前に、前記入力/出力バスと前記アダプタとの間の前記インターフェースにおいて、前記第1のデータについての第4の巡回冗長検査値を検査するための第3の巡回冗長検査チェッカをさらに含む、請求項9に記載のシステム。
- 前記第2の巡回冗長検査値を検査した後、前記入力/出力バスと前記アダプタとの間の前記インターフェースにおいて、前記第2のデータについての第5の巡回冗長検査値を生成するための第3の巡回冗長検査生成装置をさらに含む、請求項9に記載のシステム。
- 前記第1のデータが第1のデータ・パケットからなり、前記第2のデータが第2のデータ・パケットからなる、請求項9に記載のシステム。
- 前記第1の巡回冗長検査値を前記アダプタ上の送信パケット・バッファに格納するための第1のストレージと、前記第2の巡回冗長検査値を前記アダプタ上の受信パケット・バッファに格納するための第2のストレージとをさらに含む、請求項14に記載のシステム。
- 前記入力/出力バスが、周辺機器相互接続入力/出力バス・アーキテクチャからなる、請求項9に記載のシステム。
- データ処理システムにおいて、入力/出力バスからネットワークに転送されるデータの完全性を保護する方法であって、前記方法が、
前記入力/出力バスから前記ネットワークに転送されるデータについて、該入力/出力バスとアダプタとの間のインターフェースにおいて巡回冗長検査値を生成するステップを含むことを特徴とする方法。 - 前記アダプタと前記ネットワークの間のインターフェースの前に、前記データについての前記巡回冗長検査値を検査するステップをさらに含む、請求項17に記載の方法。
- データ処理システムにおいて、ネットワークから入力/出力バスに転送されるデータの完全性を保護する方法であって、前記方法が、
前記ネットワークから前記入力/出力バスに転送されるデータについて、該入力/出力バスとアダプタとの間のインターフェースにおいて巡回冗長検査値を検査するステップを含むことを特徴とする方法。 - 入力/出力バスとネットワークとの間で転送されるデータの完全性を保護するためのコンピュータ可読媒体内のコンピュータ・プログラムであって、コンピュータ・システムに、
前記入力/出力バスから前記ネットワークに転送される第1のデータについて、該入力/出力バスとアダプタとの間のインターフェースにおいて第1の巡回冗長検査値を生成させ、
前記ネットワークから前記入力/出力バスに転送される第2のデータについて、該入力/出力バスと前記アダプタとの間の前記インターフェースにおいて第2の巡回冗長検査値を検査させる、
ことを備えることを特徴とするコンピュータ・プログラム。 - 前記コンピュータ・システムに、前記アダプタと前記ネットワークとの間のインターフェースの前に、前記第1のデータについての前記第1の巡回冗長検査値を検査させる、請求項20に記載のコンピュータ・プログラム。
- 前記コンピュータ・システムに、前記第1の巡回冗長検査値を検査した後、前記アダプタと前記ネットワークとの間のインターフェースの前に、前記第1のデータについての第3の巡回冗長検査値を生成させる、請求項20に記載のコンピュータ・プログラム。
- 前記コンピュータ・システムに、前記第1の巡回冗長検査値を生成する前に、前記入力/出力バスと前記アダプタとの間の前記インターフェースにおいて、前記第1のデータについての第4の巡回冗長検査値を検査させる、請求項20に記載のコンピュータ・プログラム。
- 前記コンピュータ・システムに、前記第2の巡回冗長検査値を検査した後、前記入力/出力バスと前記アダプタとの間の前記インターフェースにおいて、前記第2のデータについての第5の巡回冗長検査値を生成させる、請求項20に記載のコンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/960607 | 2004-10-07 | ||
US10/960,607 US7310766B2 (en) | 2004-10-07 | 2004-10-07 | End-to-end data integrity protection for PCI-Express based input/output adapter |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006134306A true JP2006134306A (ja) | 2006-05-25 |
JP2006134306A5 JP2006134306A5 (ja) | 2008-09-18 |
JP4726601B2 JP4726601B2 (ja) | 2011-07-20 |
Family
ID=36207382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294182A Expired - Fee Related JP4726601B2 (ja) | 2004-10-07 | 2005-10-06 | Pci−expressベースの入力/出力アダプタのためのエンドツーエンドのデータ完全性保護 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7310766B2 (ja) |
JP (1) | JP4726601B2 (ja) |
CN (1) | CN1758581A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165532A (ja) * | 2009-01-14 | 2010-07-29 | Mitsumi Electric Co Ltd | フューエルゲージ回路及びバッテリパック |
WO2010119695A1 (ja) * | 2009-04-17 | 2010-10-21 | 株式会社 東芝 | PCI ExpressのTLP処理回路、及びこれを備える中継デバイス |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7310766B2 (en) * | 2004-10-07 | 2007-12-18 | International Business Machines Corporation | End-to-end data integrity protection for PCI-Express based input/output adapter |
US20060227768A1 (en) * | 2005-04-07 | 2006-10-12 | Dell Products L.P. | System and method for communicating between a computer cluster and a remote user interface |
US7565463B2 (en) * | 2005-04-22 | 2009-07-21 | Sun Microsystems, Inc. | Scalable routing and addressing |
US7574536B2 (en) * | 2005-04-22 | 2009-08-11 | Sun Microsystems, Inc. | Routing direct memory access requests using doorbell addresses |
US8223745B2 (en) * | 2005-04-22 | 2012-07-17 | Oracle America, Inc. | Adding packet routing information without ECRC recalculation |
US7613864B2 (en) * | 2005-04-22 | 2009-11-03 | Sun Microsystems, Inc. | Device sharing |
US7620741B2 (en) * | 2005-04-22 | 2009-11-17 | Sun Microsystems, Inc. | Proxy-based device sharing |
US7921463B2 (en) * | 2005-09-30 | 2011-04-05 | Intel Corporation | Methods and apparatus for providing an insertion and integrity protection system associated with a wireless communication platform |
US8095862B2 (en) * | 2007-10-10 | 2012-01-10 | International Business Machines Corporation | End-to-end cyclic redundancy check protection for high integrity fiber transfers |
US8196013B2 (en) * | 2009-10-23 | 2012-06-05 | Plx Technology, Inc. | Supporting global input/output interconnect features on ports of a midpoint device |
US8516355B2 (en) * | 2011-02-16 | 2013-08-20 | Invensys Systems, Inc. | System and method for fault tolerant computing using generic hardware |
US20130055053A1 (en) * | 2011-08-23 | 2013-02-28 | International Business Machines Corporation | End-to-end data protection supporting multiple crc algorithms |
EP2717168B1 (en) * | 2012-10-05 | 2017-08-09 | General Electric Technology GmbH | Networks and method for reliable transfer of information between industrial systems |
US11705986B2 (en) * | 2020-12-31 | 2023-07-18 | Synopsys, Inc. | Hardware based cyclic redundancy check (CRC) re-calculator for timestamped frames over a data bus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170250A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 情報処理装置 |
JPH06161910A (ja) * | 1992-11-19 | 1994-06-10 | Nec Eng Ltd | チャネル装置 |
JPH1168581A (ja) * | 1997-08-19 | 1999-03-09 | Fujitsu Ltd | サイクリック・リダンダンシ・チェックコード付け替え回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
US4962501A (en) * | 1988-09-13 | 1990-10-09 | Unisys Corporation | Bus data transmission verification system |
CA2017458C (en) * | 1989-07-24 | 2000-10-10 | Jonathan R. Engdahl | Intelligent network interface circuit |
US5283869A (en) * | 1989-07-25 | 1994-02-01 | Allen-Bradley Company, Inc. | Interrupt structure for network interface circuit |
US6026443A (en) * | 1992-12-22 | 2000-02-15 | Sun Microsystems, Inc. | Multi-virtual DMA channels, multi-bandwidth groups, host based cellification and reassembly, and asynchronous transfer mode network interface |
US5577196A (en) * | 1993-04-07 | 1996-11-19 | Sprint Communications Co. L.P. | Intelligent digital signal hitless protection switch |
JP4181645B2 (ja) * | 1996-02-29 | 2008-11-19 | 富士通株式会社 | データ処理装置 |
US6230240B1 (en) * | 1998-06-23 | 2001-05-08 | Hewlett-Packard Company | Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface |
US6647528B1 (en) * | 2000-11-02 | 2003-11-11 | Computer Network Technology Corporation | Fiber channel CRC for internal error checking on a switching platform |
KR100358152B1 (ko) * | 2000-12-22 | 2002-10-25 | 한국전자통신연구원 | 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치 |
US20030233609A1 (en) * | 2002-06-18 | 2003-12-18 | Ikonomopoulos Gus P. | Parallel error checking for multiple packets |
US7310766B2 (en) * | 2004-10-07 | 2007-12-18 | International Business Machines Corporation | End-to-end data integrity protection for PCI-Express based input/output adapter |
-
2004
- 2004-10-07 US US10/960,607 patent/US7310766B2/en not_active Expired - Fee Related
-
2005
- 2005-07-08 CN CN200510083065.8A patent/CN1758581A/zh active Pending
- 2005-10-06 JP JP2005294182A patent/JP4726601B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-15 US US11/940,453 patent/US20080133981A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170250A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 情報処理装置 |
JPH06161910A (ja) * | 1992-11-19 | 1994-06-10 | Nec Eng Ltd | チャネル装置 |
JPH1168581A (ja) * | 1997-08-19 | 1999-03-09 | Fujitsu Ltd | サイクリック・リダンダンシ・チェックコード付け替え回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165532A (ja) * | 2009-01-14 | 2010-07-29 | Mitsumi Electric Co Ltd | フューエルゲージ回路及びバッテリパック |
WO2010119695A1 (ja) * | 2009-04-17 | 2010-10-21 | 株式会社 東芝 | PCI ExpressのTLP処理回路、及びこれを備える中継デバイス |
JP2010250665A (ja) * | 2009-04-17 | 2010-11-04 | Toshiba Corp | PCIExpressのTLP処理回路、及びこれを備える中継デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP4726601B2 (ja) | 2011-07-20 |
US20080133981A1 (en) | 2008-06-05 |
US7310766B2 (en) | 2007-12-18 |
CN1758581A (zh) | 2006-04-12 |
US20060090116A1 (en) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4726601B2 (ja) | Pci−expressベースの入力/出力アダプタのためのエンドツーエンドのデータ完全性保護 | |
US10365965B2 (en) | High performance interconnect link layer | |
TWI596544B (zh) | 內含目錄狀態之更新技術 | |
US7698597B2 (en) | Method of isolating erroneous software program components | |
TWI566088B (zh) | 標頭同位錯誤處置技術 | |
US8819235B2 (en) | Multi-adapter link aggregation for adapters with hardware based virtual bridges | |
CN107968756B (zh) | 高性能互连链路层 | |
TWI259694B (en) | Apparatus and system of communicating message request transaction | |
US9552253B2 (en) | Probabilistic flit error checking | |
US8495262B2 (en) | Using a table to determine if user buffer is marked copy-on-write | |
JP4949483B2 (ja) | ネットワーク・インターフェース・カード伝送制御プロトコル・アクセラレーション・オフロード障害の検出および回復の機構 | |
CN106575206B (zh) | 计算机系统中的存储器写入管理 | |
JP3962373B2 (ja) | ピアツーピア式の電子コンテンツの広範囲の配布の方法および装置 | |
US8984173B1 (en) | Fast path userspace RDMA resource error detection | |
CN1961540A (zh) | 处理接收协议数据单元 | |
US20020191785A1 (en) | Apparatus and method for encrypting and decrypting data with incremental data validation | |
Harchol et al. | FTvNF: Fault tolerant virtual network functions | |
US10277533B2 (en) | Cut-through bridge error isolation | |
KR20140100372A (ko) | Cctv 감시장치 망분리 컴퓨터 단방향 보안 데이터 전송장치 | |
US8904174B2 (en) | System, method and computer program product for product license management | |
JP2001027877A (ja) | データ・ストリームに対してアルゴリズムを実行する装置 | |
KR20140100452A (ko) | Cctv 감시장치 망분리 컴퓨터 단방향 보안 데이터 전송장치 | |
CN115987460B (zh) | 基于校验码的数据传输方法、装置、设备及介质 | |
US20200278854A1 (en) | Information processing apparatus and information processing system | |
US7865783B2 (en) | Automated microcode detected error index generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20100930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |