JP2010206424A - 半導体装置、入力選択制御方法 - Google Patents

Abstract

【課題】端子数の異なる各パッケージに搭載されても制御プログラムの流用性を維持する半導体装置、入力選択制御方法を提供する。
【解決手段】半導体装置は、複数の入力端子と、アナログ入力パッドと、情報保持部と、チャネル指定部と、チャネル変換部と、ＡＤ変換部とを具備する。複数の入力端子は、チャネル番号により識別され、アナログ信号を入力する。アナログ入力パッドは、パッド番号により識別され、入力端子に接続される。情報保持部は、入力端子に関する情報を保持する。チャネル指定部は、入力端子のそれぞれを識別するチャネル番号のうちの１つを指定するチャネル指定信号を生成する。チャネル変換部は、情報に基づいて、チャネル指定信号により示されるチャネル番号をパッド番号に変換する。ＡＤ変換部は、指定されたパッド番号に対応するアナログ入力パッドから入力されるアナログ信号をアナログ・デジタル変換する。
【選択図】図２

Description

本発明は、ＡＤ変換機能を有する半導体装置、入力選択制御方法に関する。

近年の半導体装置は、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、メモリを搭載し、さらにＡＤ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換機能を備えることが多い。さらに、その半導体装置は、メモリ容量やＡＤ変換チャネル数、ＩＯ（ｉｎｐｕｔ ｏｕｔｐｕｔ）チャネル数、動作速度等によってシリーズ化された製品群を構成することが多い。また、同じような機能であっても、封入されるパッケージが異なることもある。実装の自由度が大きくなる反面、異なるパッケージによって実装できるピン数には制限があるため、機能的な制限を受けることもある。

例えば、ＡＤ変換装置における連続スキャン動作は、アナログ入力チャネル番号をカウントアップして入力チャネルを切り替えながら順次ＡＤ変換を行っていく。最大のピン数を有するパッケージにおいて接続されるときに最適になるように、アナログ入力パッドが連続的に配置された半導体チップの場合、ＡＤ変換のチャネル数を少なくしてピン数の少ないパッケージに搭載されると、アナログ入力パッドが接続されるアナログ入力ピンの配置が最適になるとは限らない。したがって、そのような異なるパッケージに搭載される半導体チップを設計する場合、各パッケージにおいて入力ピン配置が良好な状態になるように考慮しなければならない。検討が不足すると、最悪の場合、連続スキャンは不連続なチャネル番号で行うことになる。その場合、制御を行うソフトウェアにも大きな負担を強いることになる。

このとき、チャネル番号が連続的になるように、入力パッドと入力ピンとをボンディングしようとしても、組み立て不良が発生する可能性が高くなる。これを回避するように、スキャン用のアナログ入力チャネルとして、パッケージのピン位置に接続しやすい位置にあるアナログ入力パッドを選択する手段がある。しかし、搭載するパッケージのアナログ入力ピンの位置関係によって接続可能なアナログ入力チャンネルを連続的に設けることが出来ないこともある。その場合、パッケージに設けられるアナログ入力チャンネルは、離散的なチャンネル番号を選択せざるを得なくなる。有効なアナログ入力チャンネルが離散的なチャンネル番号である場合、スキャン動作によるＡＤ変換を実行するソフトウェアの処理も前述のように複雑になり、また、他のシリーズ品に対してもソフトウェアの流用性が低下する。

また、パッケージへの搭載で必要となるリードフレームを、均等に近い形状の一般的な半導体チップのワイヤーボンディング位置のものではなく、半導体チップの形状やパッド配置に合わせて特殊な形状とすることも出来るが、コストの増大を招くことになる。

特開２００５−３０３５７５号公報には、停止することなく連続的にＡＤ変換を実行することができるＡＤ変換装置が記載されている。このＡＤ変換装置は、レジスタと、複数のアナログ信号が供給される複数のアナログ入力チャンネルに接続された選択部と、ＡＤ変換部とを具備する。レジスタは、複数のアナログ信号の各々がＡＤ変換されるべきか否かを示すチャンネル指定データを保持する。選択部は、レジスタに保持されているチャンネル指定データに基づいて、ＡＤ変換されるべきアナログ入力チャンネルを順番に選択する。ＡＤ変換部は、選択部により選択されたアナログ入力チャンネル上のアナログ信号のデジタル信号へのＡＤ変換を実行する。これによって、ＡＤ変換周期が異なるアナログ信号を適正な変換周期でデジタル信号に変換し、ＡＤ変換と結果の処理においてソフトウェアの負荷を軽減することができる。

また、Ａ／Ｄ変換装置に関連する技術として、特開平９−２９７６５８号公報には、チャネルセレクタと、Ａ／Ｄ変換器と、制御手段とを備えたＡ／Ｄ変換装置が開示されている。チャネルセレクタは、複数のアナログ信号入力端子を選択し、Ａ／Ｄ変換器は、このチャネルセレクタから選択供給されたアナログ信号をデジタル信号に変換する。Ａ／Ｄ変換装置は、スキャン変換開始トリガ受信時におけるスキャンモードと、単一変換開始トリガ受信時における単一モードとを有しており、制御手段は、スキャンモードと単一モードとのいずれか一方を他方に対して優先的に動作させるようにチャネルセレクタを制御する。

特開２００５−３０３５７５号公報 特開平９−２９７６５８号公報

本発明は、上記問題を解決し、端子数の異なる各パッケージに搭載されても制御プログラムの流用性を維持する半導体装置、入力選択制御方法を提供する。

以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、半導体装置は、複数の入力端子と、アナログ入力パッドと、情報保持部（１６）と、チャネル指定部（２０／２３）と、チャネル変換部（２４／２４０）と、ＡＤ変換部（６０）とを具備する。複数の入力端子は、チャネル番号により識別され、アナログ信号を入力する。アナログ入力パッドは、パッド番号により識別され、入力端子に接続される。情報保持部（１６）は、入力端子に関する情報（Ｐ）を保持する。チャネル指定部（２０／２３）は、入力端子（ＰＮ０−ＰＮ７）のそれぞれを識別するチャネル番号のうちの１つを指定するチャネル指定信号（ＡＤＳＡ）を生成する。チャネル変換部（２４／２４０）は、情報（Ｐ）に基づいて、チャネル指定信号（ＡＤＳＡ）により示されるチャネル番号をパッド番号に変換する。ＡＤ変換部（６０）は、指定されたパッド番号に対応するアナログ入力パッド（ＰＡＤ）から入力されるアナログ信号をアナログ・デジタル変換する。

本発明の他の観点では、入力選択制御方法は、チャネル番号により識別され、アナログ信号を入力する複数の入力端子と、パッド番号により識別され、入力端子に接続されるアナログ入力パッドと、入力されたアナログ信号をデジタルデータに変換するＡＤ変換部とを備える半導体装置のＡＤ変換されるアナログ信号を選択する入力選択制御方法であり、生成するステップと、パッド番号に変換するステップと、アナログ・デジタル変換するステップとを具備する。生成するステップでは、入力端子（ＰＮ０−ＰＮ７）のそれぞれを識別するチャネル番号（ＣＨ０−ＣＨ７）のうちの１つを指定するチャネル指定信号（ＡＤＳＡ）が生成される。パッド番号に変換するステップでは、入力端子に関する情報に基づいて、チャネル指定信号（ＡＤＳＡ）により示されるチャネル番号がパッド番号に変換される。アナログ・デジタル変換するステップでは、指定されたパッド番号に対応するアナログ入力パッドから入力されるアナログ信号がアナログ・デジタル変換される。

本発明によれば、端子数の異なる各パッケージに搭載されても制御プログラムの流用性を維持する半導体装置、入力選択制御方法を提供することができる。また、アナログ入力パッドの配置の自由度が向上する。

本発明の実施の形態に係る半導体装置の構成を示すブロック図である。 本発明の実施の形態に係るアナログ入力部の構成を示すブロック図である。 本発明の実施の形態に係るチャネル指定カウンタの構成を示す図である。 本発明の実施の形態に係るチャネル変換部の構成を示す図である。 チャネル番号とチャネル指定信号と入力端子選択信号との関係を示す真理値表である。 製品情報信号Ｐが“０”のときの各信号のタイミングチャートである。 製品情報信号Ｐが“１”のときの各信号のタイミングチャートである。 入力信号とアナログ入力端子とアナログ入力パッドと結果格納バッファとの対応関係を説明する図である。 チャネル変換部２４０を有するアナログ入力選択部５０の構成を示す図である。

図面を参照して、本発明を実施するための形態を説明する。

図１は、本発明の実施の形態に係る半導体装置の概略構成を示すブロック図である。半導体装置は、ＡＤ変換機能を有する半導体チップ１０と、外部からアナログ信号を入力するアナログ入力端子ＰＮ０〜ＰＮ７とを具備する。半導体チップ１０が搭載される他のタイプのパッケージは、アナログ入力端子ＰＮ０〜ＰＮ５を具備する。外部と信号を入出力する端子は、パッケージによって本数や配置位置が定められ、上記以外にも電源端子や入出力端子等多くを備えるが、本発明に直接関連しないので省略する。ここでは、パッケージは、８個のアナログ入力端子ＰＮ０〜ＰＮ７を有するものと、６個のアナログ入力端子ＰＮ０〜ＰＮ５を有するものを例示する。アナログ入力端子ＰＮ０〜ＰＮ７／ＰＮ５は、それぞれＡＤ変換機能におけるチャネル番号ＣＨ０〜ＣＨ７／ＣＨ５に割り当てられる。したがって、アナログ入力端子ＰＮ０〜ＰＮ７／ＰＮ５は、チャネル番号によって識別することができる。

半導体チップ１０は、ＣＰＵ１１、メモリ１２を備えるマイクロコントローラであり、内部バス１４を介してアナログ入力部を制御してアナログ信号のデータを取り込む。アナログ入力部は、内部バス１４に接続される製品情報レジスタ１６、動作モード設定レジスタ１８、チャネル指定レジスタ２０、結果格納バッファ３０を備える。メモリ１４には、ＣＰＵ１１が実行するプログラムが格納される。また、メモリ１４は、処理すべきデータや処理結果を示すデータを格納してもよい。ＣＰＵ１１は、これらのレジスタ、バッファをアクセスし、アナログ入力部を制御する。

半導体チップ１０は、シリーズ化された製品の個別の仕様に関する情報を備える装置情報記憶部（図示せず）を具備する。半導体装置が製造されたときに、半導体装置の製品仕様に関する情報、すなわち、製品を識別するための情報が装置情報記憶部に書き込まれる。この情報は、例えば、製品を示す番号であってもよい。ＣＰＵ１１は、電源投入直後、あるいは、リセット直後のユーザプログラムが実行される前に、半導体チップ１０が搭載されるパッケージの情報を装置情報記憶部から製品情報レジスタ１６に設定する。これによって、半導体チップ１０は、シリーズ化された製品の仕様にカスタマイズされる。なお、図１では、製品１の状態として、アナログ入力端子ＰＮ０〜ＰＮ７が記載されているが、製品２の場合は、アナログ入力端子ＰＮ０〜ＰＮ５となる。また、製品情報レジスタ１６への情報の設定は、ＣＰＵ１１を経由せずにハードウェアにより直接行われてもよい。

図２は、アナログ入力部の構成を示すブロック図である。アナログ入力部は、前出の製品情報レジスタ１６、動作モード設定レジスタ１８、チャネル指定レジスタ２０、結果格納バッファ３０のほか、チャネル指定カウンタ２３、チャネル変換部２４、アナログ入力選択部５０、ＡＤ変換部６０を備える。

アナログ入力端子ＰＮ０〜ＰＮ７から入力されたアナログ信号は、ボンディングワイヤにより接続される半導体チップ１０上のアナログ入力パッドＰＡＤ０〜ＰＡＤ７を介してアナログ入力選択部５０に供給される。アナログ入力選択部５０は、チャネル変換部２４から供給される入力端子選択信号ＡＤＳＢに基づいて、入力されるアナログ信号の１つを選択してＡＤ変換部６０に供給する。ＡＤ変換部６０は、アナログ信号をデジタルデータに変換し、変換したデータを結果格納バッファ３０に格納する。結果格納バッファ３０は、チャネル指定カウンタ２３から出力されるチャネル指定信号ＡＤＳＡに基づいて、ＡＤ変換結果データを格納する位置を決定する。ＣＰＵ１１は、メモリ１２に格納されたプログラムに基づいて、内部バス１４を介して結果格納バッファ３０に格納されたデータを取り込み、データ処理する。

製品情報レジスタ１６は、半導体チップ１０が搭載される製品を識別するための情報を保持する。製品を識別することによって、シリーズ化された製品の個別の仕様を特定でき、アナログ入力端子数等を知ることが出来る。製品情報レジスタ１６に保持される情報は、製品情報信号Ｐによりチャネル指定カウンタ２３およびチャネル変換部２４に供給される。

動作モード設定レジスタ１８は、ＡＤ変換動作のモードを設定する情報を保持する。ＡＤ変換動作には、連続チャネルの信号をスキャンするようにＡＤ変換する連続スキャン動作モードと、指定したチャネルの信号をＡＤ変換する単チャネル動作モードとがある。動作モード設定レジスタ１８に保持される情報は、動作モード信号Ｓによりチャネル指定カウンタ２３に供給される。

チャネル指定レジスタ２０は、ＡＤ変換の入力チャネルを指定する。チャネル指定レジスタ２０に設定されたチャネル番号は、入力チャネル選択信号ＡＤＳによりチャネル指定カウンタ２３に供給される。ここでは、入力チャネル数は、最大８チャネル（ＣＨ０〜ＣＨ７）であるため、３ビットで入力チャネルを示すことが出来る。したがって、入力チャネル選択信号ＡＤＳは、ＡＤＳ０、ＡＤＳ１、ＡＤＳ２の３本の信号線を有する。

チャネル指定カウンタ２３は、動作モード信号Ｓにより示される動作モードで入力チャネルを指定するチャネル指定信号ＡＤＳＡを生成する。連続スキャン動作モードの場合は、ＡＤ変換を起動するＡＤ変換クロックＡＤＣＬＫに同期して、連続したチャネル番号が生成される。このとき、製品情報信号Ｐに基づいて、最大チャネル番号を超えると、最小チャネル番号（０）に戻るように制御される。単チャネル動作モードの場合は、チャネル指定レジスタ２０に指定されるチャネル番号に基づいて、チャネル指定信号ＡＤＳＡが生成される。チャネル指定信号ＡＤＳＡは、チャネル変換部２４および結果格納バッファ３０に供給される。チャネル指定信号ＡＤＳＡは、入力チャネル選択信号ＡＤＳと同様に、ＡＤＳＡ０、ＡＤＳＡ１、ＡＤＳＡ２の３本の信号線を有する。

チャネル変換部２４は、製品情報信号Ｐに基づいて、アナログ入力パッドＰＡＤを選択する入力端子選択信号ＡＤＳＢを生成する。すなわち、チャネル変換部２４は、入力されるチャネル指定信号ＡＤＳＡにより示されるチャネル番号から、チャネル番号によって識別されるアナログ入力端子に接続されるアナログ入力パッドＰＡＤを示す番号に変換して入力端子選択信号ＡＤＳＢを生成する。製品情報信号Ｐによって変換が異なり、ここでは８チャネル用と６チャネル用の変換が切り替わる。生成された入力端子選択信号ＡＤＳＢは、アナログ入力選択部５０に供給される。この入力端子選択信号ＡＤＳＢも同様に、ＡＤＳＢ０、ＡＤＳＢ１、ＡＤＳＢ２の３本の信号線を有する。

アナログ入力選択部５０は、アナログ入力パッドＰＡＤ０〜ＰＡＤ７のうちの入力端子選択信号ＡＤＳＢによって示されるパッドに入力される信号を選択し、ＡＤ変換部６０に出力する。ＡＤ変換部６０は、ＡＤ変換クロックＡＤＣＬＫに同期して、入力されるアナログ信号をデジタルデータに変換し、結果格納バッファ３０に出力する。ＡＤ変換が終了すると、ＡＤ変換部６０は、ＣＰＵ１１に対してＡＤ変換終了通知を出力する。連続スキャン動作の場合には、その製品における最大チャネル番号のＡＤ変換終了時にＡＤ変換終了通知を出力するようにして、ＣＰＵ１１の負荷を削減してもよい。

結果格納バッファ３０は、チャネル指定信号ＡＤＳＡによって示される所定の位置にＡＤ変換部６０から出力されるデジタルデータを格納する。連続スキャン動作モードで動作しているときは、チャネル指定信号ＡＤＳＡが順次切り替わるため、結果格納バッファ３０に連続してデジタルデータが格納される。換言すれば、チャネル指定信号ＡＤＳＡは、結果格納バッファ３０のアドレスを示す。結果格納バッファ３０に格納されたデータは、ＣＰＵ１１によって処理される。

図２には、８個のアナログ入力端子ＰＮ０〜ＰＮ７を有するパッケージに半導体チップ１０が搭載された場合の半導体装置が、破線で示される部分を含んで示される。また、６個のアナログ入力端子ＰＮ０〜ＰＮ５を有するパッケージに半導体チップ１０が搭載された半導体装置が、破線で示される部分を除いて示される。ここでは、アナログ入力端子ＰＮ０〜ＰＮ７を有するパッケージに搭載される場合、製品情報レジスタ１６には、“０”が格納される。このとき、製品情報信号Ｐは“０”を示す。アナログ入力端子ＰＮ０〜ＰＮ５を有するパッケージに搭載される場合、製品情報レジスタ１６には“１”が格納される。このとき、製品情報信号は“１”を示す。

図２に示されるように、製品情報信号Ｐが“０”及び“１”のとき、アナログ信号ＣＨ０〜ＣＨ３は、アナログ入力端子ＰＮ０〜ＰＮ３から入力され、アナログ入力パッドＰＡＤ０〜ＰＡＤ３を介してアナログ入力選択部５０に入力される。アナログ信号ＣＨ４〜ＣＨ５は、製品情報信号Ｐが“０”のときは、アナログ入力パッドＰＡＤ４〜ＰＡＤ５を介してアナログ入力選択部５０に入力される。製品情報信号Ｐが“１”のときは、アナログ信号ＣＨ４〜ＣＨ５は、アナログ入力パッドＰＡＤ６〜ＰＡＤ７を介してアナログ入力選択部５０に入力される。アナログ信号ＣＨ６〜ＣＨ７は、製品情報信号Ｐが“０”のときのみ入力される。このように、パッケージやそれらの配置位置に基づいて、製品毎にボンディングが変えられ、アナログ入力端子ＰＮ０〜ＰＮ７とアナログ入力パッドＰＡＤ０〜ＰＡＤ７との接続関係は異なっている。また、アナログ入力チャネル数も異なる。

図３は、チャネル指定カウンタ２３の構成を示すブロック図である。チャネル指定カウンタ２３は、Ｄフリップフロップ２１０〜２１２、セレクタ２２０〜２２２および２２５、ＡＮＤ回路２３１〜２３３、ＯＲ回路２１５、ＥＸ−ＯＲ回路２１７〜２１８を備える。連続スキャン動作モードの場合、最大チャネル番号が変わるため、チャネル指定カウンタ２３は、製品情報信号Ｐによって動作を変更する。ＡＮＤ回路２３１〜２３２、セレクタ２２５を除く部分は、ＡＤ変換クロックＡＤＣＬＫをカウントする通常の同期式カウンタである。ＡＮＤ回路２３１によってカウント５を検出し、ＡＮＤ回路２３２によってカウント７を検出する。セレクタ２２５は、製品情報信号Ｐに基づいて、カウント５またはカウント７の検出信号を選択し、ＯＲ回路２１５を介してＤフリップフロップ２１０〜２１２にリセット信号を供給する。

したがって、連続スキャン動作モードの場合、製品情報信号Ｐによって定まる最大カウント値をカウントすると、Ｄフリップフロップ２１０〜２１２はリセットされ、ゼロからカウントを開始することになる。なお、動作モード信号Ｓによってセレクタ２２０〜２２２が制御される。動作モード信号Ｓが“１”のとき、連続スキャン動作モードであり、セレクタ２２０〜２２２は、Ｄフリップフロップ２１０〜２１２にカウント値に基づいて次のカウント値を与える。動作モード信号Ｓが“０”のとき、単チャネル動作モードであり、セレクタ２２０〜２２２は、チャネル指定レジスタ２０から出力される入力チャネル選択信号ＡＤＳによって示されるチャネル番号をＤフリップフロップ２１０〜２１２に与える。その場合、チャネル指定信号ＡＤＳＡは、入力チャネル選択信号ＡＤＳと同じチャネルを示すことになる。

このチャネル指定信号ＡＤＳＡを製品情報信号Ｐに基づいて入力端子選択信号ＡＤＳＢに変換するチャネル変換部２４は、例えば、図４に示されるように、セレクタ２４３、ＥＸ−ＯＲ回路２４１、バッファ回路２４５〜２４７を備える。上記の接続関係によるチャネル指定信号ＡＤＳＡと入力端子選択信号ＡＤＳＢとの変換は、図５に示されるように、製品情報信号Ｐによって切り替わる真理値表により示される。この真理値表を回路によって実現すると、図４に示される回路となる。チャネル変換部２４は、このような論理回路によって実現することができるが、メモリを利用したテーブルによって実現してもよい。特に、変換の論理が複雑な場合には、有効である。

図６Ａは、製品情報信号Ｐが“０”のとき、すなわち、アナログ入力端子ＰＮ０〜ＰＮ７を有効にした製品の場合の各信号を示すタイミングチャートである。このとき、チャネル指定レジスタ２０には、最大チャネル番号７を設定することができ、図６Ａ（ａ）に示されるように、入力チャネル選択信号ＡＤＳは“７”を示す。連続スキャン動作モード（Ｓ＝１）のとき、チャネル指定カウンタ２３は、０〜７をカウントし、図６Ａ（ｂ）に示されるように、チャネル指定信号ＡＤＳＡは、“０”〜“７”を繰り返し示す。

チャネル変換部２４は、このチャネル指定信号ＡＤＳＡを、図６Ａ（ｃ）に示されるように、“０”〜“７”を繰り返す入力端子選択信号ＡＤＳＢに変換する。ここでは、Ｐ＝０のとき、全てのアナログ入力パッドＰＡＤ０〜ＰＡＤ７は、アナログ入力端子ＰＮ０〜ＰＮ７に接続されるので、チャネル指定信号ＡＤＳＡで示される番号と、入力端子選択信号ＡＤＳＢで示される番号とは同じになる。したがって、入力端子選択信号ＡＤＳＢによって指定されたアナログ入力パッドＰＡＤ０〜ＰＡＤ７を介して、アナログ入力端子ＰＮ０〜ＰＮ７に入力されるアナログ信号ＣＨ０〜ＣＨ７が入力される（図６Ａ（ｄ））。入力されたデジタルデータは、それぞれ結果格納バッファ３０のチャネル番号に対応する位置に格納される。

図６Ｂは、製品情報信号Ｐが“１”のとき、すなわち、アナログ入力端子ＰＮ０〜ＰＮ５を有効にした製品の場合の各信号を示すタイミングチャートである。このとき、チャネル指定レジスタ２０には、最大チャネル番号５を指定することができ、図６Ｂ（ａ）に示されるように、入力チャネル選択信号ＡＤＳは“５”を示す。連続スキャン動作モード（Ｓ＝１）のとき、チャネル指定カウンタ２３は、０〜５をカウントし、図６Ｂ（ｂ）に示されるように、チャネル指定信号ＡＤＳＡは、“０”〜“５”を繰り返し示す。

チャネル変換部２４は、このチャネル指定信号ＡＤＳＡを、図６Ｂ（ｃ）に示されるように、“０”〜“３”、“６”〜“７”を繰り返す入力端子選択信号ＡＤＳＢに変換する。ここでは、Ｐ＝１のとき、アナログ入力パッドＰＡＤ４、ＰＡＤ５はアナログ入力端子に接続されていないため、チャネル指定信号ＡＤＳＡで示される番号と、入力端子選択信号ＡＤＳＢで示される番号とは異なる。したがって、入力端子選択信号ＡＤＳＢによって指定されたアナログ入力パッドＰＡＤ０〜ＰＡＤ３、ＰＡＤ６〜ＰＡＤ７を介して、アナログ入力端子ＰＮ０〜ＰＮ５に入力されるアナログ信号ＣＨ０〜ＣＨ５が入力される（図６Ｂ（ｄ））。入力されたデジタルデータは、それぞれ結果格納バッファ３０のチャネル番号に対応する位置に格納される。

したがって、図７（ａ）に示されるように、製品１では８チャネルのアナログ入力に対してアナログ入力端子ＰＮ０〜ＰＮ７が対応し、アナログ入力端子ＰＮ０〜ＰＮ７に接続されるアナログ入力パッドＰＡＤ０〜ＰＡＤ７を介して、アナログ信号が入力される。入力されたアナログ信号はＡＤ変換され、ＡＤ変換の結果を示すデジタルデータが結果格納バッファ３０にチャネル番号順（ＣＨ０〜ＣＨ７）に格納される。連続スキャン動作モードのときには、このチャネル番号順に全てのチャネルの信号がスキャンの対象となる。

一方、図７（ｂ）に示されるように、６チャネルのアナログ入力を有する製品２の場合、６チャネルのアナログ入力に対してアナログ入力端子ＰＮ０〜ＰＮ５が対応し、アナログ入力端子ＰＮ０〜ＰＮ５に接続されるアナログ入力パッドＰＡＤ０〜ＰＡＤ３、ＰＤＡ６〜ＰＡＤ７を介して、アナログ信号が入力される。アナログ入力パッドＰＡＤ４、ＰＡＤ５は、未使用パッドとなる。入力されたアナログ信号はＡＤ変換され、ＡＤ変換の結果を示すデジタルデータが結果格納バッファ３０にチャネル番号順（ＣＨ０〜ＣＨ５）に格納される。連続スキャン動作モードのときには、このチャネル番号順に連続した６チャネルの信号がスキャンの対象となる。

上述のように、本発明では、製品情報レジスタ１６に設定された情報に基づいて、チャネル選択部２４において、パッケージ上のアナログ入力端子ＰＮ０〜ＰＮ７と、半導体チップ上のアナログ入力パッドＰＡＤ０〜ＰＡＤ７との対応関係が設定される。したがって、製品毎に異なるピン配置となって、アナログ入力パッドＰＡＤ０〜ＰＡＤ７の並びとアナログ入力端子ＰＮ０〜ＰＮ７の並びとが一致しない場合にも、同じように連続したチャネル番号で連続スキャン動作が可能になる。すなわち、ＣＰＵ１１で実行されるプログラムにおいて、どのアナログ入力パッドがアナログ入力端子に接続されているかを意識する必要はない。

したがって、同じ回路の半導体チップを端子数（ピン数）の異なる複数の製品パッケージに搭載する場合にも、ＡＤ変換のスキャン対象アナログ入力チャネルを離散的に指定することがなく、ソフトウェア制御の複雑化、ソフトウェア流用性の低下を防止できる。また、アナログ入力端子および入力パッドの位置の偏りによる各パッケージの組み立て性への阻害要因とならず、半導体チップの設計における入力パッドの配置に対する自由度が増し、配置設計を容易にすることができる。

なお、本実施の形態では、アナログ入力パッド数を８、製品選択によって選択可能なアナログ入力ピン数を８および６とし、入力チャネル選択信号ＡＤＳ、チャネル指定信号ＡＤＳＡ、入力端子選択信号ＡＤＳＢは、それぞれ３本の信号線により示して説明したが、アナログ入力パッド数ｎが増減しても同じように実現できることは自明である。また、ここでは、連続スキャン動作モードを中心に説明したが、ＡＤ変換機能は、単一チャネル、任意のタイミングでＡＤ変換を行うことも容易に可能である。さらに、連続スキャン動作は、開始する入力チャネルをＣＨ０に限定するものではなく、各パッケージにおけるアナログ入力ピンに含まれる任意の入力チャネルから、別の任意の入力チャネルまでの範囲で選択が可能となる機能を備えてもよい。また、上述では、異なる入力端子数におけるチャネル変換を説明したが、アナログ入力端子、アナログ入力パッドの位置の入れ替えに対する変換であってもよい。

また、上述では、チャネル指定信号ＡＤＳＡに対してチャネル変換を行ったが、図８に示されるように、アナログ入力選択部５０においてチャネル変換を行ってもよい。ここでは、アナログ入力選択部５０は、デコーダ５１と、スイッチ５８と、セレクタ５２〜５５を含むチャネル変換部２４０とを備える。

デコーダ５１は、チャネル指定カウンタ２３から出力されたチャネル指定信号ＡＤＳＡに基づいて、チャネル毎にアクティブになって入力チャネルを指定する信号を出力する。チャネル変換部２４０は、製品情報信号Ｐに基づいて、チャネル毎に指定する信号を変換してスイッチ５８に供給する。スイッチ５８は、指定された位置のスイッチを閉成し、アナログ入力パッドＰＡＤ０〜ＰＡＤ７に入力された信号のうちの指定された入力信号をＡＤ変換部６０に供給する。

この場合のＡＤ変換の動作を示すタイミングチャートは、図６Ａ、６Ｂに示され、先に説明されたものと同一であるので、説明を省略する。また、アナログ入力端子ＰＮ０〜ＰＮ７、アナログ入力パッドＰＡＤ０〜ＰＡＤ７、結果格納バッファ３０の格納位置の対応関係も、図７に示されるように、先に説明されたものと同一であるので、説明を省略する。図８に示されるチャネル変換部２４０は、チャネル指定信号をデコード後に変換し、先に示したチャネル変換部２４は、デコード前に変換する点が異なる。これにより、半導体チップの設計段階において、ＩＯ部分の回路構成を先行して確定することが可能な場合、ＡＤ変化装置の制御回路が複雑にならず、他の半導体チップを開発する際にもこのＡＤ変換装置の制御回路部分の流用性が高まるメリットがある。

本発明の半導体装置は、パッケージ上のアナログ入力ピンの配列に沿って１端子ずつ停止なくアナログ入力ピンを切替えながら連続的にＡＤ変換を実行するスキャン機能を有するＡＤ変換装置を搭載する。ピン数が異なる複数のパッケージに半導体チップを搭載する場合、各パッケージのＡＤ変換装置用のアナログ入力ピン用にボンディングするために、半導体チップ上に配置された各アナログ入力チャネル用のアナログ入力パッドの論理的チャネル番号の割り付けを、半導体集積回路内部の制御により適切な物理的位置に配置されたアナログ入力パッドが選択されるよう変更する。これによって、ＡＤ変換装置への制御プログラムに関して高い流用性を維持しつつ、ピン数の異なる各パッケージへの組立性の改善を実現することができる。

１０ 半導体チップ
１１ ＣＰＵ
１２ メモリ
１４ バス
１６ 製品情報レジスタ
１８ 動作モード設定レジスタ
２０ チャネル指定レジスタ
２３ チャネル指定カウンタ
２４ チャネル変換部
３０ 結果格納バッファ
５０ アナログ入力選択部（ＭＰＸ）
５１ デコーダ
５２〜５５ セレクタ
５８ スイッチ
６０ ＡＤ変換部
２１０〜２１２ Ｄフリップフロップ
２１５ ＯＲ回路
２１７、２１８ ＥＸ−ＯＲ回路
２２０〜２２２、２２５ セレクタ
２３１〜２３３ ＡＮＤ回路
２４０ チャネル変換部
２４１ ＥＸ−ＯＲ回路
２４３ セレクタ
２４５〜２４７ バッファ回路
ＡＤＳ 入力チャネル選択信号
ＡＤＳＡ チャネル指定信号
ＡＤＳＢ 入力端子選択信号
ＰＡＤ０〜ＰＡＤ７ アナログ入力パッド
ＰＮ０〜ＰＮ７ アナログ入力端子

Claims (12)

1. チャネル番号により識別され、アナログ信号を入力する複数の入力端子と、
   パッド番号により識別され、前記入力端子に接続されるアナログ入力パッドと、
   前記入力端子に関する情報を保持する情報保持部と、
   前記入力端子のそれぞれを識別するチャネル番号のうちの１つを指定するチャネル指定信号を生成するチャネル指定部と、
   前記情報に基づいて、前記チャネル指定信号により示される前記チャネル番号を前記パッド番号に変換するチャネル変換部と、
   指定された前記パッド番号に対応する前記アナログ入力パッドから入力される前記アナログ信号をアナログ・デジタル変換するＡＤ変換部と
   を具備する半導体装置。
2. 前記情報は、電源が投入された直後、または、リセットされた直後であって、ユーザプログラムが実行される前に前記情報保持部に設定される
   請求項１に記載の半導体装置。
3. 前記アナログ入力パッドに接続され、前記アナログ入力パッドから入力される前記アナログ信号のうちの前記チャネル指定信号に基づいて選択された信号を出力する入力信号選択回路をさらに具備する
   請求項１または請求項２に記載の半導体装置。
4. 前記チャネル指定信号をデコードするデコーダと、
   前記アナログ入力パッドから入力される信号のうちの選択された信号を前記ＡＤ変換部に出力するスイッチと
   を含む入力信号選択回路をさらに具備し、
   前記チャネル変換部は前記デコーダの出力を変換して前記スイッチに供給する
   請求項１または請求項２に記載の半導体装置。
5. 前記チャネル指定部は、
   単一の前記チャネル番号を保持するチャネル指定レジスタと、
   連続する前記チャネル番号を生成するチャネル指定カウンタと
   を備え、
   前記チャネル指定カウンタは前記情報に基づいて最大カウントを変える
   請求項１から請求項４のいずれかに記載の半導体装置。
6. さらに、前記ＡＤ変換部から出力されるデジタルデータを、前記チャネル指定信号に基づいて、前記チャネル番号に対応する位置に格納する結果格納バッファを具備する
   請求項１から請求項５のいずれかに記載の半導体装置。
7. 前記結果格納バッファに格納された前記デジタルデータを取り出して処理するＣＰＵをさらに具備する
   請求項１から請求項６のいずれかに記載の半導体装置。
8. 前記ＣＰＵは、前記情報を前記情報保持部に設定する
   請求項７に記載の半導体装置。
9. チャネル番号により識別され、アナログ信号を入力する複数の入力端子と、
   パッド番号により識別され、前記入力端子に接続されるアナログ入力パッドと、
   入力された前記アナログ信号をデジタルデータに変換するＡＤ変換部と
   を備える半導体装置のＡＤ変換される前記アナログ信号を選択する入力選択制御方法であって、
   前記入力端子のそれぞれを識別するチャネル番号のうちの１つを指定するチャネル指定信号を生成するステップと、
   前記入力端子に関する情報に基づいて、前記チャネル指定信号により示されるチャネル番号を前記パッド番号に変換するステップと、
   指定された前記パッド番号に対応する前記アナログ入力パッドから入力される前記アナログ信号をアナログ・デジタル変換するステップと
   を具備する入力選択制御方法。
10. 前記半導体装置に電源が投入された直後、または、前記半導体装置にリセット信号がアクティブになった直後であって、ユーザプログラムが実行される前に、前記情報をレジスタに設定するステップをさらに具備する
    請求項９に記載の入力選択制御方法。
11. 前記チャネル指定信号に基づいて、前記アナログ入力パッドから入力される前記アナログ信号のうちの１つを選択して前記ＡＤ変換部に供給するステップをさらに具備する
    請求項９または請求項１０に記載の入力選択制御方法。
12. 前記チャネル指定信号に基づいて、前記デジタルデータを結果格納バッファの前記チャネル番号に対応する位置に格納するステップをさらに具備する
    請求項９から請求項１１のいずれかに記載の入力選択制御方法。

Images