JPH08123622A - Ａ／ｄ変換方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 Ａ／Ｄ変換された複数の変換データを個別に
記憶し、それらをランダムに、連続して読み出す。 【構成】 内部データバス１より供給されたスタートフ
ラグと所定の入力チャンネルからなる制御データがＲＡ
Ｍ３に記憶され、変換スタート制御回路６は、所定のタ
イミングで、制御データにより指定された入力チャンネ
ルに供給されたアナログ信号を、アナログマルチプレク
サ１４により順に出力させ、サンプルホールド回路１６
を介してＡ／Ｄコンバータ１８に供給させる。Ａ／Ｄコ
ンバータ１８は、供給されたアナログ信号をディジタル
信号に変換し、記憶部１１に供給する。記憶部１１は、
供給されたディジタル信号に対応する変換データを、元
のアナログ信号が入力された入力チャンネルに対応する
Ａ／Ｄデータレジスタに記憶する。また、この変換デー
タは、ランダムに連続して読み出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換するＡ／Ｄ変換方法および装置に関す
る。

【０００２】

【従来の技術】従来、マイクロコンピュータ（以下マイ
コンと略す）に内蔵されているＡ／Ｄコンバータにおい
ては、所定のアプリケーションソフトウェア（以下アプ
リケーションソフトと略す）に従って、図５のフローチ
ャートに示すような処理が行われている。最初に、ステ
ップＳ１において、所定の入力チャンネル１に供給され
たアナログ信号が、Ａ／Ｄコンバータにより、ディジタ
ル信号に変換される。変換データは、所定の変換値格納
レジスタに供給され、そこで記憶される。

【０００３】Ａ／Ｄコンバータにより、入力チャンネル
１より入力されたアナログ信号のディジタル信号への変
換が終了すると、ステップＳ２において、アプリケーシ
ョンソフトにより、所定の終了割り込みが発生される。
この終了割り込みが発生されると、ステップＳ３におい
て、所定のデータ取り込みプログラムが起動され、変換
値格納レジスタに記憶された変換データが読み込まれた
後、例えばマイコンに内蔵されたＲＡＭに供給され、入
力チャンネル１に対応する所定のアドレスに記憶され
る。

【０００４】次に、ステップＳ４において、所定の入力
チャンネル２に供給されたアナログ信号が、Ａ／Ｄコン
バータに供給される。Ａ／Ｄコンバータにより、そこに
供給されたアナログ信号が、ディジタル信号に変換され
る。変換データは、変換値格納レジスタに供給され、記
憶される。

【０００５】Ａ／Ｄコンバータにより、入力チャンネル
２より入力されたアナログ信号のディジタル信号への変
換が終了すると、ステップＳ５において、アプリケーシ
ョンソフトにより、所定の終了割り込みが発生される。
この終了割り込みが発生されると、ステップＳ６におい
て、所定のデータ取り込みプログラムが起動され、変換
値格納レジスタに記憶された変換データが読み込まれた
後、ＲＡＭに供給され、入力チャンネル２に対応する所
定のアドレスに記憶される。

【０００６】ステップＳ７以降においても、その詳細な
説明は省略するが、上述した場合と同様の処理が、残り
の入力チャンネルの回数だけ繰り返されることにより、
複数の入力チャンネルよりそれぞれ入力された複数のア
ナログ信号が、順次ディジタル信号に変換され、対応す
る変換データが変換値格納レジスタを介して、ＲＡＭに
供給される。ＲＡＭに供給された変換データは、元のア
ナログ信号が入力された入力チャンネルに対応したＲＡ
Ｍ上の所定のアドレスにそれぞれ記憶される。

【０００７】

【発明が解決しようとする課題】従来の装置において
は、このように、変換値格納レジスタは、マイコンに１
つだけしか備えられていないため、連続して読み込みが
可能な変換データは、所定の入力チャンネルに対応する
１つの変換データに限られる課題があった。

【０００８】また、アプリケーションソフトは、所定の
チャンネルから入力されたアナログ信号をディジタル信
号に変換し、対応する変換データを変換値格納レジスタ
に供給した後、読み出す一連の処理が、入力チャンネル
数分だけ繰り返し記述した構成とならざるを得ず、チャ
ンネル数が増えるのに伴って、アプリケーションソフト
の構成が複雑になる課題があった。

【０００９】さらに、変換値格納レジスタに記憶された
ディジタル信号を、ランダムに連続して読み出すように
するためには、変換値格納レジスタに記憶されたディジ
タル信号を一旦マイコンに内蔵されたＲＡＭに供給し、
そこに記憶させるようにしなければならず、機器構成が
複雑になる課題があった。

【００１０】本発明はこのような状況に鑑みてなされた
ものであり、アプリケーションソフトの構成を簡単に
し、簡単な機器構成で、複数の入力チャンネルから入力
されたアナログ信号に対応する複数のディジタル信号
を、ランダムな順番で連続して読み出すことができるよ
うにするものである。

【００１１】

【課題を解決するための手段】請求項１に記載のＡ／Ｄ
変換方法は、複数の入力チャンネルのうち、所定のもの
を指定し、複数の入力チャンネルにそれぞれ供給された
複数のアナログ信号のうち、指定された入力チャンネル
の所定のものに供給されたアナログ信号を順に、選択的
に出力し、アナログ信号を、順次、ディジタル信号に変
換し、ディジタル信号を、ディジタル信号の元のアナロ
グ信号が入力された入力チャンネルに対応させて、個別
に記憶することを特徴とする。

【００１２】入力チャンネルに対応させて、個別に記憶
されたディジタル信号は、所定のタイミングで、ランダ
ムに読み出されるようにすることができる。

【００１３】請求項３に記載のＡ／Ｄ変換装置は、複数
の入力チャンネルのうち、所定のものを指定する指定手
段（例えば図１のＲＡＭ３）と、複数の入力チャンネル
にそれぞれ供給された複数のアナログ信号のうち、指定
手段により指定された入力チャンネルの所定のものに供
給されたアナログ信号を順に、選択的に出力する出力手
段（例えば図１の変換スタート制御回路６とアナログマ
ルチプレクサ１４）と、出力手段より出力されたアナロ
グ信号を、順次、ディジタル信号に変換する変換手段
（例えば図１のＡ／Ｄ制御回路９とＡ／Ｄコンバータ１
８）と、変換手段により変換されたディジタル信号を、
ディジタル信号の元のアナログ信号が入力された入力チ
ャンネルに対応させて、個別に記憶する記憶手段（例え
ば図１の記憶部１１）とを備えることを特徴とする。

【００１４】記憶手段により、入力チャンネルに対応さ
せて、個別に記憶されたディジタル信号は、所定のタイ
ミングで、ランダムに読み出されるようにすることがで
きる。

【００１５】

【作用】請求項１または３に記載のＡ／Ｄ変換方法また
は装置においては、複数の入力チャンネルを介して入力
された複数のアナログ信号のうち、指定されたものを、
順にディジタル信号に変換し、元のアナログ信号が入力
された入力チャンネルに対応させて、個別に記憶する。
従って、入力されたアナログ信号の指定されたものを一
括してディジタル信号に変換し、それらを個別に記憶さ
せておくことができるため、変換処理と読み出し処理を
分離することができ、機器構成やプログラムの構造を簡
単にすることができる。また、変換後は、変換されたデ
ィジタル信号の任意のものを、所定のタイミングで、連
続して読み出すことができる。

【００１６】請求項２または４に記載のＡ／Ｄ変換方法
または装置においては、入力チャンネルに対応して記憶
されたディジタル信号は、ランダムに読み出される。従
って、ディジタル信号を読み出すプログラムにおいて
は、ディジタル信号を任意の順番で、連続して読み出す
ように記述することができ、プログラムの作成を容易に
することができる。

【００１７】

【実施例】図１は、本発明のＡ／Ｄ変換装置の一実施例
の構成を示すブロック図である。ＲＡＭ３は、内部デー
タバス（バス）１，２を介して、所定のアプリケーショ
ンソフトウェア（アプリケーションソフト）の制御によ
り供給される、Ａ／Ｄ変換を開始するよう指示するスタ
ートフラグと、Ａ／Ｄ変換を行うべきアナログ信号が入
力される、入力チャンネルを指示する１つまたは複数の
チャンネル番号からなる制御データを記憶するようにな
されている。

【００１８】変換スタート制御回路６は、所定の制御プ
ログラムに従って、ＲＡＭ３に記憶されているスタート
フラグが１であるか否かを判定し、スタートフラグが１
であると判定された場合、即ち、所定のアプリケーショ
ンソフトによりＡ／Ｄ変換処理の開始が指示された場
合、Ａ／Ｄ変換処理を実行するために、所定のＡ／Ｄ変
換タイミング制御プログラムを起動し、バス４を介して
ＲＡＭ３より供給された制御データに基づいて、各部を
制御するようになされている。また、Ａ／Ｄ変換処理が
終了したとき、所定のＡ／Ｄ変換終了割り込みを発生す
るようになされている。

【００１９】Ａ／Ｄ制御回路９は、変換スタート制御回
路６より制御信号線８を介して供給された制御信号に従
って、所定の制御信号を発生し、それを後述するＡ／Ｄ
コンバータ１８または記憶部１１に制御信号線１２また
は１０を介して供給するようになされている。

【００２０】アナログマルチプレクサ１４は、１２個の
入力チャンネル（ＣＨ０乃至ＣＨ１１）を有し、バス１
３を介して変換スタート制御回路６より供給された制御
信号に従って、入力チャンネルＣＨ０乃至ＣＨ１１に供
給されたアナログ信号のうちのいずれかを選択的に入力
し、出力するようになされている。

【００２１】サンプルホールド回路１６は、アナログマ
ルチプレクサ１４より、信号線１５を介して入力された
アナログ信号の信号レベルを、所定の期間だけ保持する
ようになされている。

【００２２】Ａ／Ｄコンバータ１８は、信号線１７を介
して供給されたアナログ信号を、サンプルホールド回路
１６により、その信号レベルが保持されている間に、デ
ィジタル信号に変換し、バス１９を介して記憶部１１に
供給するようになされている。

【００２３】記憶部１１は、１２個のＡ／Ｄデータレジ
スタ１０１乃至１１２により構成され、Ａ／Ｄ制御回路
９より信号線１０を介して供給される制御信号に従っ
て、Ａ／Ｄコンバータ１８よりバス１９を介して供給さ
れるディジタル信号に対応する変換データを、対応する
所定のＡ／Ｄデータレジスタにそれぞれ記憶させるよう
になされている。

【００２４】即ち、Ａ／Ｄデータレジスタ１０１乃至１
１２は、アナログマルチプレクサ１４の入力チャンネル
ＣＨ０乃至ＣＨ１１にそれぞれ対応し、変換データは、
元のアナログ信号が入力された入力チャンネルに対応す
るＡ／Ｄデータレジスタに記憶される。また、Ａ／Ｄデ
ータレジスタ１０１乃至１１２は、それぞれ１バイトの
ディジタル信号を記憶することができるようになされて
いる。

【００２５】次に、図２乃至図４を参照して、その動作
を説明する。図２は、変換スタート制御回路６によりＡ
／Ｄ変換が開始されるタイミングと、データ取り込み処
理が行われるタイミングを示すタイムチャートである。
図３は、Ａ／Ｄ変換タイミング制御プログラムのフロー
チャートであり、図４は、変換スタート制御回路６によ
り、Ａ／Ｄ変換処理が終了したときに発生されるＡ／Ｄ
変換終了割り込みにより起動される、割り込み処理プロ
グラムのフローチャートである。

【００２６】最初に、アプリケーションソフトにより、
スタートフラグとしての１とＡ／Ｄ変換を実行すべき１
つまたは複数の入力チャンネルからなる制御データが、
バス１，２を介してＲＡＭ３に供給される。この場合、
入力チャンネルとして、ＣＨ０乃至ＣＨ１１がＲＡＭ３
に供給されたものとする。また、変換スタート制御回路
６は、所定の制御プログラムに基づいて、図示せぬタイ
ミング信号発生器より供給される基準信号が、所定の基
準電位より高いＨレベルに変化する回数をカウントす
る。

【００２７】ＲＡＭ３にセットされたスタートフラグ
は、変換スタート制御回路６により、所定の時間間隔で
絶えず読み出され、スタートフラグに１がセットされた
か否かが判定される。スタートフラグに１がセットされ
ていないと判定された場合、何も処理を行わず、引き続
き、ＲＡＭ３からのスタートフラグの読み出しと、スタ
ートフラグに１がセットされたか否かの判定処理が繰り
返される。

【００２８】スタートフラグに１がセットされたと判定
された場合、変換スタート制御回路６の制御プログラム
は、所定のＡ／Ｄ変換タイミング制御プログラムを起動
し、Ａ／Ｄ変換タイミング制御処理を開始する。

【００２９】図３は、このＡ／Ｄ変換タイミング制御プ
ログラムの処理手順を説明するためのフローチャートで
ある。まず、ステップＳ１１において、変換スタート制
御回路６の制御プログラムによりカウントされたカウン
ト値が、例えば奇数であるか否かが判定され、カウント
値が奇数でないと判定された場合、何も処理を行わず、
リターンする。そして、制御プログラムにより、スター
トフラグに１がセットされているかが否かが再度判定さ
れ、１がセットされていると判定された場合、Ａ／Ｄ変
換タイミング制御プログラムが再度、起動される。

【００３０】一方、ステップＳ１１において、カウント
値が奇数であると判定された場合（図２の時刻ｔ１）、
ステップＳ１２に進み、Ａ／Ｄ変換処理が実行される。

【００３１】即ち、変換スタート制御回路６は、まず、
ＲＡＭ３よりバス４を介して供給された制御データに基
づいて、アナログマルチプレクサ１４に対して、入力チ
ャンネルＣＨ０乃至ＣＨ１１に供給されたアナログ信号
のうち、制御データにより指定された入力チャンネルに
供給されたアナログ信号を順に、選択的に入力し、出力
するようバス１４を介して指令する。いま、入力チャン
ネルＣＨ０に供給されたアナログ信号を出力するようバ
ス１４を介して指令したものとする。

【００３２】この指令に従って、アナログマルチプレク
サ１４は、入力チャンネルＣＨ０より、所定のアナログ
信号を入力し、それを信号線１５を介して、サンプルホ
ールド回路１６に供給する。サンプルホールド回路１６
は、アナログマルチプレクサ１４より信号線１５を介し
て入力された所定のアナログ信号を保持しながら、それ
を信号線１７を介して、Ａ／Ｄコンバータ１８に供給す
る。

【００３３】一方、変換スタート制御回路６は、Ａ／Ｄ
制御回路９に対して、Ａ／Ｄコンバータ１８に所定の制
御信号を供給するよう指令するとともに、記憶部１１に
対して、記憶部１１を構成するＡ／Ｄデータレジスタ１
０１乃至１１２のうち、現在、Ａ／Ｄコンバータ１８に
供給されたアナログ信号が入力された入力チャンネルに
対応する、所定のＡ／Ｄデータレジスタ（いまの場合、
Ａ／Ｄデータレジスタ１０１）に、Ａ／Ｄコンバータ１
８より出力されたディジタル信号に対応する変換データ
を記憶させるよう指令する。

【００３４】Ａ／Ｄ制御回路９は、変換スタート制御回
路６からの指令に従って、Ａ／Ｄコンバータ１８に対し
て、サンプルホールド回路１６より信号線１７を介して
入力されたアナログ信号を、ディジタル信号に変換し、
バス１９を介して記憶部１１に出力するよう指示する所
定の制御信号を、制御信号線１２を介して供給する。

【００３５】Ａ／Ｄコンバータ１８は、Ａ／Ｄ制御回路
９より、制御信号線１２を介して供給された制御信号に
従って、サンプルホールド回路１６より信号線１７を介
して供給されたアナログ信号をディジタル信号に変換
し、バス１９を介して記憶部１１に供給する。

【００３６】記憶部１１は、Ａ／Ｄ制御回路９からの指
令に従って、Ａ／Ｄコンバータ１８より、バス１９を介
して供給されたディジタル信号に対応する１バイトの変
換データを、この変換データの元のアナログ信号が入力
された入力チャンネルＣＨ０に対応するＡ／Ｄデータレ
ジスタ（この場合Ａ／Ｄデータレジスタ１０１）に記憶
させる。

【００３７】このようにして、入力チャンネルＣＨ０よ
り入力されたアナログ信号がディジタル信号に変換さ
れ、変換されたディジタル信号に対応する１バイトの変
換データが、入力チャンネルＣＨ０に対応するＡ／Ｄデ
ータレジスタ１０１に記憶される。

【００３８】次に、変換スタート制御回路６は、詳細な
説明は省略するが、上述した場合と同様にして、アナロ
グマルチプレクサ１４、Ａ／Ｄコンバータ１８およびＡ
／Ｄ制御回路９を制御し、入力チャンネルＣＨ１より入
力されたアナログ信号をディジタル信号に変換し、記憶
部１１に供給させる。記憶部１１は、供給されたディジ
タル信号に対応する変換データを、入力チャンネルＣＨ
１に対応するＡ／Ｄデータレジスタ１０２に記憶させ
る。

【００３９】以下、入力チャンネルＣＨ０，ＣＨ１の場
合と同様にして、入力チャンネルＣＨ２乃至ＣＨ１１よ
り入力されたアナログ信号が、それぞれディジタル信号
に変換され、対応する変換データが、それぞれ対応する
Ａ／Ｄデータレジスタ１０３乃至１１２に記憶される。

【００４０】このようにして、アナログマルチプレクサ
１４の入力チャンネルＣＨ０乃至ＣＨ１１より入力され
たアナログ信号に対するＡ／Ｄ変換処理がすべて終了す
ると、変換スタート制御回路６のＡ／Ｄ変換タイミング
制御プログラムは、ステップＳ１２において、Ａ／Ｄ変
換終了割り込みを発生する（図２の時刻ｔ２）。これに
より、所定の割り込み処理プログラムが起動される。

【００４１】図４は、この割り込み処理プログラムのフ
ローチャートである。この割り込み処理プログラムは、
ステップＳ２１において、記憶部１１のＡ／Ｄデータレ
ジスタ１０１乃至１１２に記憶された変換データを取り
込み（図２の時刻ｔ３）、取り込んだ変換データに対し
て所定の処理、例えば所定の計算処理等を行い、リター
ンする。これにより、Ａ／Ｄ変換タイミング制御プログ
ラム（図３）に制御が移り、Ａ／Ｄ変換タイミング制御
プログラムは、ステップＳ１２におけるＡ／Ｄ変換処理
を終了し、リターンする。そして、変換スタート制御回
路６の制御プログラムに制御が移る。

【００４２】アプリケーションソフトは、引き続きＡ／
Ｄ変換処理を行う場合、ＲＡＭ３に設定したスタートフ
ラグを１のままの状態にしておく。その結果、変換スタ
ート制御回路６の制御プログラムにより、所定のタイミ
ングで、再度ＲＡＭ３に記憶されているスタートフラグ
の値が読み込まれ、この場合、その値が１であるから、
再度、図３に示したＡ／Ｄ変換タイミング制御プログラ
ムが起動される。

【００４３】起動された、Ａ／Ｄ変換タイミング制御プ
ログラムは、上述した場合と同様の処理を繰り返す。

【００４４】従って、上述した場合と同様にして、基準
信号がＨレベルに変化する周期の２倍の周期Ｔで、指定
された入力チャンネルに供給されたアナログ信号がディ
ジタル信号に変換され、変換されたディジタル信号に対
応する変換データが、順次、記憶部１１の対応するＡ／
Ｄデータレジスタに記憶される。また、記憶された変換
データは、同様に、周期Ｔで所定の割り込みプログラム
により取り込まれる。

【００４５】なお、上記実施例においては、入力チャン
ネル数、および記憶部１１を構成するＡ／Ｄ変換データ
レジスタの数を１２としたが、他の任意の数とすること
ができる。

【００４６】また、上記実施例においては、Ａ／Ｄ変換
を行うタイミングおよび変換されたディジタル信号に対
応する変換データを取り込むタイミングを、基準信号の
２倍の周期に対応させるようにしたが、これらのタイミ
ングは、基準信号の周期のＮ倍（Ｎは任意の自然数）に
対応させるように設定することが可能であり、また、他
の任意のタイミングに設定することも可能である。

【００４７】さらに、上記実施例においては、Ａ／Ｄ変
換データレジスタの大きさを１バイトとしたが、これに
限定されるものではない。

【００４８】

【発明の効果】請求項１または３に記載のＡ／Ｄ変換方
法または装置によれば、複数の入力チャンネルを介して
入力された複数のアナログ信号のうち、指定されたもの
を、順にディジタル信号に変換し、元のアナログ信号が
入力された入力チャンネルに対応させて、個別に記憶す
るようにしたので、入力されたアナログ信号の指定され
たものを一括してディジタル信号に変換し、それらを個
別に記憶させておくことができるため、変換処理と読み
出し処理を分離することができ、機器構成やプログラム
の構造を簡単にすることができる。また、変換後は、変
換されたディジタル信号の任意のものを、所定のタイミ
ングで連続して読み出すことができる。従って、プログ
ラムの作成時の自由度が向上し、作成効率を上げること
が可能となる。

【００４９】請求項２または４に記載のＡ／Ｄ変換方法
または装置によれば、入力チャンネルに対応して記憶さ
れた各ディジタル信号は、ランダムに読み出されるよう
にしたので、ディジタル信号を読み出すプログラムにお
いては、ディジタル信号を任意の順番で、連続して読み
出すように記述することができ、プログラムの作成を容
易にすることができる。従って、ソフトウェアを効率的
に作成することが可能となる。

【図面の簡単な説明】

【図１】本発明のＡ／Ｄ変換装置の一実施例の構成を示
すブロック図である。

【図２】図１に示したＡ／Ｄ変換装置の動作を示すタイ
ムチャートである。

【図３】Ａ／Ｄ変換タイミング制御プログラムを説明す
るためのフローチャートである。

【図４】割り込み処理プログラムを説明するためのフロ
ーチャートである。

【図５】従来の装置において実行されるアプリケーショ
ンソフトウェアのフローチャートである。

【符号の説明】

１，２，４，１３，１９ 内部データバス（バス） ３ ＲＡＭ ６ 変換スタート制御回路 ８，１０，１２ 制御信号線 ９ Ａ／Ｄ制御回路 １１ 記憶部 １０１，１０２，１０３，１０４，１０５，１０６ Ａ
／Ｄデータレジスタ １０７，１０８，１０９，１１０，１１１，１１２ Ａ
／Ｄデータレジスタ １４ アナログマルチプレクサ １５，１７ 信号線 １６ サンプルホールド回路 １８ Ａ／Ｄコンバータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の入力チャンネルのうち、所定のも
   のを指定し、 前記複数の入力チャンネルにそれぞれ供給された複数の
   アナログ信号のうち、指定された前記入力チャンネルの
   所定のものに供給された前記アナログ信号を順に、選択
   的に出力し、 前記アナログ信号を、順次、ディジタル信号に変換し、 前記ディジタル信号を、前記ディジタル信号の元のアナ
   ログ信号が入力された前記入力チャンネルに対応させ
   て、個別に記憶することを特徴とするＡ／Ｄ変換方法。
2. 【請求項２】 前記入力チャンネルに対応させて、個別
   に記憶された前記ディジタル信号は、所定のタイミング
   で、ランダムに読み出されることを特徴とする請求項１
   に記載のＡ／Ｄ変換方法。
3. 【請求項３】 複数の入力チャンネルのうち、所定のも
   のを指定する指定手段と、 前記複数の入力チャンネルにそれぞれ供給された複数の
   アナログ信号のうち、前記指定手段により指定された前
   記入力チャンネルの所定のものに供給された前記アナロ
   グ信号を順に、選択的に出力する出力手段と、 前記出力手段より出力された前記アナログ信号を、順
   次、ディジタル信号に変換する変換手段と、 前記変換手段により変換された前記ディジタル信号を、
   前記ディジタル信号の元のアナログ信号が入力された前
   記入力チャンネルに対応させて、個別に記憶する記憶手
   段とを備えることを特徴とするＡ／Ｄ変換装置。
4. 【請求項４】 前記記憶手段により、前記入力チャンネ
   ルに対応させて、個別に記憶された前記ディジタル信号
   は、所定のタイミングで、ランダムに読み出されること
   を特徴とする請求項３に記載のＡ／Ｄ変換装置。