JP2578019B2 - 符号発生制御装置 - Google Patents
符号発生制御装置Info
- Publication number
- JP2578019B2 JP2578019B2 JP30650090A JP30650090A JP2578019B2 JP 2578019 B2 JP2578019 B2 JP 2578019B2 JP 30650090 A JP30650090 A JP 30650090A JP 30650090 A JP30650090 A JP 30650090A JP 2578019 B2 JP2578019 B2 JP 2578019B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- unit
- pseudo
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタルデータの符号発生制御装置に関す
る。
る。
［発明の概要］ 複数の擬似雑音符号発生装置（以下本明細書において
はPNG（Pseudo Noise Generatorと略記する。）に符号
発生のための初期情報を設定するため、次の（ａ）〜
（ｄ）に示す回路を具備する符号発生制御装置。
はPNG（Pseudo Noise Generatorと略記する。）に符号
発生のための初期情報を設定するため、次の（ａ）〜
（ｄ）に示す回路を具備する符号発生制御装置。
（ａ）１個のPNGに初期情報を設定する毎にストローブ
パルスを出力するストローブパルス発生部。
パルスを出力するストローブパルス発生部。
（ｂ）設定されたPNG個数を基に（ａ）の出力をカウン
トするカウンタ部。
トするカウンタ部。
（ｃ）（ｂ）のカウント値をデコードし、複数のPNGの
うち１個をチップセレクトするデコーダ部。
うち１個をチップセレクトするデコーダ部。
（ｄ）（ｂ）が設定されたPNG個数にカウント値が達し
たときに出力する信号を基に、そのときの外部制御回路
からの符号切換制御信号と（ａ）から出力されるストロ
ーブパルスを基に、各々のPNG及び符号チップ数カウン
ト部にストローブパルスを出力する制御部。
たときに出力する信号を基に、そのときの外部制御回路
からの符号切換制御信号と（ａ）から出力されるストロ
ーブパルスを基に、各々のPNG及び符号チップ数カウン
ト部にストローブパルスを出力する制御部。
［従来の技術］ 従来方式としては、昭和60年６月５日付けで本出願人
によって出願された特願昭60−122071号（特開昭61−28
0135号）に開示されているPNGがある。
によって出願された特願昭60−122071号（特開昭61−28
0135号）に開示されているPNGがある。
［発明が解決しようとする課題］ しかしながら、上記PNGは下記の欠点を持っている。
（１）PNGへの符号発生のための初期情報の設定をマイ
クロプロセッサを用いたソフトウエアで行なうため、設
定に要する時間はマイクロプロセッサの処理速度で決定
され、許容設定時間が限定されるようなシステムでは不
適当である。
クロプロセッサを用いたソフトウエアで行なうため、設
定に要する時間はマイクロプロセッサの処理速度で決定
され、許容設定時間が限定されるようなシステムでは不
適当である。
（２）複数のPNGを用いるシステムで、PNGへの初期情報
設定を行なう期間が長くなり、マイクロプロセッサの利
用効率を劣化させる。
設定を行なう期間が長くなり、マイクロプロセッサの利
用効率を劣化させる。
（３）特に、通信システムに複数のPNGを用いる場合、
送信用符号と受信用符号が異なるような通信を頻繁に行
なうにはマイクロプロセッサのみでの初期情報設定で
は、通信のリアルタイム性に支障を来す等の不具合が生
じる。
送信用符号と受信用符号が異なるような通信を頻繁に行
なうにはマイクロプロセッサのみでの初期情報設定で
は、通信のリアルタイム性に支障を来す等の不具合が生
じる。
上記（１）〜（２）を解決する手段としては、例え
ば、特開昭63−18836号があり、その手段は、Ｍ系列符
号発生のための初期情報が格納されているメモリと、Ｍ
系列符号発生装置と、上記メモリからＭ系列符号発生装
置へＭ系列符号発生に必要な初期情報を設定する制御装
置と、上記メモリの先頭アドレス及びＭ系列符号を規定
するチップ数を上記制御装置に設定する外部制御回路と
から成るもので、１個のPNGを制御することを目的とし
ている。第６図にブロック図を示す。
ば、特開昭63−18836号があり、その手段は、Ｍ系列符
号発生のための初期情報が格納されているメモリと、Ｍ
系列符号発生装置と、上記メモリからＭ系列符号発生装
置へＭ系列符号発生に必要な初期情報を設定する制御装
置と、上記メモリの先頭アドレス及びＭ系列符号を規定
するチップ数を上記制御装置に設定する外部制御回路と
から成るもので、１個のPNGを制御することを目的とし
ている。第６図にブロック図を示す。
従って、上記手段を用いても、上記（３）に示す不具
合を解消することは困難である。なお、第６図におい
て、31は制御装置、32はメモリ、33はＭ系列符号発生装
置である。
合を解消することは困難である。なお、第６図におい
て、31は制御装置、32はメモリ、33はＭ系列符号発生装
置である。
［発明の目的］ 本発明の目的は、複数のPNGへの符号発生のための初
期情報の設定を高速に行なう回路方式を提供することで
ある。
期情報の設定を高速に行なう回路方式を提供することで
ある。
なお、本発明の対象であるPNGの一例は第３図に示す
ようなPNGである。
ようなPNGである。
［課題を解決するための手段］ 上記目的を達成するために、本願の第１の発明による
符号発生制御装置は、Ｍ系列符号発生のための初期情報
が格納されているメモリと、複数の擬似雑音符号発生器
と、上記メモリから上記複数の擬似雑音符号発生器へ符
号発生に必要な初期情報を設定する制御装置と、上記メ
モリの先頭アドレス、上記擬似雑音符号発生器の個数、
符号クロック、カウンタロード信号、符号発生チップ数
を上記制御装置に設定する外部制御回路と、から成る符
号発生制御装置において、上記符号クロックに応答して
クロック信号を発生するタイミングクロック発生部と、
クロック信号に応答して符号発生のための初期情報数を
カウントし、データ数カウント終了に基づいて終了信号
を出力するデータ数カウント部と、クロック信号に応答
して上記符号発生チップ数をカウントし、符号チップ数
カウント終了に基づいて終了信号を出力する符号チップ
数カウント部と、入力されるクロック信号に基づいて上
記メモリのアドレスを指定し、上記先頭アドレスよりア
クセスし、上記初期情報を読出して上記擬似雑音符号発
生器に出力するアドレスカウント部と、上記外部制御回
路からのカウンタロード信号に基づいて、上記符号チッ
プ数カウント部、上記データ数カウント部及びアドレス
カウント部を可能化（enable）状態とするカウンタ制御
部と、上記データ数カウント部からの終了信号に基づい
て第１のストローブ信号を発生する初期ストローブ信号
発生部と、上記外部制御回路により、前記擬似雑音信号
発生器の個数に対応したカウント値が設定され、上記第
１のストローブ信号に基づいてカウント値を出力すると
ともに、所定カウント値に達した際に、トリガ信号を出
力するストローブ信号カウンタ部と、上記ストローブ信
号カウンタ部のカウント値をデコードし、上記複数の擬
似雑音符号発生器の中の一つをチップセレクトするため
の信号を上記擬似雑音符号発生器に出力するデコーダ部
と、上記符号チップ発生部からの終了信号に応答して上
記ストローブ信号カウンタ部からのトリガ信号に基づき
上記複数の擬似雑音符号発生器に第２のストローブ信号
を発生するストローブ信号発生手段と、を上記制御装置
が備えることを特徴とする。
符号発生制御装置は、Ｍ系列符号発生のための初期情報
が格納されているメモリと、複数の擬似雑音符号発生器
と、上記メモリから上記複数の擬似雑音符号発生器へ符
号発生に必要な初期情報を設定する制御装置と、上記メ
モリの先頭アドレス、上記擬似雑音符号発生器の個数、
符号クロック、カウンタロード信号、符号発生チップ数
を上記制御装置に設定する外部制御回路と、から成る符
号発生制御装置において、上記符号クロックに応答して
クロック信号を発生するタイミングクロック発生部と、
クロック信号に応答して符号発生のための初期情報数を
カウントし、データ数カウント終了に基づいて終了信号
を出力するデータ数カウント部と、クロック信号に応答
して上記符号発生チップ数をカウントし、符号チップ数
カウント終了に基づいて終了信号を出力する符号チップ
数カウント部と、入力されるクロック信号に基づいて上
記メモリのアドレスを指定し、上記先頭アドレスよりア
クセスし、上記初期情報を読出して上記擬似雑音符号発
生器に出力するアドレスカウント部と、上記外部制御回
路からのカウンタロード信号に基づいて、上記符号チッ
プ数カウント部、上記データ数カウント部及びアドレス
カウント部を可能化（enable）状態とするカウンタ制御
部と、上記データ数カウント部からの終了信号に基づい
て第１のストローブ信号を発生する初期ストローブ信号
発生部と、上記外部制御回路により、前記擬似雑音信号
発生器の個数に対応したカウント値が設定され、上記第
１のストローブ信号に基づいてカウント値を出力すると
ともに、所定カウント値に達した際に、トリガ信号を出
力するストローブ信号カウンタ部と、上記ストローブ信
号カウンタ部のカウント値をデコードし、上記複数の擬
似雑音符号発生器の中の一つをチップセレクトするため
の信号を上記擬似雑音符号発生器に出力するデコーダ部
と、上記符号チップ発生部からの終了信号に応答して上
記ストローブ信号カウンタ部からのトリガ信号に基づき
上記複数の擬似雑音符号発生器に第２のストローブ信号
を発生するストローブ信号発生手段と、を上記制御装置
が備えることを特徴とする。
また第２の発明の符号発生制御手段は、第１の発明の
装置において、上記ストローブ信号発生手段に更に外部
制御回路より符号切換要求期間をあらわす符号切換制御
信号を入力し、該ストローブ信号発生手段は、上記トリ
ガ信号の入力に対応して、該符号切換制御信号の状態に
基づいて第２のストローブ信号を発生し、前記擬似雑音
符号は該第２のストローブ信号に応答して発生するＭ系
列符号を切換えることを特徴とする。
装置において、上記ストローブ信号発生手段に更に外部
制御回路より符号切換要求期間をあらわす符号切換制御
信号を入力し、該ストローブ信号発生手段は、上記トリ
ガ信号の入力に対応して、該符号切換制御信号の状態に
基づいて第２のストローブ信号を発生し、前記擬似雑音
符号は該第２のストローブ信号に応答して発生するＭ系
列符号を切換えることを特徴とする。
［作用］ 複数の符号発生に必要な初期情報がメモリに設定され
ている。
ている。
制御装置は、上記メモリから初期情報を読出して複数
の擬似雑音符号発生器に与えると共に外部制御回路から
与えられる情報に基づいて各擬似雑音符号発生器の動作
を制御し、高速でＭ系列符号を発生させる。
の擬似雑音符号発生器に与えると共に外部制御回路から
与えられる情報に基づいて各擬似雑音符号発生器の動作
を制御し、高速でＭ系列符号を発生させる。
外部制御回路より符号切換制御信号を与えることによ
り異なるＭ系列符号を切換えて発生させることができ
る。
り異なるＭ系列符号を切換えて発生させることができ
る。
［実施例］ 以下に、図面を参照しながら、実施例を用いて本発明
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。
第１図は本発明による後述の符号発生制御装置に用い
られる制御装置の構成を示すブロック図で、図中、１は
制御装置に供給されているクロックパルスに同期する以
下のブロック２〜８のタイミングクロック発生部、２は
符号発生のための初期情報の設定後動作するストローブ
パルス発生部、４は符号チップ数カウント部５に設定さ
れた符号チップ数カウント終了後に動作するストローブ
パルス発生部、５は符号チップ数の設定が可能な符号チ
ップ数カウント部、６はデータ数カウント部７及びアド
レスカウント部８のカウンタをenable状態及びdisable
状態にするカウンタ制御部、７は符号発生のための初期
情報数をカウントするデータ数カウント部、８は符号発
生のための初期情報が格納されているメモリの先頭アド
レスの設定が可能なアドレスカウント部、９は初期スト
ローブパルスSTB1の発生回数をカウントするSTB1カウン
ト部、10はSTB1カウント部９でカウントされた値をデコ
ードするデコーダ部、11は初期ストローブパルスSTB1を
ゲート制御するSTB1制御部である。PNG個数、符号チッ
プ数、先頭アドレスの設定及びカウンタロードパルス
は、外部制御回路（例えばマイクロプロセッサ）が設定
する。
られる制御装置の構成を示すブロック図で、図中、１は
制御装置に供給されているクロックパルスに同期する以
下のブロック２〜８のタイミングクロック発生部、２は
符号発生のための初期情報の設定後動作するストローブ
パルス発生部、４は符号チップ数カウント部５に設定さ
れた符号チップ数カウント終了後に動作するストローブ
パルス発生部、５は符号チップ数の設定が可能な符号チ
ップ数カウント部、６はデータ数カウント部７及びアド
レスカウント部８のカウンタをenable状態及びdisable
状態にするカウンタ制御部、７は符号発生のための初期
情報数をカウントするデータ数カウント部、８は符号発
生のための初期情報が格納されているメモリの先頭アド
レスの設定が可能なアドレスカウント部、９は初期スト
ローブパルスSTB1の発生回数をカウントするSTB1カウン
ト部、10はSTB1カウント部９でカウントされた値をデコ
ードするデコーダ部、11は初期ストローブパルスSTB1を
ゲート制御するSTB1制御部である。PNG個数、符号チッ
プ数、先頭アドレスの設定及びカウンタロードパルス
は、外部制御回路（例えばマイクロプロセッサ）が設定
する。
以下上記制御装置の動作を説明する。
パワーオン・リセット後、第１図に示す装置の起動前
に外部制御回路は、第１図のSTB1カウント部９にPNG個
数（イ）、符号チップ数カウント部５に符号チップ数
（ロ）、及びアドレスカウント部８に符号発生のために
必要な初期情報が格納されているメモリの先頭アドレス
（ハ）を設定する必要がある。
に外部制御回路は、第１図のSTB1カウント部９にPNG個
数（イ）、符号チップ数カウント部５に符号チップ数
（ロ）、及びアドレスカウント部８に符号発生のために
必要な初期情報が格納されているメモリの先頭アドレス
（ハ）を設定する必要がある。
第３図は本発明が対象とする擬似雑音符号発生装置
（PNG）の一例を示すブロック図である。第３図に示す
ような符号発生装置の符号発生のために必要な初期情報
には、次の（ｉ）〜（iii）がある。
（PNG）の一例を示すブロック図である。第３図に示す
ような符号発生装置の符号発生のために必要な初期情報
には、次の（ｉ）〜（iii）がある。
（ｉ）シフトレジスタの初期状態 （ii）帰還状態 （iii）シフトレジスタの最終段選択状態 第３図中、G1〜Gnはステアリングゲート、AND0〜ANDn
はアンドゲート、SR1〜SRnはフリップフロップ、EX1〜E
Xnは排他的論理和回路、L1〜L6はラッチ回路、INV1,INV
2はインバータ回路、DE−MPXはデマルチプレクサ、MPX
はマルチプレクサ、CLKは供給クロック、STBは符号切換
ストローブ、▲▼はチップセレクト、LEはラッチen
able信号、DAT1〜ｎは上記（ｉ）〜（iii）のデータ、S
EL0〜１はデータセレクトで、例えば第１表のようにデ
ータを選択する。
はアンドゲート、SR1〜SRnはフリップフロップ、EX1〜E
Xnは排他的論理和回路、L1〜L6はラッチ回路、INV1,INV
2はインバータ回路、DE−MPXはデマルチプレクサ、MPX
はマルチプレクサ、CLKは供給クロック、STBは符号切換
ストローブ、▲▼はチップセレクト、LEはラッチen
able信号、DAT1〜ｎは上記（ｉ）〜（iii）のデータ、S
EL0〜１はデータセレクトで、例えば第１表のようにデ
ータを選択する。
FB0〜２、CASはカスケード接続用入出力で、FB2はス
リーステート出力、PNは符号出力を表わす。
リーステート出力、PNは符号出力を表わす。
第２図Ａ及びＢは第１図に示す装置の動作を説明する
ためのタイミングチャートで、前記PNG個数が２個の場
合のものである。また第４図は第１図の装置の動作説明
用フローチャートである。外部制御回路はメモリの先頭
アドレス（ハ）を設定した後、第１図のカウンタ制御部
６、データ数カウント部７及びアドレスカウント部８に
対し、カウンタロードパルスLOAD（ニ）を与える。
ためのタイミングチャートで、前記PNG個数が２個の場
合のものである。また第４図は第１図の装置の動作説明
用フローチャートである。外部制御回路はメモリの先頭
アドレス（ハ）を設定した後、第１図のカウンタ制御部
６、データ数カウント部７及びアドレスカウント部８に
対し、カウンタロードパルスLOAD（ニ）を与える。
このカウンタロードパルスLOAD（ニ）をトリガとし
て、第１図のカウンタ制御部６はデータ数カウント部７
及びアドレスカウント部８をenable状態とし、第１図の
アドレスカウント部８は先に設定された先頭アドレスよ
りメモリをアクセスし、上記（ｉ）〜（iii）のデータ
を順次読み出す。
て、第１図のカウンタ制御部６はデータ数カウント部７
及びアドレスカウント部８をenable状態とし、第１図の
アドレスカウント部８は先に設定された先頭アドレスよ
りメモリをアクセスし、上記（ｉ）〜（iii）のデータ
を順次読み出す。
次に、デコーダ部10はSTB1カウント部９から出力され
る値（ホ）をデコードし、デコード値に対応するPNGを
チップセレクト（ヘ）する。データ数カウント部７より
発生するラッチenableパルスLE（チ）は、デマルチプレ
クサSEL0〜１（ト）により制御され、（ｉ）〜（iii）
のデータを第３図に示すような符号発生装置のラッチ回
路へ、順次設定する（第４図〈STEP A〉）。
る値（ホ）をデコードし、デコード値に対応するPNGを
チップセレクト（ヘ）する。データ数カウント部７より
発生するラッチenableパルスLE（チ）は、デマルチプレ
クサSEL0〜１（ト）により制御され、（ｉ）〜（iii）
のデータを第３図に示すような符号発生装置のラッチ回
路へ、順次設定する（第４図〈STEP A〉）。
また、データ数カウント部７はアドレスカウント部８
に入力されるカウンタクロックをカウントし、即ち、
（ｉ）〜（iii）のデータをカウントし、カウント終了
後、カウンタ制御部６にカウント終了の信号（リ）を送
り、カウンタ制御部６はデータ数カウント部７及びアド
レスカウント部８にカウント制御信号（ツ）を送りdisa
ble状態にする。
に入力されるカウンタクロックをカウントし、即ち、
（ｉ）〜（iii）のデータをカウントし、カウント終了
後、カウンタ制御部６にカウント終了の信号（リ）を送
り、カウンタ制御部６はデータ数カウント部７及びアド
レスカウント部８にカウント制御信号（ツ）を送りdisa
ble状態にする。
データ数カウント部７より発生させられた上記（ｉ）
〜（iii）のデータ数カウント終了の信号（リ）は初期
ストローブ発生部２にも送られ、初期ストローブ発生部
２ではその信号をトリガとしてストローブパルスSTB1
（ヌ）を発生する。
〜（iii）のデータ数カウント終了の信号（リ）は初期
ストローブ発生部２にも送られ、初期ストローブ発生部
２ではその信号をトリガとしてストローブパルスSTB1
（ヌ）を発生する。
STB1カウント部９は外部制御回路から設定されたPNG
個数（イ）を基に、初期ストローブ発生部２から発生さ
れたストローブパルスSTB1（ヌ）の発生回数をカウント
する。デコーダ部10はSTB1カウント部９でカウントした
値（ホ）をデコードし、デコードした値に対応するPNG
をチップセレクト（ヘ）する（第４図〈STEP B〉）。
個数（イ）を基に、初期ストローブ発生部２から発生さ
れたストローブパルスSTB1（ヌ）の発生回数をカウント
する。デコーダ部10はSTB1カウント部９でカウントした
値（ホ）をデコードし、デコードした値に対応するPNG
をチップセレクト（ヘ）する（第４図〈STEP B〉）。
そして、STB1カウント部９はカウントした値が外部制
御回路から設定されたPNG個数（イ）に達した時、STB1
制御部11にトリガ信号（ル）を出力する。STB1制御部11
は、外部制御回路から与えられる符号切換制御信号
（ヲ）とその時のストローブパルスSTB1（ヌ）を基にス
トローブパルス発生部４にトリガ信号（ワ）を出力す
る。ストローブパルス発生部４はストローブパルスSTB2
（カ）を、各PNG及び符号チップ数カウント部５に出力
する（第４図〈STEP C〉）。
御回路から設定されたPNG個数（イ）に達した時、STB1
制御部11にトリガ信号（ル）を出力する。STB1制御部11
は、外部制御回路から与えられる符号切換制御信号
（ヲ）とその時のストローブパルスSTB1（ヌ）を基にス
トローブパルス発生部４にトリガ信号（ワ）を出力す
る。ストローブパルス発生部４はストローブパルスSTB2
（カ）を、各PNG及び符号チップ数カウント部５に出力
する（第４図〈STEP C〉）。
なお、制御装置は第７図の如く、第１図のSTB1の制御
部11には、符号切換制御信号ヲを入力せず、符号切換制
御信号ヲをストローブパルス発生部４に入力せしめるよ
うにしてもよく、その場合、STB1制御部11はその時のス
トローブパルスSTB1（ヌ）を基にストローブパルス発生
部４にトリガ信号（ワ）を出力する。ストローブパルス
発生部４は符号切換制御信号（ヲ）の状態と、トリガ信
号（ワ）に基づいてストローブパルスSTB2（カ）を出力
する。また第８図の如く第１図のSTB1制御部11を削除
し、符号切換制御信号ヲをストローブパルス発生部４に
入力せしめるようにしてもよく、その場合、ストローブ
パルス発生部４は、STB1カウント部９から出力されるト
リガ信号（ル）と、符号切換制御信号（ヲ）の状態に基
づいてストローブパルス（カ）を出力する。
部11には、符号切換制御信号ヲを入力せず、符号切換制
御信号ヲをストローブパルス発生部４に入力せしめるよ
うにしてもよく、その場合、STB1制御部11はその時のス
トローブパルスSTB1（ヌ）を基にストローブパルス発生
部４にトリガ信号（ワ）を出力する。ストローブパルス
発生部４は符号切換制御信号（ヲ）の状態と、トリガ信
号（ワ）に基づいてストローブパルスSTB2（カ）を出力
する。また第８図の如く第１図のSTB1制御部11を削除
し、符号切換制御信号ヲをストローブパルス発生部４に
入力せしめるようにしてもよく、その場合、ストローブ
パルス発生部４は、STB1カウント部９から出力されるト
リガ信号（ル）と、符号切換制御信号（ヲ）の状態に基
づいてストローブパルス（カ）を出力する。
したがって、第１図の装置で外部制御回路はストロー
ブパルス発生部４からストローブパルスSTB2が最初に発
生するまで、初期ストローブ発生部２がストローブパル
スSTB1を発生する毎にカウンタロードパルスLOADを与え
ていき、複数のPNGに上記（ｉ）〜（iii）のデータが設
定された回数（PNGの数）発生した後、出力を修正す
る。
ブパルス発生部４からストローブパルスSTB2が最初に発
生するまで、初期ストローブ発生部２がストローブパル
スSTB1を発生する毎にカウンタロードパルスLOADを与え
ていき、複数のPNGに上記（ｉ）〜（iii）のデータが設
定された回数（PNGの数）発生した後、出力を修正す
る。
符号チップ数カウント部５は最初に設定された符号チ
ップ数（ロ）のカウント終了後、ストローブパルス発生
部４に符号チップ数カウント終了の信号（ヨ）を送り、
ストローブパルス発生部４ではその信号をトリガとして
新たなストローブパルスSTB2（カ）を発生する。（第４
図〈STEP D〉）。
ップ数（ロ）のカウント終了後、ストローブパルス発生
部４に符号チップ数カウント終了の信号（ヨ）を送り、
ストローブパルス発生部４ではその信号をトリガとして
新たなストローブパルスSTB2（カ）を発生する。（第４
図〈STEP D〉）。
従って第２図のタイミングチャートに示すように、ス
トローブパルスSTB2（カ）によって任意の符号長の符号
出力を得ることができる。
トローブパルスSTB2（カ）によって任意の符号長の符号
出力を得ることができる。
第５図は本発明による符号発生制御装置の一実施例の
構成を示す。
構成を示す。
同図において、21は前記第１図、第７図又は第８図に
示す制御装置、22はメモリ、23及び24は、例えば第３図
に示すPNGで、▲▼クロックはアウトプットenable
クロック、▲▼はチップenableをあらわす。
示す制御装置、22はメモリ、23及び24は、例えば第３図
に示すPNGで、▲▼クロックはアウトプットenable
クロック、▲▼はチップenableをあらわす。
制御装置21には前述したようにして、外部制御回路に
より前記メモリ22の先頭アドレス及びPNGの個数が設定
される。
より前記メモリ22の先頭アドレス及びPNGの個数が設定
される。
またメモリ22にはＭ系列符号発生のための初期情報が
格納されており、制御装置21によりこのメモリからPNG2
3及び24へ符号発生に必要な初期情報を設定する。
格納されており、制御装置21によりこのメモリからPNG2
3及び24へ符号発生に必要な初期情報を設定する。
［発明の効果］ 以上説明した通り、本発明によれば、複数の符号発生
装置への符号発生のための初期情報の設定を高速に行な
うＭ系列符号発生制御装置を得ることができる。
装置への符号発生のための初期情報の設定を高速に行な
うＭ系列符号発生制御装置を得ることができる。
応用としては、送信側からのＭ系列符号と当該受信側
で発生させたＭ系列符号との相関出力により、所望の情
報伝送を行なうスペクトラム拡散通信方式において、送
信側及び受信側の両Ｍ系列符号の種類及び位相を任意に
変えられるようなＭ系列符号発生装置の制御装置として
用いられる。
で発生させたＭ系列符号との相関出力により、所望の情
報伝送を行なうスペクトラム拡散通信方式において、送
信側及び受信側の両Ｍ系列符号の種類及び位相を任意に
変えられるようなＭ系列符号発生装置の制御装置として
用いられる。
第１図、第７図及び第８図は夫々本発明の符号発生制御
装置に使用される制御装置の構成を示すブロック図、第
２図Ａ及び第２図Ｂは第１図に示す装置の動作を説明す
るためのタイミングチャート、第３図は本発明が対象と
するPNGの一例を示す図、第４図は第１図の装置の動作
を示すフローチャート、第５図は本発明の一実施例を示
す符号発生制御装置、第６図は従来のＭ系列符号発生装
置を示すブロック図である。 １……タイミングクロック部、２……ストローブパルス
発生部、４……ストローブパルス発生部、５……符号チ
ップ数カウント部、６……カウンタをenable状態及びdi
sable状態にするカウンタ制御部、７……データ数カウ
ント部、８……アドレスカウント部、９……STB1カウン
ト部、10……デコーダ部、11……STB1制御部。
装置に使用される制御装置の構成を示すブロック図、第
２図Ａ及び第２図Ｂは第１図に示す装置の動作を説明す
るためのタイミングチャート、第３図は本発明が対象と
するPNGの一例を示す図、第４図は第１図の装置の動作
を示すフローチャート、第５図は本発明の一実施例を示
す符号発生制御装置、第６図は従来のＭ系列符号発生装
置を示すブロック図である。 １……タイミングクロック部、２……ストローブパルス
発生部、４……ストローブパルス発生部、５……符号チ
ップ数カウント部、６……カウンタをenable状態及びdi
sable状態にするカウンタ制御部、７……データ数カウ
ント部、８……アドレスカウント部、９……STB1カウン
ト部、10……デコーダ部、11……STB1制御部。
Claims (2)
- 【請求項１】Ｍ系列符号発生のための初期情報が格納さ
れているメモリと、複数の擬似雑音符号発生器と、上記
メモリから上記複数の擬似雑音符号発生器へ符号発生に
必要な初期情報を設定する制御装置と、上記メモリの先
頭アドレス、上記擬似雑音符号発生器の個数、符号クロ
ック、カウンタロード信号、符号発生チップ数を上記制
御装置に設定する外部制御回路と、から成る符号発生制
御装置において、上記符号クロックに応答してクロック
信号を発生するタイミングクロック発生部と、クロック
信号に応答して符号発生のための初期情報数をカウント
し、データ数カウント終了に基づいて終了信号を出力す
るデータ数カウント部と、クロック信号に応答して上記
符号発生チップ数をカウントし、符号チップ数カウント
終了に基づいて終了信号を出力する符号チップ数カウン
ト部と、 入力されるクロック信号に基づいて上記メモリのアドレ
スを指定し、上記先頭アドレスよりアクセスし、上記初
期情報を読出して上記擬似雑音符号発生器に出力するア
ドレスカウント部と、 上記外部制御回路からのカウンタロード信号に基づい
て、上記符号チップ数カウント部、上記データ数カウン
ト部及びアドレスカウント部を可能化（enable）状態と
するカウンタ制御部と、 上記データ数カウント部からの終了信号に基づいて第１
のストローブ信号を発生する初期ストローブ信号発生部
と、 上記外部制御回路により、前記擬似雑音信号発生器の個
数に対応したカウント値が設定され、上記第１のストロ
ーブ信号に基づいてカウント値を出力するとともに、所
定カウント値に達した際に、トリガ信号を出力するスト
ローブ信号カウンタ部と、 上記ストローブ信号カウンタ部のカウント値をデコード
し、上記複数の擬似雑音符号発生器の中の一つをチップ
セレクトするための信号を上記擬似雑音符号発生器に出
力するデコーダ部と、 上記符号チップ発生部からの終了信号に応答して上記ス
トローブ信号カウンタ部からのトリガ信号に基づき上記
複数の擬似雑音符号発生器に第２のストローブ信号を発
生するストローブ信号発生手段と、 を上記制御装置が備えることを特徴とする符号発生制御
装置。 - 【請求項２】上記ストローブ信号発生手段に更に外部制
御回路より符号切換要求期間をあらわす符号切換制御信
号を入力し、 該ストローブ信号発生手段は、上記トリガ信号の入力に
対応して、該符号切換制御信号の状態に基づいて第２の
ストローブ信号を発生し、前記擬似雑音符号は該第２の
ストローブ信号に応答して発生するＭ系列符号を切換え
ることを特徴とする請求項第（１）項記載の符号発生制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30650090A JP2578019B2 (ja) | 1989-11-20 | 1990-11-13 | 符号発生制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-301481 | 1989-11-20 | ||
| JP30148189 | 1989-11-20 | ||
| JP30650090A JP2578019B2 (ja) | 1989-11-20 | 1990-11-13 | 符号発生制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03219718A JPH03219718A (ja) | 1991-09-27 |
| JP2578019B2 true JP2578019B2 (ja) | 1997-02-05 |
Family
ID=26562703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30650090A Expired - Lifetime JP2578019B2 (ja) | 1989-11-20 | 1990-11-13 | 符号発生制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578019B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2727884B2 (ja) * | 1992-08-24 | 1998-03-18 | 日本電気株式会社 | Ｐｎコード発生器 |
-
1990
- 1990-11-13 JP JP30650090A patent/JP2578019B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03219718A (ja) | 1991-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126959A (en) | Code generation control device | |
| EP0311448A2 (en) | Digital multiplexer | |
| JP2578019B2 (ja) | 符号発生制御装置 | |
| US4845726A (en) | Maximum length linearly recurring sequence generator control device | |
| JP2967520B2 (ja) | 最大周期列信号発生回路 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JPH0748702B2 (ja) | Ｍ系列符号発生装置 | |
| JP2923886B2 (ja) | ディジタルトーン信号発生回路 | |
| JPH0438170B2 (ja) | ||
| US5592479A (en) | Time switching device having identical frame delay and a method thereof in a full-electronic exchange | |
| JP3390628B2 (ja) | メモリ制御装置 | |
| JP2577986B2 (ja) | 擬似ランダム雑音符号発生器 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| JP2765887B2 (ja) | データ多重方式 | |
| JPH0686376A (ja) | デジタルトーン発生回路 | |
| JP2972417B2 (ja) | テスト回路 | |
| SU1660147A1 (ru) | Генератор псевдослучайных последовательностей | |
| JP3137758B2 (ja) | Ｐｎパターン発生回路 | |
| JP3455356B2 (ja) | 多チャンネルタイマ | |
| SU1573457A1 (ru) | Устройство дл формировани тестов | |
| SU1095167A1 (ru) | Устройство дл синтеза речи | |
| KR19980027542A (ko) | 동기식 직렬 입출력 회로 | |
| JPH09261193A (ja) | デジタル通信装置 | |
| JPS603568A (ja) | タイミング信号発生装置 | |
| JPH07273735A (ja) | 多重変換出力回路 |