JP3390628B2 - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JP3390628B2 JP3390628B2 JP15497797A JP15497797A JP3390628B2 JP 3390628 B2 JP3390628 B2 JP 3390628B2 JP 15497797 A JP15497797 A JP 15497797A JP 15497797 A JP15497797 A JP 15497797A JP 3390628 B2 JP3390628 B2 JP 3390628B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing
- write
- type
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば通信システ
ムにおけるデータを一時蓄積し、そのデータを別の速度
で読み出して処理するメモリ制御装置に関するもので、
一般的にはデータを速度変換して利用するような情報処
理装置に関する。
ムにおけるデータを一時蓄積し、そのデータを別の速度
で読み出して処理するメモリ制御装置に関するもので、
一般的にはデータを速度変換して利用するような情報処
理装置に関する。
【０００２】
【従来の技術】従来から入力データを一旦メモリに書き
込み、書き込みとは別の速度で読み出す方法として、図
８に示すように、ＦＩＦＯ（First In First Out）メモ
リ８０１を使用する方法があった。
込み、書き込みとは別の速度で読み出す方法として、図
８に示すように、ＦＩＦＯ（First In First Out）メモ
リ８０１を使用する方法があった。
【０００３】また、別の方法として、ＲＡＭ（Random A
ccess Memory）を２個または２バンク用意し、一方のＲ
ＡＭにデータを書き込んでいる間に、もう一方のＲＡＭ
からデータを読み出すという方法もあった。２個のＲＡ
Ｍを使用する方法について図９および図１０を用いて説
明する。
ccess Memory）を２個または２バンク用意し、一方のＲ
ＡＭにデータを書き込んでいる間に、もう一方のＲＡＭ
からデータを読み出すという方法もあった。２個のＲＡ
Ｍを使用する方法について図９および図１０を用いて説
明する。
【０００４】図９において、９０１は入力データ、９０
２は出力データ、９０３、９０４は書き込み、読み出し
を分けて行うための２個のＲＡＭ（または同じＲＡＭ内
の２バンク）、９０５は書き込みアドレス発生回路、９
０６は読み出しアドレス発生回路、９０７はＲＡＭ
（１）のためのアドレス選択用マルチプレクサ、９０８
はＲＡＭ（２）のためのアドレス選択用マルチプレク
サ、９０９は出力データ選択用マルチプレクサ、９１０
はメモリ切り替え制御回路である。
２は出力データ、９０３、９０４は書き込み、読み出し
を分けて行うための２個のＲＡＭ（または同じＲＡＭ内
の２バンク）、９０５は書き込みアドレス発生回路、９
０６は読み出しアドレス発生回路、９０７はＲＡＭ
（１）のためのアドレス選択用マルチプレクサ、９０８
はＲＡＭ（２）のためのアドレス選択用マルチプレク
サ、９０９は出力データ選択用マルチプレクサ、９１０
はメモリ切り替え制御回路である。
【０００５】入力データ９０１は、ＲＡＭ９０３、９０
４の両方に入力され、出力データ９０２は、ＲＡＭ
（１）からの出力とＲＡＭ（２）からの出力とをマルチ
プレクサ９０９が選択して出力される。ＲＡＭ（１）の
アドレスは、ＲＡＭ（１）のモードが書き込みのときに
は書き込みアドレスが、ＲＡＭ（１）のモードが読み出
しのときには読み出しアドレスが、マルチプレクサ９０
７により選択されて入力される。ＲＡＭ（２）のアドレ
スも同様である。これらのマルチプレクサ９０７、９０
８、９０９の制御およびＲＡＭ（１）、ＲＡＭ（２）へ
のチップセレクト、リード／ライト信号の切り替えを、
メモリ切り替え制御回路９０１で行う。
４の両方に入力され、出力データ９０２は、ＲＡＭ
（１）からの出力とＲＡＭ（２）からの出力とをマルチ
プレクサ９０９が選択して出力される。ＲＡＭ（１）の
アドレスは、ＲＡＭ（１）のモードが書き込みのときに
は書き込みアドレスが、ＲＡＭ（１）のモードが読み出
しのときには読み出しアドレスが、マルチプレクサ９０
７により選択されて入力される。ＲＡＭ（２）のアドレ
スも同様である。これらのマルチプレクサ９０７、９０
８、９０９の制御およびＲＡＭ（１）、ＲＡＭ（２）へ
のチップセレクト、リード／ライト信号の切り替えを、
メモリ切り替え制御回路９０１で行う。
【０００６】図１０は上記装置における動作タイミング
を示しており、Ｔ１、Ｔ２、Ｔ３はメモリのモードを切
り換える時間単位であり、Ｔ１ではＲＡＭ（１）へのデ
ータの書き込み、Ｔ２ではＴ１で書き込んだデータのＲ
ＡＭ（１）からの読み出しおよびＲＡＭ（２）への次の
データの書き込み、Ｔ３ではＲＡＭ（１）へのさらに次
のデータの書き込みおよびＴ２で書き込んだデータのＲ
ＡＭ（２）からの読み出しを行う。
を示しており、Ｔ１、Ｔ２、Ｔ３はメモリのモードを切
り換える時間単位であり、Ｔ１ではＲＡＭ（１）へのデ
ータの書き込み、Ｔ２ではＴ１で書き込んだデータのＲ
ＡＭ（１）からの読み出しおよびＲＡＭ（２）への次の
データの書き込み、Ｔ３ではＲＡＭ（１）へのさらに次
のデータの書き込みおよびＴ２で書き込んだデータのＲ
ＡＭ（２）からの読み出しを行う。
【０００７】この方法では、図８に示すＦＩＦＯメモリ
を使用する方法と比較して回路規模を増やすことなく複
数種類のデータを読み書きすることが可能である。例え
ば、図１１に示すように、２種類のデータ、を読み
書きする場合、書き込みを別の時間で行い、読み出しを
１データずつ交互に行うことにより、複数（図１１では
２種類）のデータを読み書きすることができる。
を使用する方法と比較して回路規模を増やすことなく複
数種類のデータを読み書きすることが可能である。例え
ば、図１１に示すように、２種類のデータ、を読み
書きする場合、書き込みを別の時間で行い、読み出しを
１データずつ交互に行うことにより、複数（図１１では
２種類）のデータを読み書きすることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来のＦＩＦＯメモリを使用する方法では、第１にＦＩＦ
Ｏメモリが高価でありコストが高くなること、第２にＡ
ＳＩＣに内蔵しようとした場合に容量の大きなＦＩＦＯ
メモリは内蔵できないこと、第３に複数種類のデータを
別々に読み書きしようとすると、ＦＩＦＯメモリが復数
個必要になり、さらにコスト高になること、等の問題が
あった。また、ＲＡＭを２個使用する方法では、データ
容量に対してメモリ容量が２倍必要になるため、コスト
が高くなるという問題があった。
来のＦＩＦＯメモリを使用する方法では、第１にＦＩＦ
Ｏメモリが高価でありコストが高くなること、第２にＡ
ＳＩＣに内蔵しようとした場合に容量の大きなＦＩＦＯ
メモリは内蔵できないこと、第３に複数種類のデータを
別々に読み書きしようとすると、ＦＩＦＯメモリが復数
個必要になり、さらにコスト高になること、等の問題が
あった。また、ＲＡＭを２個使用する方法では、データ
容量に対してメモリ容量が２倍必要になるため、コスト
が高くなるという問題があった。
【０００９】本発明は、このような従来の問題を解決す
るものであり、データが１種類の場合においても、また
複数種類の場合においても、データ容量と同じ容量のメ
モリを使用して速度変換を行うことのできる低コストの
メモリ制御装置を提供することを目的とする。
るものであり、データが１種類の場合においても、また
複数種類の場合においても、データ容量と同じ容量のメ
モリを使用して速度変換を行うことのできる低コストの
メモリ制御装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、入力されたデータを一旦メモリに蓄えて
別の速度で出力する際に、アドレスリセット手段を用い
て適当なタイミングで読み出しアドレスリセット信号ま
たは書き込みアドレスリセット信号を発生させることに
より、メモリに上書きされることなく、データ容量と同
じメモリ容量で速度変換できるようにしたものである。
成するために、入力されたデータを一旦メモリに蓄えて
別の速度で出力する際に、アドレスリセット手段を用い
て適当なタイミングで読み出しアドレスリセット信号ま
たは書き込みアドレスリセット信号を発生させることに
より、メモリに上書きされることなく、データ容量と同
じメモリ容量で速度変換できるようにしたものである。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、書き込み動作１回分のデータ容量とほぼ同じ容量の
メモリと、前記メモリに対する書き込みアドレスを発生
する書き込みアドレス発生手段と、前記メモリに対する
読み出しアドレスを発生する読み出しアドレス発生手段
と、前記書き込みアドレスまたは読み出しアドレス発生
手段に対し書き込みまたは読み出しタイミングを設定す
るアドレスリセット手段と、前記メモリのアドレスを選
択するマルチプレクサと、各部の制御信号およびメモリ
制御信号を発生する制御手段とを備え、入力されたデー
タを一旦前記メモリに蓄えて別の速度で出力する際に、
前記アドレスリセット手段を用いて、書き込みタイミン
グ開始または読み出しタイミング開始から所定のアドレ
スリセットタイミングｔまでの間は書き込みのみまたは
読み出しのみを行い、前記ｔ以降前記書き込みタイミン
グ終了または読み出しタイミング終了までは書き込み／
読み出しを交互に時分割で行い、前記書き込みまたは読
み出し終了後は、次の書き込みタイミング開始または読
み出しタイミング開始までは読み出しまたは書き込みの
みを行うことを特徴とするメモリ制御装置であり、デー
タ容量と同じ容量のメモリを使用して速度変換を行うこ
とができるので、低コストのメモリ制御装置を実現でき
るという作用を有する。
は、書き込み動作１回分のデータ容量とほぼ同じ容量の
メモリと、前記メモリに対する書き込みアドレスを発生
する書き込みアドレス発生手段と、前記メモリに対する
読み出しアドレスを発生する読み出しアドレス発生手段
と、前記書き込みアドレスまたは読み出しアドレス発生
手段に対し書き込みまたは読み出しタイミングを設定す
るアドレスリセット手段と、前記メモリのアドレスを選
択するマルチプレクサと、各部の制御信号およびメモリ
制御信号を発生する制御手段とを備え、入力されたデー
タを一旦前記メモリに蓄えて別の速度で出力する際に、
前記アドレスリセット手段を用いて、書き込みタイミン
グ開始または読み出しタイミング開始から所定のアドレ
スリセットタイミングｔまでの間は書き込みのみまたは
読み出しのみを行い、前記ｔ以降前記書き込みタイミン
グ終了または読み出しタイミング終了までは書き込み／
読み出しを交互に時分割で行い、前記書き込みまたは読
み出し終了後は、次の書き込みタイミング開始または読
み出しタイミング開始までは読み出しまたは書き込みの
みを行うことを特徴とするメモリ制御装置であり、デー
タ容量と同じ容量のメモリを使用して速度変換を行うこ
とができるので、低コストのメモリ制御装置を実現でき
るという作用を有する。
【００１２】本発明の請求項２に記載の発明は、前記ア
ドレスリセット手段および前記書き込みアドレスまたは
前記読み出しアドレス発生手段を複数組備え、入力され
た複数種類のデータを一旦前記メモリに蓄えて別の速度
で出力する際に、前記複数のアドレスリセット手段を用
いて、前記複数のアドレスリセット手段毎に設定されて
いる前記タイミングで書き込みまたは読み出しを行うこ
とを特徴とする請求項１記載のメモリ制御装置であり、
複数種類のデータを別々に読み出す場合でも、データが
上書きされることなく、データ容量と同じメモリ容量で
速度変換を行うことができるという作用を有する。
ドレスリセット手段および前記書き込みアドレスまたは
前記読み出しアドレス発生手段を複数組備え、入力され
た複数種類のデータを一旦前記メモリに蓄えて別の速度
で出力する際に、前記複数のアドレスリセット手段を用
いて、前記複数のアドレスリセット手段毎に設定されて
いる前記タイミングで書き込みまたは読み出しを行うこ
とを特徴とする請求項１記載のメモリ制御装置であり、
複数種類のデータを別々に読み出す場合でも、データが
上書きされることなく、データ容量と同じメモリ容量で
速度変換を行うことができるという作用を有する。
【００１３】本発明の請求項３に記載の発明は、書き込
みタイミングまたは読み出しタイミングをどの時点で設
定すればよいかを判断するアドレスリセット判断手段を
備え、データが複数種類の場合、読み出しまたは書き込
みアドレスリセットは、前の書き込みタイミングまたは
読み出しタイミングと後の書き込みタイミングまたは読
み出しタイミングとの間の間隔が最も長い方の種類のデ
ータの開始タイミングの直後をアドレスリセットタイミ
ングとして選び、前記複数種類のデータの書き込みまた
は読み出しを連続的に行うことを特徴とする請求項１ま
たは２記載のメモリ制御装置であり、複数種類のデータ
を続けて読み出す場合でも、データが上書きされること
なく、データ容量と同じ容量のメモリを使用して速度変
換を行うことができるという作用を有する。
みタイミングまたは読み出しタイミングをどの時点で設
定すればよいかを判断するアドレスリセット判断手段を
備え、データが複数種類の場合、読み出しまたは書き込
みアドレスリセットは、前の書き込みタイミングまたは
読み出しタイミングと後の書き込みタイミングまたは読
み出しタイミングとの間の間隔が最も長い方の種類のデ
ータの開始タイミングの直後をアドレスリセットタイミ
ングとして選び、前記複数種類のデータの書き込みまた
は読み出しを連続的に行うことを特徴とする請求項１ま
たは２記載のメモリ制御装置であり、複数種類のデータ
を続けて読み出す場合でも、データが上書きされること
なく、データ容量と同じ容量のメモリを使用して速度変
換を行うことができるという作用を有する。
【００１４】以下、本発明の実施の形態を図面を用いて
説明する。速度変換には、書き込み速度が読み出し速度
より速い場合と、読み出し速度が書き込み速度より速い
場合とがあり、ここでは書き込み速度が読み出し速度よ
りも速い場合について説明する。
説明する。速度変換には、書き込み速度が読み出し速度
より速い場合と、読み出し速度が書き込み速度より速い
場合とがあり、ここでは書き込み速度が読み出し速度よ
りも速い場合について説明する。
【００１５】（実施の形態１）図１は本発明の実施の形
態１におけるメモリ制御装置の構成を示している。図１
において、１０１は入力データ、１０２は出力データ、
１０３はデータと同じ容量のメモリ（ＲＡＭ）、１０４
は書き込みアドレス発生回路、１０５はアドレスリセッ
ト発生回路、１０６は読み出しアドレス発生回路、１０
７はメモリ１０３のアドレスを選択するマルチプレク
サ、１０８は各部の制御信号およびメモリ制御信号を発
生する制御回路である。
態１におけるメモリ制御装置の構成を示している。図１
において、１０１は入力データ、１０２は出力データ、
１０３はデータと同じ容量のメモリ（ＲＡＭ）、１０４
は書き込みアドレス発生回路、１０５はアドレスリセッ
ト発生回路、１０６は読み出しアドレス発生回路、１０
７はメモリ１０３のアドレスを選択するマルチプレク
サ、１０８は各部の制御信号およびメモリ制御信号を発
生する制御回路である。
【００１６】メモリ１０３の書き込みおよび読み出し
は、書き込みアドレス、読み出しアドレスを交互に選択
することで時分割で行われる。その制御は、制御回路１
０８で行われ、バースト的に書き込まれたデータの読み
出し開始タイミングで、アドレスリセット発生回路１０
５からのアドレスリセット信号またはリセット解除信号
により行われる。
は、書き込みアドレス、読み出しアドレスを交互に選択
することで時分割で行われる。その制御は、制御回路１
０８で行われ、バースト的に書き込まれたデータの読み
出し開始タイミングで、アドレスリセット発生回路１０
５からのアドレスリセット信号またはリセット解除信号
により行われる。
【００１７】以下、データ読み出し開始タイミングにつ
いて図２を参照して説明する。図２において、Ｔ１、Ｔ
２、Ｔ３は書き込みの時間単位、Ｗ１、Ｗ２、Ｗ３はデ
ータ書き込みタイミング、Ｒ１、Ｒ２、Ｒ３はデータ読
み出しタイミング、ｔは読み出しアドレスリセットタイ
ミングである。ここで、時間単位毎の書き込みデータ量
と読み出しデータ量は同じものとする。
いて図２を参照して説明する。図２において、Ｔ１、Ｔ
２、Ｔ３は書き込みの時間単位、Ｗ１、Ｗ２、Ｗ３はデ
ータ書き込みタイミング、Ｒ１、Ｒ２、Ｒ３はデータ読
み出しタイミング、ｔは読み出しアドレスリセットタイ
ミングである。ここで、時間単位毎の書き込みデータ量
と読み出しデータ量は同じものとする。
【００１８】図２において、例えば書き込みタイミング
Ｗ１でバースト的に書き込まれたデータを一定またはラ
ンダムのタイミングで読み出す場合、書き込みを開始し
てから終了するまでのいずれかのタイミングｔで読み出
しを開始する。データ書き込みタイミングＷ１が開始し
てからｔまでの間は書き込みのみを行い、ｔ以降書き込
みタイミングＷ１が終了するまでは、書き込み／読み出
しを交互に時分割で行い、Ｗ１の書き込み終了後、次の
書き込みタイミングＷ２までは読み出しのみを行う。書
き込みタイミングＷ２が開始すると、書き込みおよび読
み出しが交互に行われる。この場合、メモリに必要なデ
ータ容量は、Ｗ１、Ｗ２、Ｗ３で書き込まれるデータ１
回分である。
Ｗ１でバースト的に書き込まれたデータを一定またはラ
ンダムのタイミングで読み出す場合、書き込みを開始し
てから終了するまでのいずれかのタイミングｔで読み出
しを開始する。データ書き込みタイミングＷ１が開始し
てからｔまでの間は書き込みのみを行い、ｔ以降書き込
みタイミングＷ１が終了するまでは、書き込み／読み出
しを交互に時分割で行い、Ｗ１の書き込み終了後、次の
書き込みタイミングＷ２までは読み出しのみを行う。書
き込みタイミングＷ２が開始すると、書き込みおよび読
み出しが交互に行われる。この場合、メモリに必要なデ
ータ容量は、Ｗ１、Ｗ２、Ｗ３で書き込まれるデータ１
回分である。
【００１９】以上のように、本実施の形態１によれば、
データ読み出し開始タイミングを上記のように定めるこ
とにより、次のデータが書き込まれる前にデータの読み
出しを行うことができ、データが上書きされることもな
く、速度変換を行うことができる。
データ読み出し開始タイミングを上記のように定めるこ
とにより、次のデータが書き込まれる前にデータの読み
出しを行うことができ、データが上書きされることもな
く、速度変換を行うことができる。
【００２０】（実施の形態２）次に、本発明の実施の形
態２について説明する。図３は扱うデータがとの２
種類でこれを別々に読み出す場合のメモリ制御装置の構
成を示している。図３において、３０１は入力データ、
３０２は出力データ、３０３はデータとを合わせた
のと同じ容量のメモリ（ＲＡＭ）、３０４は書き込みア
ドレス発生回路、３０５はデータのためのアドレスリ
セット発生回路（１）、３０６はデータのための読み
出しアドレス発生回路（１）、３０９はデータのため
のアドレスリセット発生回路（２）、３１０はデータ
のための読み出しアドレス発生回路（２）、３０７はメ
モリ３０３のアドレスを選択するマルチプレクサ、３０
８は各部の制御信号およびメモリ制御信号を発生する制
御回路である。
態２について説明する。図３は扱うデータがとの２
種類でこれを別々に読み出す場合のメモリ制御装置の構
成を示している。図３において、３０１は入力データ、
３０２は出力データ、３０３はデータとを合わせた
のと同じ容量のメモリ（ＲＡＭ）、３０４は書き込みア
ドレス発生回路、３０５はデータのためのアドレスリ
セット発生回路（１）、３０６はデータのための読み
出しアドレス発生回路（１）、３０９はデータのため
のアドレスリセット発生回路（２）、３１０はデータ
のための読み出しアドレス発生回路（２）、３０７はメ
モリ３０３のアドレスを選択するマルチプレクサ、３０
８は各部の制御信号およびメモリ制御信号を発生する制
御回路である。
【００２１】以下、データ読み出し開始タイミングにつ
いて図４を参照して説明する。図４において、Ｔ１、Ｔ
２、Ｔ３は書き込みの時間単位、Ｗ１、Ｗ３、Ｗ５はデ
ータの書き込みタイミング、Ｗ２、Ｗ４、Ｗ６はデー
タの書き込みタイミング、Ｒ１、Ｒ３、Ｒ５はデータ
の読み出しタイミング、Ｒ２、Ｒ４、Ｒ６はデータ
の読み出しタイミング、ｔ１はデータのための読み出
しアドレスリセットタイミング、ｔ２はデータのため
の読み出しアドレスリセットタイミングである。
いて図４を参照して説明する。図４において、Ｔ１、Ｔ
２、Ｔ３は書き込みの時間単位、Ｗ１、Ｗ３、Ｗ５はデ
ータの書き込みタイミング、Ｗ２、Ｗ４、Ｗ６はデー
タの書き込みタイミング、Ｒ１、Ｒ３、Ｒ５はデータ
の読み出しタイミング、Ｒ２、Ｒ４、Ｒ６はデータ
の読み出しタイミング、ｔ１はデータのための読み出
しアドレスリセットタイミング、ｔ２はデータのため
の読み出しアドレスリセットタイミングである。
【００２２】データのためのアドレスリセット発生回
路３０５は、書き込みタイミングＷ１でデータの書き
込みを開始してから終了するまでのいずれかの時期にア
ドレスリセットタイミングｔ１を発生してデータの読
み出しを開始する。データ書き込みタイミングＷ１が開
始してからｔ１までの間は、データの書き込みのみを
行い、ｔ１以降書き込みタイミングＷ１が終了するまで
は、データの書き込みと読み出しを交互に時分割で行
い、Ｗ１の書き込み終了後、次の書き込みタイミングＷ
２までは、データの読み出しのみを行う。書き込みタ
イミングＷ２が開始すると、ｔ２のタイミングまでデー
タの書き込みおよびデータの読み出しを時分割で行
う。
路３０５は、書き込みタイミングＷ１でデータの書き
込みを開始してから終了するまでのいずれかの時期にア
ドレスリセットタイミングｔ１を発生してデータの読
み出しを開始する。データ書き込みタイミングＷ１が開
始してからｔ１までの間は、データの書き込みのみを
行い、ｔ１以降書き込みタイミングＷ１が終了するまで
は、データの書き込みと読み出しを交互に時分割で行
い、Ｗ１の書き込み終了後、次の書き込みタイミングＷ
２までは、データの読み出しのみを行う。書き込みタ
イミングＷ２が開始すると、ｔ２のタイミングまでデー
タの書き込みおよびデータの読み出しを時分割で行
う。
【００２３】データのためのアドレスリセット発生回
路３０９は、書き込みタイミングＷ２でデータの書き
込みを開始してから終了するまでのいずれかの時期にア
ドレスリセットタイミングｔ２を発生してデータの読
み出しを開始する。ｔ２以降書き込みタイミングＷ２が
終了するまでは、データの書き込みとデータおよび
の読み出しを交互に時分割で行い、Ｗ２の書き込み終
了後、次の書き込みタイミングＷ３まではデータおよ
びの読み出しのみを行う。
路３０９は、書き込みタイミングＷ２でデータの書き
込みを開始してから終了するまでのいずれかの時期にア
ドレスリセットタイミングｔ２を発生してデータの読
み出しを開始する。ｔ２以降書き込みタイミングＷ２が
終了するまでは、データの書き込みとデータおよび
の読み出しを交互に時分割で行い、Ｗ２の書き込み終
了後、次の書き込みタイミングＷ３まではデータおよ
びの読み出しのみを行う。
【００２４】以上のように、本実施の形態２によれば、
複数種類のデータを別々に読み出す場合でも、データ容
量と同じメモリ容量で速度変換を行うことができる。な
お、本実施の形態２では、データをとの２種類とし
たが、３種類以上でも同様に読み書きすることができ、
データの種類は、メモリの速度により時分割での読み出
しが可能な限り増やすことができる。
複数種類のデータを別々に読み出す場合でも、データ容
量と同じメモリ容量で速度変換を行うことができる。な
お、本実施の形態２では、データをとの２種類とし
たが、３種類以上でも同様に読み書きすることができ、
データの種類は、メモリの速度により時分割での読み出
しが可能な限り増やすことができる。
【００２５】（実施の形態３）次に、本発明の実施の形
態３について説明する。図５は扱うデータがとの２
種類でこれを続けて読み出す場合のメモリ制御装置の構
成を示している。図５において、５０１は入力データ、
５０２は出力データ、５０３はデータとを合わせた
のと同じ容量のメモリ（ＲＡＭ）、５０４は書き込みア
ドレス発生回路、５０５はアドレスリセット発生回路、
５０６は読み出しアドレス発生回路、５０７はメモリ５
０３のアドレスを選択するマルチプレクサ、５０８は各
部の制御信号およびメモリ制御信号を発生する制御回
路、そして５０９はアドレスリセットタイミング判断回
路であり、書き込みタイミングまたは読み出しタイミン
グをどの時点で設定すればよいかを判断する。
態３について説明する。図５は扱うデータがとの２
種類でこれを続けて読み出す場合のメモリ制御装置の構
成を示している。図５において、５０１は入力データ、
５０２は出力データ、５０３はデータとを合わせた
のと同じ容量のメモリ（ＲＡＭ）、５０４は書き込みア
ドレス発生回路、５０５はアドレスリセット発生回路、
５０６は読み出しアドレス発生回路、５０７はメモリ５
０３のアドレスを選択するマルチプレクサ、５０８は各
部の制御信号およびメモリ制御信号を発生する制御回
路、そして５０９はアドレスリセットタイミング判断回
路であり、書き込みタイミングまたは読み出しタイミン
グをどの時点で設定すればよいかを判断する。
【００２６】以下、データ読み出し開始タイミングにつ
いて図６を参照して説明する。図６において、Ｔ１、Ｔ
２、Ｔ３は書き込みの時間単位で、この中で２種類のデ
ータを書き込む場合を考える。Ｗ１、Ｗ３、Ｗ５はデー
タの書き込みタイミング、Ｗ２、Ｗ４、Ｗ６はデータ
の書き込みタイミング、Ｒ１、Ｒ２、Ｒ３はデータ
およびを続けて読み出すタイミング、ｔ３は読み出し
アドレスをリセットするタイミングである。ここで、時
間単位毎の書き込みデータ量（書き込みＡ＋書き込み
Ｂ）と読み出しデータ量（読み出しＡ＋読み出しＢ）
は、同じであるとする。
いて図６を参照して説明する。図６において、Ｔ１、Ｔ
２、Ｔ３は書き込みの時間単位で、この中で２種類のデ
ータを書き込む場合を考える。Ｗ１、Ｗ３、Ｗ５はデー
タの書き込みタイミング、Ｗ２、Ｗ４、Ｗ６はデータ
の書き込みタイミング、Ｒ１、Ｒ２、Ｒ３はデータ
およびを続けて読み出すタイミング、ｔ３は読み出し
アドレスをリセットするタイミングである。ここで、時
間単位毎の書き込みデータ量（書き込みＡ＋書き込み
Ｂ）と読み出しデータ量（読み出しＡ＋読み出しＢ）
は、同じであるとする。
【００２７】図６において、データ書き込みタイミング
Ｗ１が開始してからｔ３までの間は、データの書き込
みのみを行い、ｔ３以降書き込みタイミングＷ１が終了
するまでは、データの書き込みと読み出しを交互に時
分割で行い、Ｗ１の書き込み終了後、次の書き込みタイ
ミングＷ２までは、データの読み出しのみを行う。書
き込みタイミングＷ２が開始すると、データの書き込
みとデータの読み出しを交互に時分割で行い、Ｗ２の
終了後、データの読み出しが開始するまではデータ
の読み出しのみを行う。データの読み出し開始から書
き込みタイミングＷ３の開始までは、データの読み出
しのみを行う。書き込みタイミングＷ３が開始すると、
ｔ３のタイミングまでデータの書き込みおよびデータ
の読み出しを時分割で行う。
Ｗ１が開始してからｔ３までの間は、データの書き込
みのみを行い、ｔ３以降書き込みタイミングＷ１が終了
するまでは、データの書き込みと読み出しを交互に時
分割で行い、Ｗ１の書き込み終了後、次の書き込みタイ
ミングＷ２までは、データの読み出しのみを行う。書
き込みタイミングＷ２が開始すると、データの書き込
みとデータの読み出しを交互に時分割で行い、Ｗ２の
終了後、データの読み出しが開始するまではデータ
の読み出しのみを行う。データの読み出し開始から書
き込みタイミングＷ３の開始までは、データの読み出
しのみを行う。書き込みタイミングＷ３が開始すると、
ｔ３のタイミングまでデータの書き込みおよびデータ
の読み出しを時分割で行う。
【００２８】図７は図６と同様の図であるが、データ
とデータの書き込みタイミングが異なる。この場合の
読み出しアドレスリセットは、ｔ４に示すタイミングで
行う。図６および図７に示すように、データが複数種類
の場合、前の書き込みタイミングと後の書き込みタイミ
ングとの間の間隔が長い方の種類のデータの書き込み開
始タイミング（図６の場合はデータの書き込み開始タ
イミング、図７の場合はデータの書き込み開始タイミ
ング）の直後を読み出しアドレスリセットタイミングと
して選ぶことにより、次のデータが書き込まれる前にデ
ータの読み出しを行うことができる。データの種類が３
種類以上の場合は、前の書き込みタイミングと後の書き
込みタイミングとの間の間隔が最も長い種類のデータの
書き込み開始タイミングの直後を読み出しアドレスリセ
ットタイミングとして選ぶ。このような読み出しアドレ
スリセットタイミングの判断は、図５に示すアドレスリ
セット判断回路５０９で行う。
とデータの書き込みタイミングが異なる。この場合の
読み出しアドレスリセットは、ｔ４に示すタイミングで
行う。図６および図７に示すように、データが複数種類
の場合、前の書き込みタイミングと後の書き込みタイミ
ングとの間の間隔が長い方の種類のデータの書き込み開
始タイミング（図６の場合はデータの書き込み開始タ
イミング、図７の場合はデータの書き込み開始タイミ
ング）の直後を読み出しアドレスリセットタイミングと
して選ぶことにより、次のデータが書き込まれる前にデ
ータの読み出しを行うことができる。データの種類が３
種類以上の場合は、前の書き込みタイミングと後の書き
込みタイミングとの間の間隔が最も長い種類のデータの
書き込み開始タイミングの直後を読み出しアドレスリセ
ットタイミングとして選ぶ。このような読み出しアドレ
スリセットタイミングの判断は、図５に示すアドレスリ
セット判断回路５０９で行う。
【００２９】図７の場合は、最初に書き込まれたデータ
のデータを破棄することになるが、通常の通信システ
ムにおいては、システムリセット直後のデータは破棄さ
れても問題ないことが多い。データを破棄してはいけな
いシステムの場合は、タイミングｔ４から１周前のｔ５
から読み出しを開始し、初めのデータは、ｔ５開始時
には未だ書き込まれていないので、ダミーデータとして
扱う。
のデータを破棄することになるが、通常の通信システ
ムにおいては、システムリセット直後のデータは破棄さ
れても問題ないことが多い。データを破棄してはいけな
いシステムの場合は、タイミングｔ４から１周前のｔ５
から読み出しを開始し、初めのデータは、ｔ５開始時
には未だ書き込まれていないので、ダミーデータとして
扱う。
【００３０】以上のように、本実施の形態３によれば、
複数種類のデータを続けて読み出す場合においても、デ
ータが上書きされることなく、速度変換を行うことがで
きる。なお、本実施の形態３においては、複数種類のデ
ータを続けて読み出す場合について説明したが、続けて
読み出すデータと、別々に読み出すデータとが混在して
いる場合においても、アドレスリセット判断回路５０９
およびアドレスリセット発生回路５０５を備えていれ
ば、同様に処理することができる。
複数種類のデータを続けて読み出す場合においても、デ
ータが上書きされることなく、速度変換を行うことがで
きる。なお、本実施の形態３においては、複数種類のデ
ータを続けて読み出す場合について説明したが、続けて
読み出すデータと、別々に読み出すデータとが混在して
いる場合においても、アドレスリセット判断回路５０９
およびアドレスリセット発生回路５０５を備えていれ
ば、同様に処理することができる。
【００３１】なお、上記各実施の形態において、書き込
み速度が読み出し速度よりも速い場合の速度変換につい
て説明したが、読み出し速度が書き込み速度よりも速い
場合についても、読み出しアドレスリセットタイミング
の代わりに書き込みアドレスリセットタイミングを同様
にして定めることにより、データ容量と同じメモリ容量
のメモリを使用して速度変換を行うことができる。
み速度が読み出し速度よりも速い場合の速度変換につい
て説明したが、読み出し速度が書き込み速度よりも速い
場合についても、読み出しアドレスリセットタイミング
の代わりに書き込みアドレスリセットタイミングを同様
にして定めることにより、データ容量と同じメモリ容量
のメモリを使用して速度変換を行うことができる。
【００３２】
【発明の効果】以上のように、本発明によれば、入力さ
れたデータを一旦メモリに蓄えて別の速度で出力する際
に、アドレスリセット手段を用いて適当なタイミングで
読み出しアドレスリセット信号または書き込みアドレス
リセット信号を発生させることにより、メモリに上書き
されることなく、データ容量と同じメモリ容量で速度変
換を行うことができ、低コストのメモリ制御装置を実現
することができる。
れたデータを一旦メモリに蓄えて別の速度で出力する際
に、アドレスリセット手段を用いて適当なタイミングで
読み出しアドレスリセット信号または書き込みアドレス
リセット信号を発生させることにより、メモリに上書き
されることなく、データ容量と同じメモリ容量で速度変
換を行うことができ、低コストのメモリ制御装置を実現
することができる。
【図１】本発明の実施の形態１におけるメモリ制御装置
の構成を示すブロック図
の構成を示すブロック図
【図２】実施の形態１における動作を示すタイミング図
【図３】本発明の実施の形態２におけるメモリ制御装置
の構成を示すブロック図
の構成を示すブロック図
【図４】実施の形態２における動作を示すタイミング図
【図５】本発明の実施の形態３におけるメモリ制御装置
の構成を示すブロック図
の構成を示すブロック図
【図６】実施の形態３における動作を示すタイミング図
【図７】実施の形態３における別の動作を示すタイミン
グ図
グ図
【図８】従来におけるメモリ制御装置の構成を示すブロ
ック図
ック図
【図９】従来におけるメモリ制御装置の別の構成を示す
ブロック図
ブロック図
【図１０】図９に示すメモリ制御装置の動作を示すタイ
ミング図
ミング図
【図１１】図９に示すメモリ制御装置の別の動作を示す
タイミング図
タイミング図
１０１、３０１、５０１ 入力データ
１０２、３０２、５０２ 出力データ
１０３、３０３、５０３ メモリ（ＲＡＭ）
１０４、３０４、５０４ 書き込みアドレス発生回路
１０５、３０５、３０９、５０５ アドレスリセット発
生回路 １０６、３０６、３１０、５０６ 読み出しアドレス発
生回路 １０７、３０７、５０７ マルチプレクサ １０８、３０８、５０８ 制御回路
生回路 １０６、３０６、３１０、５０６ 読み出しアドレス発
生回路 １０７、３０７、５０７ マルチプレクサ １０８、３０８、５０８ 制御回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−157890（ＪＰ，Ａ)
特開 昭61−153730（ＪＰ，Ａ)
特開 昭53−94735（ＪＰ，Ａ)
特開 平３−59871（ＪＰ，Ａ)
特開 平２−292793（ＪＰ，Ａ)
特開 昭61−29499（ＪＰ，Ａ)
実開 昭62−187500（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 5/06
G11C 7/00
H04L 13/08
Claims (9)
- 【請求項１】 書き込み動作１回分のデータ容量とほぼ
同じ容量のメモリと、前記メモリに対する書き込みアド
レスを発生する書き込みアドレス発生手段と、前記メモ
リに対する読み出しアドレスを発生する読み出しアドレ
ス発生手段と、前記書き込みアドレスまたは読み出しア
ドレス発生手段に対し書き込みまたは読み出しタイミン
グを設定するアドレスリセット手段と、前記メモリのア
ドレスを選択するマルチプレクサと、各部の制御信号お
よびメモリ制御信号を発生する制御手段とを備え、入力
されたデータを一旦前記メモリに蓄えて別の速度で出力
する際に、前記アドレスリセット手段を用いて、書き込
みタイミング開始または読み出しタイミング開始から所
定のアドレスリセットタイミングｔまでの間は書き込み
のみまたは読み出しのみを行い、前記ｔ以降前記書き込
みタイミング終了または読み出しタイミング終了までは
書き込み／読み出しを交互に時分割で行い、前記書き込
みまたは読み出し終了後は、次の書き込みタイミング開
始または読み出しタイミング開始までは読み出しまたは
書き込みのみを行うことを特徴とするメモリ制御装置。 - 【請求項２】 前記アドレスリセット手段および前記書
き込みアドレス発生手段または前記読み出しアドレス発
生手段を複数組備え、入力された複数種類のデータを一
旦前記メモリに蓄えて別の速度で出力する際に、前記複
数のアドレスリセット手段を用いて、前記複数のアドレ
スリセット手段毎に設定されている前記タイミングで書
き込みまたは読み出しを行うことを特徴とする請求項１
記載のメモリ制御装置。 - 【請求項３】 書き込みタイミングまたは読み出しタイ
ミングをどの時点で設定すればよいかを判断するアドレ
スリセット判断手段を備え、データが複数種類の場合、
読み出しまたは書き込みアドレスリセットは、前の書き
込みタイミングまたは読み出しタイミングと後の書き込
みタイミングまたは読み出しタイミングとの間の間隔が
最も長い方の種類のデータの開始タイミングの直後をア
ドレスリセットタイミングとして選び、前記複数種類の
データの書き込みまたは読み出しを連続的に行うことを
特徴とする請求項１または２記載のメモリ制御装置。 - 【請求項４】 所定の書き込みタイミングでメモリに書
き込まれたデータを一定またはランダムのタイミングで
読み出す場合、 １回目のデータ書き込みタイミングが開始してから終了
するまでの時間よりは短い所定の時間までの間は１回目
のデータのメモリへの書き込みのみを行い、 前記書き込みを開始してから前記所定の時間に対応する
読み出しアドレスリセットタイミングｔでメモリからの
読み出しを開始し、 前記読み出しアドレスリセットタイミングｔ以降前記１
回目の書き込みタイミングが終了するまでは、１回目の
データの書き込み／読み出しを交互に時分割で行い、 １回目の書き込み終了後、２回目のデータ書き込みタイ
ミングまでは１回目のデータの読み出しのみを行い、 ２回目のデータ書き込みタイミングが開始してから、２
回目の読み出しアドレスリセットタイミングｔまでは、
１回目のデータの読み出しおよび２回目のデータの書き
込みを時分割で行う、ことによりメモリへのデータの書
き込み、読み出しを制御することを特徴とするメモリ制
御方法。 - 【請求項５】 所定の書き込みタイミングでメモリに書
き込まれた複数種類のデータを一定またはランダムのタ
イミングで読み出す場合、 １回目の第１の種類のデータ書き込みタイミングが開始
してから終了するまでの時間よりは短い第１の所定の時
間までの間は前記メモリへの書き込みのみを行い、 前記書き込みを開始してから前記第１の所定の時間に対
応する読み出しアドレスリセットタイミングｔ１で前記
第１の種類のデータの前記メモリからの読み出しを開始
し、 前記読み出しアドレスリセットタイミングｔ１以降前記
１回目の前記第１の種類のデータの書き込みタイミング
が終了するまでは、前記第１の種類のデータの書き込み
／読み出しを交互に時分割で行い、 １回目の前記第１の種類のデータの書き込み終了後、１
回目の第２の種類のデータ書き込みタイミングまでは前
記第１の種類のデータの読み出しのみを行い、 １回目の前記第２の種類のデータ書き込みタイミングが
開始してから終了するまでの時間よりは短い第２の所定
の時間までの間は前記第１の種類のデータの読み出しお
よび２回目のデータの書き込みを時分割で行い、 前記１回目の前記第２の種類のデータ書き込みを開始し
てから前記第２の所定の時間に対応する読み出しアドレ
スリセットタイミングｔ２で前記第２の種類のデータの
前記メモリからの読み出しを開始し、 前記読み出しアドレスリセットタイミングｔ２以降前記
１回目の前記第２の種類のデータの書き込みタイミング
が終了するまでは、前記第１の種類のデータの読み出し
と前記第２の種類のデータの書き込み／読み出しを３連
周期に時分割で行い、 １回目の前記第２の種類のデータの書き込み終了後、２
回目の第１の種類のデータ書き込みタイミングまでは前
記第１の種類のデータの読み出しおよび前記第２の種類
のデータの読み出しを交互に時分割で行うことによりメ
モリへのデータの書き込み、読み出しを制御することを
特徴とするメモリ制御方法。 - 【請求項６】 所定の書き込みタイミングでメモリに書
き込まれた複数種類のデータを一定またはランダムのタ
イミングで読み出す場合、 １回目の第１の種類のデータ書き込みタイミングが開始
してから終了するまでの時間よりは短い第３の所定の時
間までの間は第１の種類のデータの前記メモリへの書き
込みのみを行い、 前記書き込みを開始してから前記第３の所定の時間に対
応する読み出しアドレスリセットタイミングｔ３で前記
第１の種類のデータの前記メモリからの読み出しを開始
し、 前記読み出しアドレスリセットタイミングｔ３以降前記
１回目の前記第１の種類のデータの書き込みタイミング
が終了するまでは、前記第１の種類のデータの書き込み
／読み出しを交互に時分割で行い、 １回目の前記第１の種類のデータの書き込み終了後、１
回目の第２の種類のデータ書き込みタイミングまでは前
記第１の種類のデータの読み出しのみを行い、 １回目の前記第２の種類のデータ書き込みタイミングが
開始すると、前記第２の種類のデータの書き込みおよび
前記第１の種類のデータの読み出しを時分割で行い、 １回目の前記第２の種類のデータの書き込み終了後、当
該第２の種類のデータの読み出しが開始するまでは前記
１回目の前記第１の種類のデータの読み出しのみを行
い、 前記第２の種類のデータの読み出しが開始してから２回
目の第１の種類のデータ書き込みが開始するまでは前記
第２の種類のデータの読み出しを行い、 ２回目の第１の種類のデータの書き込みが開始してから
前記読み出しアドレスリセットタイミングｔ３までは前
記第２の種類のデータの読み出しと前記２回目の第１の
種類のデータの書き込み を交互に時分割で行うことによ
りメモリへのデータの書き込み、読み出しを制御するこ
とを特徴とするメモリ制御方法。 - 【請求項７】 データが複数種類の場合、読み出しアド
レスリセットは、前の書き込みタイミングと後の書き込
みタイミングとの間の間隔が長い方の種類のデータの書
き込み開始タイミングの直後を読み出しアドレスリセッ
トタイミングとして選ぶことを特徴とする請求項６記載
のメモリ制御方法。 - 【請求項８】 データが３種類以上の場合、読み出しア
ドレスリセットは、前の書き込みタイミングと後の書き
込みタイミングとの間の間隔が最も長い種類のデータの
書き込み開始タイミングの直後を読み出しアドレスリセ
ットタイミングとして選ぶことを特徴とする請求項６記
載のメモリ制御方法。 - 【請求項９】 請求項１乃至３のいずれかに記載のメモ
リ制御装置を備えてなる通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15497797A JP3390628B2 (ja) | 1997-06-12 | 1997-06-12 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15497797A JP3390628B2 (ja) | 1997-06-12 | 1997-06-12 | メモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113207A JPH113207A (ja) | 1999-01-06 |
| JP3390628B2 true JP3390628B2 (ja) | 2003-03-24 |
Family
ID=15596020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15497797A Expired - Fee Related JP3390628B2 (ja) | 1997-06-12 | 1997-06-12 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390628B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5316647B2 (ja) * | 2009-11-16 | 2013-10-16 | 富士通株式会社 | Ｆｉｆｏバッファ及びｆｉｆｏバッファの制御方法 |
-
1997
- 1997-06-12 JP JP15497797A patent/JP3390628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH113207A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077874B2 (ja) | ダイナミック・ランダム・アクセス・メモリ・システム | |
| US5717948A (en) | Interface circuit associated with a processor to exchange digital data in series with a peripheral device | |
| JPS61125641A (ja) | デ−タ圧縮制御方式 | |
| JP2658958B2 (ja) | Ｄｍａコントローラ | |
| US4845726A (en) | Maximum length linearly recurring sequence generator control device | |
| JP3390628B2 (ja) | メモリ制御装置 | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| US5802587A (en) | Memory controller adapted for rapid block access operations | |
| US6292853B1 (en) | DMA controller adapted for transferring data in two-dimensional mapped address space | |
| US5329493A (en) | Integrated semiconductor memory array and method for operating the same | |
| US5459726A (en) | Device for the initiation of multiplex timings in an asynchronous switching system | |
| JP3097301B2 (ja) | 半導体メモリ装置 | |
| US6922764B2 (en) | Memory, processor system and method for performing write operations on a memory region | |
| JPS6323581B2 (ja) | ||
| US6704243B2 (en) | Apparatus for generating memory-internal command signals from a memory operation command | |
| JP2798485B2 (ja) | 書き込み可能不揮発性メモリ | |
| JPH06124586A (ja) | 半導体記憶装置 | |
| JPS58224497A (ja) | 記憶装置 | |
| SU1691841A1 (ru) | Устройство дл контрол цифровых объектов | |
| JP2573068B2 (ja) | デジタル・パターン発生装置 | |
| RU1772806C (ru) | Устройство дл обработки изображений | |
| JPH05266685A (ja) | 記憶装置 | |
| JP2595998B2 (ja) | 電子楽器 | |
| SU1647569A1 (ru) | Система дл контрол больших интегральных схем | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |