JPS6365963B2 - - Google Patents

Info

Publication number
JPS6365963B2
JPS6365963B2 JP54152545A JP15254579A JPS6365963B2 JP S6365963 B2 JPS6365963 B2 JP S6365963B2 JP 54152545 A JP54152545 A JP 54152545A JP 15254579 A JP15254579 A JP 15254579A JP S6365963 B2 JPS6365963 B2 JP S6365963B2
Authority
JP
Japan
Prior art keywords
counter
output
engine control
logic
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54152545A
Other languages
English (en)
Other versions
JPS5574601A (en
Inventor
Deii Richaadoson Jeemusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Original Assignee
Motors Liquidation Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motors Liquidation Co filed Critical Motors Liquidation Co
Publication of JPS5574601A publication Critical patent/JPS5574601A/ja
Publication of JPS6365963B2 publication Critical patent/JPS6365963B2/ja
Granted legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L15/00—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles
    • B60L15/02—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles characterised by the form of the current used in the control circuit
    • B60L15/08—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles characterised by the form of the current used in the control circuit using pulses
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/2403—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially up/down counters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/0077—Characterised by the use of a particular software algorithm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/64—Electric machine technologies in electromobility
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/72—Electric energy management in electromobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transportation (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
  • Electrical Control Of Ignition Timing (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 本発明はエンジン制御ユニツト、特にマイクロ
プロセサとエンジン制御アクチユエータとのイン
ターフエイスを行うエンジン制御ユニツトを含む
マイクロプロセサに基づくエンジン制御システム
に関する。
自動車のエンジンを制御するデイジタル・シス
テムはエンジンの動作状態に関するデータを収集
し、所望のエンジンの動作状態を維持する制御信
号を発生する必要がある。システムの出力制御信
号は通常アクチユエータの設計に依存して異なる
周波数を有するパルス幅変調信号である。システ
ムは通常パルスの累算またはパルス期間の測定の
ための複数個の専用入力カウンタと、出力信号を
発生する複数個の専用の出力カウンタを有してい
る。中央処理装置は入力データを処理し、必要な
出力を種々の出力カウンタに分配して該出力カウ
ンタの動作を制御して所望の動作状態を達成する
のに必要な信号を発生する。エンジンの制御パラ
メータは短い時間間隔で更新されねばならないか
ら、種々の出力装置にサービスを提供することは
制御機能の数が増すと困難になる。
従つて、マイクロプロセサに対するデータ処理
の負荷を軽減するようなエンジン制御システム中
のマイクロプロセサと相互接続可能でありマイク
ロプロセサからの制御ワードに応動して複数個の
エンジン制御アクチユエータを制御するエンジン
制御ユニツトを提供するのが本学明の１つの目的
である。
エンジン制御システム中のマイクロプロセサか
らの制御ワードに応動して制御ワードによつて規
定された周波数およびパルス幅を有する複数個の
パルス幅変調された出力信号を発生するエンジン
制御ユニツトを提供するのが本発明の他の目的で
ある。
本発明を用いたエンジン制御システムにあつて
は、マイクロプロセサおよびメモリを含むマイク
ロコンピユータは本発明に従うエンジン制御ユニ
ツトに結合され、自動車の速度、空気／燃料セン
サ・ヒーター、空気／燃料比またはパルス幅変調
出力信号を要求する他の機能の如きエンジンの機
能を制御する。各々の出力信号の周波数と同様に
パルス幅も制御ワードの形でマイクロコンピユー
タによつて指定されている。夫々の出力信号に相
応する各々の制御ワードはマイクロコンピユータ
によつて制御ユニツト中の読み出し／書き込みメ
モリ中の予め割当てられたロケーシヨン中にロー
ドされる。制御ユニツトは更に自由走行してい
る。即ちクロツク源により連続的に歩進されてい
る２進カウンタを含んでいる。各制御ワードの第
１の部分はカウンタの特定の状態により夫々の出
力信号のパルス幅を規定する。特定の出力のパル
ス幅を規定するのに有用な制御ワードの第１の部
分のビツト数は制御ワードの第２の部分によつて
規定されている。制御ユニツトはまた可変ビツト
長０（ゼロ）検出器手段および可変ビツト長比較
器手段を含む論理ユニツトを有している。該論理
ユニツトは制御ワードの第２の部分をデコード
し、制御ワードによつて規定されたカウンタの有
意ビツトが０なるとき適当な出力をセツトする。
カウンタの状態が制御ワードの第１の部分で規定
された状態に等しいか又はそれより大であると
き、適当な出力がリセツトされる。このようにし
て、複数個の出力の波形は、カウンタ、０検出器
および比較器の動作長を実効的に変化させる周波
数コードおよびパルス幅情報の両方を含む夫々の
制御ワードによつて決定されることができる。本
発明の１実施例においては、制御ユニツトは所望
の出力を発生する専用論理回路を含んでおり、第
２の実施例においては制御ユニツトは所望の出力
を発生するため制御ユニツト内のデータの流れを
制御するマイクロプログラムされた読み出し専用
メモリを含んでいる。
本発明の更に完全なる理解は付図と関連した以
下の詳細な記述によつて得られよう。
第１図を参照すると、本発明のエンジン制御シ
ステムはマイクロプロセサ（MPU）１０、アナ
ログ・デイジタル変換器（ADC）１２、読み出
し専用メモリ（ROM）１４、読み出し／書き込
みメモリ（RAM）１６およびエンジン制御ユニ
ツト（ECU）１８を含んでいる。MPU１０は好
ましくはモトローラ・セミコンダクタ・プロダク
ツ・インコーポレーテツド（アリゾナ洲フエニツ
クス）から入手出来るM6800マイクロプロセサ・
アプリケーシヨン・マニユアル中に述べられてい
るMC6800マイクロプロセサである。ADC１２，
ROM１４およびRAM１６はMPU１０とコンパ
テイブルな任意の市販の商品であつて良い。
MPU１０は再スタート回路２０から入力を受信
し、システムの残りの構成素子を初期設定する
RST*信号を発生する。MPU１０はまた２位相
クロツク２２からの入力を受信し、システムの残
りの部分に対する所望のタイミング信号を発生す
る。MPU１０は16ビツトのアドレス・バス２４
および８ビツトの双方向性データ・バス２６を介
してシステムの残りの部分と通信を行う。
ADC１２は通常このような装置と関連したア
ナログおよびデイジタルのサブ・システムを含ん
でいることが好ましいが、必要な場合にはMPU
１０をプログラムしてデイジタル・サブシステム
の機能を実行させても良い。このことに関しては
モトローラ・セミコンダクタ・プロダクツ・イン
コーポレーテツド（アリゾナ洲フエニツクス）か
ら入手出来るアプリケーシヨン・ノートAN―
757「M6800マイクロプロセサ・システムによるア
ナログ・デイジタル変換法」に述べられている。
ADC１２はマニホールドの真空度、大気圧、
冷却水の温度、マニホールドの混合物の温度およ
び引入空気の温度の如き複数個のエンジンのパラ
メータ入力を受け取る。アナログからデイジタル
への変換操作は変換されるべき入力チヤネルを選
択するMPU１０からのコマンドにより開始され
る。変換サイクルの終了時点において、ADC１
２はインターラプトを発生し、その後データは
MPU１０からのコマンドによりデータ・バス２
６を介して読み出される。ROM１４はMPU１
０を動作させるプログラムを含んでおり、更にエ
ンジンの入力データに基づいて出力制御信号波形
のパルス幅を規定するルツクアツプ・テーブルの
形をした適当なエンジン制御データを含んでい
る。このルツク・アツプ・テーブルのデータは実
験的又は解析的に得られる。パルス幅を規定する
データは12ビツトであり、周波数を規定する４ビ
ツト・コードと組み合わされて16ビツトの制御ワ
ードが形成される。メモリを節約するため複数個
のパルス幅に対して同一である４ビツト・コード
はパルス幅データにアクセスした後で付加しても
良い。組み合わされた16ビツトの制御ワードは
ECU１８に転送され、エンジンの動作状態を制
御する種々の出力信号が発生される。ECUはま
た自動車の速度およびエンジンの回転数などの可
変周波数入力を受け取る。
第２図を参照すると、その周波数がプログラム
によつて選択される複数個のパルス幅変調PWM
された出力信号を発生するハードウエアを含む本
発明の１実施例が示されている。本装置は１対の
相互接続された８ビツトRAM３０および３２よ
り成るものとして示されている16ビツトの読み出
し／書き込みメモリ２８を含んでいる。メモリ２
８は３段のアドレス・レジスタ３４によつて
ECU１８の内部でアドレス指定可能であるし、
またアドレス・バス２４を介してMPU１０によ
つてECU１８の外部からもアドレス指定可能で
ある。レジスタ３４またはMPU１０からのアド
レスは、チツプ選択論理回路３８から双安定マル
チバイブレータ即ちフリツプ・フロツプ４０を通
して制御されるマルチプレクサ３６を通してメモ
リ２８に選択的に加えられる。フリツプ・フロツ
プ４０のＱ出力はマルチプレクサ３６を制御し、
Q*出力はメモリ２８の読み出し／書き込み制御
を行う。16ビツトのECUの内部データ・バス４
２はデータ・バス・インターフエイス（図示せ
ず）を通してMPUのデータ・バス２６に接続さ
れており、それによつて２つの８ビツト・バイト
より成る16ビツトの制御ワードは相続くMPUサ
イクル時にECU１８に転送され、第２のバイト
の転送と同時にメモリ２８にロードされる。この
ようにして、ECU１８がデータ転送のために
MPU１０により選択されると、メモリ２８は書
き込みモードとされ、バス４２上のデータはバス
２４上のアドレスにより規定されたメモリ・ロケ
ーシヨン中に書き込まれる。PWM１〜PWM５
と名付けられた複数個の出力信号のパルス幅およ
び周波数から制御する各制御ワードはMPU１０
からメモリ２８中の夫々のロケーシヨンにロード
される。アドレス・レジスタ３４は立上り検出器
４８およびアドレス制御論理回路５０によりエネ
イブルされる。立上り検出器４８はＤ型フリツ
プ・フロツプ５２および５４およびゲート４４お
よび４６を含んでいる。フリツプ・フロツプ５２
の入力はタイミング論理回路５６から加えられ
る。このタイミング論理回路５６は例えば
1.024MHzであるMPU１０からのCLK入力に応動
し、1.024MHzのφ1およびφ2タイミング信号と共
に64KHzの信号を発生する。アドレス制御論理回
路５０はJKフリツプ・フロツプ５８およびゲー
ト５９を含んでいる。アドレス・レジスタ３４は
平常時は64KHzの速度でエネイブルされている
が、ECU１８がMPU１０により選択されると、
フリツプ・フロツプ４０のQ*出力からの読み出
し／書き込み線は低レベルとなり、ゲート４４お
よび５９を禁止することにより内部アドレスの発
生を停止する。64KHz信号の立上り端が検出器４
８により検出されると、フリツプ・フロツプ５８
のＱ出力によりアドレス・レジスタはエネイブル
される。エネイブルされた後、レジスタ３４はク
ロツクφ2によりその８つの２進状態を逐次発生
させ、８つのアドレスを形成し、その後フリツ
プ・フロツプ５８によりリセツトされる。図示の
特定の実施例にあつては、８つのアドレスの内５
つのみが使用されている。
１２段の２進カウンタ６０はφ2クロツクと同
期して64KHzの速度で歩進され、０検出器６２お
よび比較器６４に入力を提供する。検出器６２は
カウンタ６０の下位８，９，10，11又は12ビツト
が０であるかどうかを示す別々の出力を提供す
る。各制御ワードの最初の部分（例えばその下位
12ビツト）はまた比較器６４の入力となる。比較
器６４は制御ワードの下位８，９，10，11および
12ビツトとカウンタ６０の下位８，９，10，11又
は12ビツトとの比較の結果を示す別々の出力C8
―C12を発生する。カウンタの入力がRAM２８
からの相応する入力より大であるならば比較器出
力は高レベルとなる。マルチプレクサ６６および
６８は制御ワードの第２の部分（例えばその上位
４ビツト）をデコードし、検出器６２および比較
器６４の出力チヤネルの内相応するものを選択
し、夫々のセツト・パルス幅SPWおよびクリ
ア・パルス幅CPW信号を提供する。SPW出力は
ゲート７０Ｊ〜７８Ｊを夫々通してJKフリツ
プ・フロツプ７０〜７８のＪ入力に加えられ、
CPW信号はゲート７０Ｋ〜７８Ｋを夫々通して
フリツプ・フロツプ７０〜７８のＫ入力に加えら
れる。フリツプ・フロツプ７０〜７８はφ2クロ
ツクと同期している。デコーダ論理ユニツト８０
はレジスタ３４の内容に応動してゲート対７０
Ｊ，７０Ｋ〜７８Ｊ；７８Ｋの１方をエネイブル
することによりレジスタ３４によりアドレス指定
されたRAMロケーシヨンに相応するフリツプ・
フロツプ７０〜７８の内の適当な１つを選択す
る。０検出器６２およびマルチプレクサ６６は、
制御ワードの上位４ビツト中に含まれている２進
コードによつてビツト長が選択可能な可変ビツト
長０検出器を形成する。同様に比較器６４および
マルチプレクサ６８は可変ビツト長比較器を形成
する。
検出器６２は第２ａ図に更に詳細に示されてお
り、カウンタ６０の下位８段のQ*出力に接続さ
れた入力を有するANDゲート８２を含んでいる。
ANDゲート８４，８６，８８および９０はカウ
ンタ６０の段９，１０，１１および１２のQ*出
力およびANDゲート８２，８４，８６および８
８の出力から夫々入力を受信する。ANDゲート
８２，８４，８６，８８および９０は比較器出力
CZ08―CZ12を提供する。ビツト１および２に対
する比較器６４の比較論理回路は第２ｂ図に示さ
れており、これはANDゲート９２を含んでいる。
このANDゲート９２の入力はインバータ９３に
より否定されたメモリ・ロケーシヨンからの最下
位ビツトRO1およびカウンタ６０の最下位ビツ
トCT01である。従つて、ゲート９２の出力C1は
カウンタ６０の最下位ビツトがメモリ・ロケーシ
ヨンの最下位ビツトより大である場合には常に高
レベルとなる。ゲート９４の出力C2は、ゲート
９２ａおよびインバータ９３ａによつてCT02が
R02より大であることが検出されるか、又はゲー
ト９２によつてCT01がR01より大であることが
検出されるか、又はゲート９５および９６によつ
てCT02がR02に等しいことが検出されると高レ
ベルとなる。論理回路９８の付加ブロツク（図示
せず）を縦続接続して比較器６４からの出力C8
〜C12が発生される。例えばC8＝C7（CT08＋
R08*）＋CT８・R08*でC8が与えられる。比較器
６４の論理回路は周知の仕方で変形を加えて必要
な場合にはカウンタの内容がRAMの内容に等し
くなると直ちに高レベル出力を発生するようにし
得ることを理解されたい。
出力PWM１〜PWM５に対する制御ワードが
MPU１０からメモリ２８中にロードされている
ものと仮定すると回路の動作は次の通りである。
カウンタ６０は64KHzの速度で歩進される。カウ
ンタ６０の各状態において、レジスタ３４はφ2
クロツクによりその８つの状態を逐次形成し、そ
れによつて出力PWM１〜PWM５に相応する５
つのメモリ・ロケーシヨンをアドレス指定する。
各アドレス中のデータがメモリ２８から逐次読み
出されるとき、上位４ビツトは検出器６２および
比較器６４から夫々マルチプレクサ６６および６
８への所望の入力を選択する。第１のメモリ・ロ
ケーシヨン・アドレスがPWM１に相応するもの
と仮定すると、デコーダ８０はゲート７０Ｊおよ
び７０Ｋをエネイブルし、フリツプ・フロツプ７
０の出力はカウンタ６０の選択された数のビツト
がすべて０であるとセツトされ、カウンタ６０の
選択された数のビツトがメモリ２８中のアドレス
指定された制御ワード中の相応するビツトより大
であるとクリアされる。残りの出力の各々は選択
され、比較および検出操作が制御ワードの上位４
ビツトによつて規定されるビツト長に関して実行
される。すべてのメモリ・ロケーシヨンがアドレ
ス指定された後、レジスタ３４はリセツトされ、
次の64KHzクロツク・パルスによりカウンタ６０
は歩進され、前述の動作が繰返される。このよう
にして、個々のエンジン制御アクチユエータ（図
示せず）に加えられる出力PWM１〜PWM５の
各々はMPU１０から得られた制御ワードによつ
て周波数およびパルス幅の両方が制御される。
第３図を参照すると、第２図に示すPWMの概
念はPWM制御に加えて多数の他のエンジン制御
機能を実行するのに適したECU１８のマイクロ
プラグラミングにより実現されている。ECU１
８は演算論理ユニツト（ALU）１００，16ビツ
トRAM１０２、16ビツト２進カウンタ１０４お
よびECUの動作を制御するシーケンス制御論理
回路１０６を含んでいる。ALU１００は加算又
は減算を実行する16ビツトの加算器および可変０
検出および可変比較動作を実行する論理回路を含
んでいる。ALUの演算操作の結果は16ビツト・
バツフア１０８に１時的に記憶される。カウンタ
１０４の内容又はバツフア１０８中のALUの結
果はマルチプレクサ１１０および１１２を夫々通
してALU Ａ又はＢ端子に選択的に加えられる。
RAMレジスタの内容は双方向性データ・バス１
１４を介してALU１００のＡ端子に読み込まれ
る。カウンタ１０４の内容又はバツフア１０８の
内容はマルチプレクサ１１０を通してアドレス指
定されたRAMロケーシヨンに加えられる。デー
タ・バス１１４は、相続くMPUサイクルにおい
てECU１８とMPU１０の間で２つの８ビツト・
バイトより成る16ビツトECUワードの転送を許
容するべく、インターフエイス論理ユニツト１１
５を通して８ビツトの外部データ・バス２６とイ
ンターフエイスされている。バス制御論理ユニツ
ト１１６はMPU１０から入力を受信する。チツ
プ選択線Ｃ／ＳおよびＣ／S*は２本のアドレ
ス・バスであり、データ転送のためECU１８を
選択する役目を果す。論理ユニツト１１６は内部
リセツト（RESET）信号、φ1およびφ2クロツク
信号、ホールド（HOLD）信号およびバス・エ
ネイブル（BUS ENABLE）信号を発生する。
クロツク信号φ1およびφ2はCLK入力に応動して
発生され、MPU１０が動作しているのと同じ速
度（例えば1.024MHz）のECU１８の内部クロツ
クを提供する。φ1およびφ2はカウンタ１０４に
対する64KHz入力を発生する16で割る割算器１１
８に入力を提供する。
シーケンス制御論理回路１０６はマイクロプロ
グラミングされたROM１２０を含んでいる。マ
イクロプログラムの各インストラクシヨンは
ECU１８内の内部データの経路を指定し、所望
の動作を実行させる。制御論理回路１０６は要求
論理回路ユニツト１２２を含んでおり、該ユニツ
ト１２２はサービス要求を適当なラツチに記憶
し、要求に対するサービスの相対的優先度を決定
する。論理ユニツト１２２の入力は制御されるべ
きエンジンの機能に依存するものであり、例えば
エンジン速度の基準信号、自動車の速度の基準信
号、位置／周波数トランスジユーサからの１つま
たはそれ以上の可変周波数入力および内部で発生
されたフラグ入力およびカウンタ１０４からの選
択された周波数を有する１つまたはそれ以上の入
力等が挙げられる。PWM制御において、カウン
タ１０４からの32KHzの信号は論理ユニツト１２
２に加えられる。アドレス発生器１２４は論理ユ
ニツト１２２に応動し、該論理ユニツト１２２に
より選択された入力にサービスを提供するべくプ
ログラム・カウンタ１２６をROM１２０中のル
ーチンの開始アドレスにプリセツトする。カウン
タ１２６の状態はROM１２０によつてデコード
され、アドレス指定されたインストラクシヨンは
16ビツトのインストラクシヨン・レジスタ１３０
中にロードされる。各インストラクシヨンは
ALU１００によつて実行されるべき動作は、
ALUのＡおよびＢ端子へのデータ入力および関
連する出力装置を規定する。各インストラクシヨ
ンのあるビツトは論理ユニツト１２８によつてデ
コードされ、ALU１００の動作を制御する。各
インストラクシヨン中のRAMアドレスはマルチ
プレクサ１３２に加えられ、RAM１０２内でデ
コードされる。マルチプレクサ１３２は又アドレ
ス・バス２４の内の適当な数のビツトと接続され
ており、それによつてMPU１０によるRAM１
０２へのアクセスを許容する。各インストラクシ
ヨン中の出力コードはマルチプレクサ１１０およ
び１１２を通してALU１００のＡおよびＢ端子
へ向うデータの経路およびデータに対してALU
が実行すべき動作を規定する。インストラクシヨ
ン中の出力アドレスは出力選択論理ユニツト１３
４によつてデコードされ、複数個のフラグ・ラツ
チ１３６の内の１つを選択する。選択されたラツ
チ中にロードされたデータはSPWおよびCPWデ
ータの場合と同様にALU１００から取り出され
るか、又はインストラクシヨン中に含まれてお
り、ALUの動作結果に基づいて条件付または無
条件で選択されたラツチ中にロードされる。フラ
グ・ラツチ１３６からの出力は複数個の出力ラツ
チを含む同期論理ユニツト１３８に対する入力と
なる。これらのラツチはカウンタ１０４の選択さ
れた出力からクロツクを受信し、出力を同期的に
発生する。PWM制御においては出力は32KHzの
信号と同期されている。制御論理ユニツト１０６
は各サービス・ルーチンの終了時点においてイン
ストラクシヨンにより要求されたとき新らしいベ
クトル・エネイブル信号を発生する。この新らし
いベクトル・エネイブル信号はルーチンを開始さ
せたラツチをリセツトし、最も優先度の高いサー
ビス要求をエネイブルする。制御論理回路１０６
はまたカウンタ１２６を次のROMロケーシヨン
に歩進させるINCR信号を発生し、それによつて
選択されたルーチン中の各インストラクシヨンは
逐次レジスタ１３０中にロードされる。このよう
にして、自動車からの入力信号又はカウンタ１０
４からの時間信号は優先度が符号化されているサ
ービス要求を形成し、シーケンス制御論理回路が
空き状態であるか又は実行中のサービス・ルーチ
ンが完了したならば最も優先度の高い要求に対し
サービスが行なわれる。優先度コードはマイクロ
プログラムのエントリ・ポイントとして作用し、
その結果実行されるサービス・ルーチンはどの
RAMロケーシヨンを使用するか、どの出力信号
を発生するかを制御するサービス・ルーチンの終
了時点において、処理の終つた要求はリセツトさ
れ、論理回路は他の目的に使用できるようにな
る。ECU１８は、論理ユニツト１２２に対する
所望の入力および論理ユニツト１３８の所望の出
力を加えるべくMPU１０からロードされる制御
レジスタ１４０を含んでいる。ECU１８はまた、
PWMルーチンが呼ばれたときに、RAM１０２
中に含まれているPWM制御ワードの上位４ビツ
トの２進コードがロードされる４ビツトのPWM
レジスタ１４２を含んでいる。PWMレジスタ１
４２の内容はALU１００でデコードされ、制御
ワードの最初の部分の有意ビツト長が決定され
る。
バス制御論理回路１１６は、ECU１８がMPU
１０によりデータ転送を行うべく選択されるとき
は常にＣ／Ｓ，Ｃ／S*およびＲ／Ｗ信号に応動
してホールド（HOLD）信号を発生する。ホー
ルド（HOLD）信号はROM１２０中に含まれて
いるアドレスではなくバス２４からRAM１０２
に適当なアドレス・ビツトを加える。ホールド
（HOLD）信号は又デコード論理ユニツト１２８
に加えられ、MPU１０の１サイクルの間ECUの
動作を停止させる。リセツト（RESET）信号は
MPUの初期励起時に発生され、カウンタ１０４、
制御レジスタ１４０、要求論理ユニツト１２２お
よびプログラム・カウンタ１２６をリセツトす
る。
ALU１００は第２ａ図に示す如き可変０検出
論理回路を含んでいる。この論理回路はカウンタ
１０４の論理状態に応動し、SPW信号を発生す
るべくCZ08―CZ12出力の内の１つを選択する
ALU１００中のデコード論理回路に入力を提供
する。CPW信号を提供するため可変ビツト長の
比較は（２の補数加算として知られる論理手法に
より）カウンタ１０４の相応するビツトから
RAMロケーシヨンの下位12ビツトを減算し、
ALU１００の加算器の適当な段からのキヤリイ
出力を生じるかどうかを検出することにより実行
される。例えば、カウンタ１０４の下位８ビツト
がアドレス指定されたRAMロケーシヨンの相応
するビツトに等しいか又はそれより大であるなら
ば加算器の第８段からキヤリイが生じる。加算器
の段８〜12からのキヤリイは第２ｂ図のC8〜C12
出力に相応し、ALU１００中のデコード論理回
路はPWMレジスタの内容に応動してCPW信号
を発生するべく出力の１つを選択する。本実施例
では制御ワードは出力信号のパルス幅を第２図の
場合のように1/64ＫHzではなく1/32ＫHzの分解能
で規定するものと仮定している。従つて、ALU
１００はカウンタ１０４の内容を１ビツト右にシ
フトするシフト・ライト機能を有している。この
ようにして、RAMロケーシヨンの下位12ビツト
（１〜12）は第４図の表に示すようにカウンタ１
０４のビツト２〜13と比較される。
第３図の回路の動作は制御レジスタ１４０が論
理ユニツト１２２に32KHzの入力を加え、論理ユ
ニツト１３８のPWM１〜PWM５出力をエネイ
ブルしたものと仮定すると次の通りに動作する。
各々の32KHzクロツク・パルス時に、ROM１２
０中のPWMルーチンが呼ばれる。このルーチン
は５つのPWM制御ワードを相続くECUクロツ
ク・サイクル（1.024MHz）時にALU１００のＡ
端子に逐次加える。それと同時に、相応するフラ
グ・ラツチ１３６は論理ユニツト１３４により選
択される。各制御ワードがALU１００中に加え
られるとき、ビツト13〜16はPWMレジスタ１４
２中に加えられる。第４図を参照すると、RAM
１０２からレジスタ１４２に読み出されたワード
のビツト13〜16が例えば1101を含んでいるとする
と、SPWコマンドはカウンタ１０４のビツト２
〜11がすべて０のとき選択された出力フラグをセ
ツトする。カウンタ１０４のビツト２〜11が
ALU中に読み込まれたワードのビツト１〜10に
等しいか、又はそれより大であると、CPWコマ
ンドは選択された出力フラグをクリアする。フラ
グ・ラツチ１３６の出力は、32KHzクロツクと同
期したPWM１〜PWM５を発生する出力同期論
理ユニツト１３８中の夫々のフリツプ・フロツプ
に対する入力となる。
以下要約すると次の通りである。
本発明はマイクロコンピユータに基づいたエン
ジン制御システムであつて、プログラム可能な周
波数を有するパルス幅変調された複数個の出力信
号を発生するエンジン制御ユニツト１８を含んで
いる。各出力のパルス幅および周波数はエンジン
制御ユニツトに提供された制御ワード中に含まれ
ている。制御ワードの１部分は出力信号の発生に
有意なワードの他の部分のビツト数を規定する。
第２の部分の長さは出力の周波数を規定し、第２
の部分の値は出力のパルス幅を規定する。
【図面の簡単な説明】
第１図は本発明に従うエンジン制御ユニツトを
含むエンジン制御システムのブロツク図、第２図
は本発明のシステムのエンジン制御ユニツトの１
実施例のブロツク図、第２ａおよび第２ｂ図はエ
ンジン制御ユニツト中の０検出器およびコンパレ
ータの更に詳細な論理図、第３図はエンジン制御
ユニツトの第２の実施例のブロツク図、および第
４図は制御ワードによつて決定された出力の種々
の周波数を示す表の図である。 主要部分の符号の説明、２８，１０２…制御ワ
ードを記憶する手段、６０，１０４…自由走行し
ているカウンタ手段、CPW…第１のコマンド、
SPW…第２のコマンド、７０，１３８…双安定
出力手段、PWM１…２レベル出力信号、６２…
０検出器手段、６４…比較器手段、６６，６８…
デコーデイング手段、３４，３８，４０，４８，
５０，５６…シーケンス制御論理回路、１０２…
ランダム・アクセス・メモリ、１０，１２，１
４，１６，２０，２２…マイクロコンピユータ手
段、２８，１０２…記憶手段、２４…アドレス・
バス、２６…データ・バス、１００…演算論理ユ
ニツト、１２６…プログラム・カウンタ手段、１
２２，１２４…要求論理回路、１３０…インスト
ラクシヨン・レジスタ、１３２…マルチプレクサ
手段。

Claims (1)

  1. 【特許請求の範囲】 １ パルス幅変調された出力信号を発生するため
    のエンジン制御ユニツトにおいて、 フリーランニングカウンタ手段６０，１０４
    と、 出力信号のパルス幅を規定する第１の部分と該
    カウンタ手段のどのビツトが該出力信号の発生の
    際、使用されるべきかを規定する第２の部分とを
    有する制御ワードを記憶する手段２８，１０２
    と、該制御ワードと該カウンタの状態に応答し第
    １コマンドCPWと第２コマンドSPWとを出力
    し、該カウンタ手段の規定されたビツトの夫々が
    ゼロであるとき該第２コマンドを出力し該カウン
    タ手段の規定されたビツトにより示された数が該
    制御ワードの該第１の部分に含まれる数と少なく
    とも等しいとき該第１コマンドを出力する論理手
    段６２，６４，６６，６８，１０６と；および前
    記第１コマンドおよび第２コマンドに応動して２
    レベル出力信号PWM１を発生する双安定出力手
    段７０，１３８とからなることを特徴とするエン
    ジン制御ユニツト。 ２ 特許請求の範囲第１項のエンジン制御ユニツ
    トにおいて、 前記論理手段はゼロ検出器手段と、比較器手段
    と、および前記制御ワードの第２の部分に応動し
    て前記カウンタ手段の規定されたビツトを選択す
    るデコード手段とを含み、前記検出器手段は、前
    記カウンタ手段の規定されたビツトがすべてゼロ
    であるときセツト・パルス幅コマンドを発生し、
    前記比較器手段は前記カウンタ手段の規定された
    ビツトにより表わされる数が前記制御ワードの前
    記第１の部分に含まれる数とビツトの数と少なく
    とも等しいときクリア・パルス幅コマンドを発生
    するものであることを特徴とするエンジン制御ユ
    ニツト。 ３ 特許請求の範囲第２項記載のエンジン制御ユ
    ニツトにおいて、 前記論理手段は前記カウンタ手段が歩進される
    毎に前記カウンタ手段の内容と前記制御ワードの
    第１の部分を比較するシーケンス制御論理回路を
    含み、前記比較器手段は前記カウンタ手段の前記
    ビツトが前記制御ワードの前記第１の部分の相応
    する数のビツトに等しいかまたはそれより大きな
    値を有するとき前記クリア・パルス幅コマンドを
    発生するものであることを特徴とするエンジン制
    御ユニツト。 ４ 特許請求の範囲第３項記載のエンジン制御ユ
    ニツトにおいて、 前記記憶手段は複数個の前記制御ワードがロー
    ドされるよう作られたランダム・アクセス・メモ
    リを含み、前記シーケンス制御論理回路はマイク
    ロプログラミングされた制御手段を含み、前記カ
    ウンタ手段は前記マイクロプログラミングされた
    制御手段に一定周波数の入力を提供し、前記双安
    定出力手段は複数個の双安定出力装置を含み、各
    出力装置は前記RAMレジスタのそれぞれ１つに
    関連しており、そして前記マイクロプログラミン
    グされた制御手段は前記複数個の制御ワードの
    各々を前記論理手段に逐次転送し前記一定周波数
    入力に応動して複数個の２レベル出力信号を発生
    するべく前記出力装置の相応する１つを選択する
    ものであることを特徴とするエンジン制御ユニツ
    ト。 ５ パルス幅変調された出力信号を発生するため
    のエンジン制御ユニツトと、該出力信号に応動し
    てエンジンの動作を制御するアクチユエータ手段
    とからなるエンジン制御システムにおいて、 該エンジン制御ユニツトが、フリーランニング
    カウンタ手段６０，１０４からなつており、 該エンジン制御システムが、エンジンの動作状
    態に応動して、 出力信号のパルス幅を規定する第１の部分と該
    カウンタ手段のどのビツトが該出力信号の発生の
    際、使用されるべきかどうかを規定する第２の部
    分とを有する制御ワードを形成するマイクロコン
    ピユータ１０，１２，１４，１６，２０，２２手
    段を有しており； また該エンジン制御ユニツトが該制御ワードを
    記憶する手段２８，１０２と、該制御ワードと該
    カウンタの状態に応答し第１コマンドCPWと第
    ２コマンドSPWとを出力し、該カウンタ手段の
    規定されたビツトのそれぞれがゼロであるとき該
    第２コマンドを出力し該カウンタ手段の規定され
    たビツトにより示された数が該制御ワードの該第
    １の部分に含まれる数と少なくとも等しいとき該
    第１コマンドを出力する論理手段６２，６４，６
    ６，６８，１０６と；および前記第１コマンドお
    よび第２コマンドに応動して２レベル出力信号
    PWM１を発生する双安定出力手段７０，１３８
    とからなることを特徴とするエンジン制御システ
    ム。 ６ 特許請求の範囲第５項記載のエンジン制御シ
    ステムにおいて 該制御システムが、該マイクロコンピユータ手
    段をエンジン制御ユニツトの前記記憶手段に接続
    して前記記憶手段と前記マイクロコンピユータ手
    段の間で前記制御ワードを含むデータの転送を許
    容するアドレス・バスおよびデータ・バスを含
    み；前記記憶手段は前記データ・バスに接続され
    た読み出し／書き込みメモリ手段を含み；前記論
    理手段は第１(A)および第２(B)の入力および１つの
    出力を有する演算論理ユニツトALUを含み、該
    第１の入力は前記データ・バスに接続されてお
    り；更に前記カウンタ手段の出力を前記ALUの
    前記第２の入力に接続する手段；各々がプログラ
    ム・インストラクシヨンを含んでいる複数個のア
    ドレス指定可能なロケーシヨンを有する読み出し
    専用メモリを含むシーケンス制御手段；前記ロケ
    ーシヨンを逐次アドレス指定するべく前記読み出
    し専用メモリに接続されたプログラム・カウンタ
    手段；少なくとも１つの入力に応動して前記プロ
    グラム・カウンタ手段に前記読み出し専用メモリ
    手段中の開始アドレスをロードする要求論理回
    路；前記プログラム・カウンタ手段によつてアド
    レス指定されたインストラクシヨンを記憶するべ
    く前記読み出し専用メモリ手段に接続されている
    インストラクシヨン・レジスタ；前記マイクロプ
    ロセツサ手段による前記読み出し／書き込みメモ
    リへの選択的アクセスおよび前記マイクロコンピ
    ユータ手段の制御の下で前記読み出し専用メモリ
    への選択的アクセスを許容するべく前記マイクロ
    コンピユータ手段および前記インストラクシヨ
    ン・レジスタに接続されたマルチプレクサ手段；
    前記読み出し／書き込みメモリ手段、前記カウン
    タ手段、前記ALUおよび前記双安定出力手段の
    間で前記インストラクシヨン・レジスタ中のイン
    ストラクシヨンに従つて内部データ径路を形成す
    るべく前記インストラクシヨン・レジスタと接続
    されたレコード回路とを含み；前記ALUは前記
    読み出し／書き込みメモリ手段中のロケーシヨン
    の内容で前記カウンタ手段の内容に関し演算およ
    び論理操作を実行し、前記カウンタ手段の内容の
    値および前記制御ワードの関数として前記双安定
    出力手段の論理状態を制御する手段を含み；前記
    制御システムはまたエンジン制御ユニツトからの
    前記出力に応動してエンジンの動作を制御するア
    クチユエータ手段を含むことを特徴とするエンジ
    ン制御システム。
JP15254579A 1978-11-27 1979-11-27 Engine control unit Granted JPS5574601A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/963,694 US4236213A (en) 1978-11-27 1978-11-27 Apparatus for producing pulse width modulated signals

Publications (2)

Publication Number Publication Date
JPS5574601A JPS5574601A (en) 1980-06-05
JPS6365963B2 true JPS6365963B2 (ja) 1988-12-19

Family

ID=25507575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15254579A Granted JPS5574601A (en) 1978-11-27 1979-11-27 Engine control unit

Country Status (6)

Country Link
US (1) US4236213A (ja)
JP (1) JPS5574601A (ja)
CA (1) CA1127268A (ja)
DE (1) DE2945168A1 (ja)
FR (1) FR2442542A1 (ja)
GB (1) GB2039396B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557956A (en) * 1978-10-25 1980-04-30 Nissan Motor Co Ltd Malfunction prevention unit of microcomputer
JPS55141841A (en) * 1979-04-23 1980-11-06 Nissan Motor Co Ltd Noise suppression unit
US4458308A (en) * 1980-10-06 1984-07-03 Honeywell Information Systems Inc. Microprocessor controlled communications controller having a stretched clock cycle
FR2499157A1 (fr) * 1981-02-05 1982-08-06 Hitachi Ltd Appareil de commande de moteur a combustion interne, notamment de vehicule automobile
JPS6043757B2 (ja) * 1981-05-06 1985-09-30 株式会社日立製作所 電動機の制御方法およびその制御装置
JPS5840602A (ja) * 1981-09-04 1983-03-09 Toshiba Corp デジタルサ−ボ方式
JPS60145735A (ja) * 1984-01-09 1985-08-01 Nec Corp バツテリ−セ−ビング方式
DE3546664C3 (de) * 1985-02-22 1995-10-26 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
JPS6290701A (ja) * 1985-10-16 1987-04-25 Mazda Motor Corp 電磁弁の開閉制御装置
DE3541884A1 (de) * 1985-11-27 1987-06-04 Triumph Adler Ag Verfahren und schaltungsanordnung zur ansteuerung von treiberstufen fuer funktionen von kraftfahrzeug-verbrennungsmotoren, insbesondere fuer die kraftstoffeinspritzung oder zuendung
US4862365A (en) * 1987-12-21 1989-08-29 Navistar International Transportation Universal electromechanical gauge
JPH01200402A (ja) * 1988-02-05 1989-08-11 Hitachi Ltd 内燃機関の制御装置
JP2536103B2 (ja) * 1988-11-17 1996-09-18 日本電気株式会社 デ―タ処理装置
DE68905028T2 (de) * 1988-11-17 1993-11-11 Nec Corp Datenverarbeitungseinrichtung zur Erzeugung einer Folge von Impulsen die eine variable Länge an den Ausgängen aufweisen.
US4875041A (en) * 1988-11-21 1989-10-17 Navistar International Transportation Corp. Time multiplexed control of air core gauges from a microprocessor address/data bus
US4922874A (en) * 1989-06-30 1990-05-08 Ford Motor Company Automobile electronic control modules communicating by pulse width modulated signals
US5418932A (en) * 1990-02-01 1995-05-23 Hitachi, Ltd. Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values
US5377346A (en) * 1990-06-06 1994-12-27 Nec Electronics Inc. Methods and apparatus for pulse-width modulation that use a counter and a modulus device
US5432497A (en) * 1993-07-20 1995-07-11 Paccar Inc. Electronically programmable gauge
US5987618A (en) * 1994-03-25 1999-11-16 Packard Bell Nec Programmable hardware timer including two programmable hardware downcounters wherein the second downcounter counts in multiples of the first downcounter
US6009007A (en) * 1998-02-12 1999-12-28 Industrial Technology Research Institute Pulse-density-modulated controller with dynamic sequence
ITMI20012798A1 (it) * 2001-12-24 2003-06-24 Lucio Vaccani Procedimento e dispositivo di generazione di onde particolarmente peril controllo degli assi per macchine utensili e simili
US7135964B2 (en) * 2002-11-04 2006-11-14 Spx Corporation Data link connector (DLC) driven display
KR100535082B1 (ko) * 2003-12-02 2005-12-07 현대자동차주식회사 두 개의 배터리를 입출력으로 하는 직류 컨버터의돌입전류 방지회로
US7089105B2 (en) * 2004-06-22 2006-08-08 General Motors Corporation Power take-off state and engine speed request
JP4462147B2 (ja) * 2005-08-29 2010-05-12 株式会社デンソー 信号出力装置及び電子制御装置
US10934964B1 (en) * 2020-02-03 2021-03-02 Ford Global Technologies, Llc Methods and system for storing and activating a calibration for a vehicle

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US354296A (en) * 1886-12-14 Eobeet adams
US3106636A (en) * 1960-08-31 1963-10-08 Gen Precision Inc Input-output system for digital computer
US3611300A (en) * 1966-02-25 1971-10-05 Honeywell Inf Systems Multicomputer system for real-time environment
US3702462A (en) * 1967-10-26 1972-11-07 Delaware Sds Inc Computer input-output system
US3914580A (en) * 1973-04-25 1975-10-21 Rockwell International Corp Timing control circuit for electronic fuel injection system
DE2413015A1 (de) * 1973-04-25 1974-11-21 North American Rockwell Elektronische treibstoff-einspritzeinrichtung
US4071889A (en) * 1973-07-28 1978-01-31 Mitsubishi Denki Kabushiki Kaisha Central processing apparatus for generating and receiving time division multiplex signals
DE2457461A1 (de) * 1974-12-05 1976-06-10 Bosch Gmbh Robert Vorrichtung zur bestimmung der kraftstoffeinspritzmenge bei gemischverdichtenden brennkraftmaschinen
JPS5217732A (en) * 1975-07-31 1977-02-09 Sharp Corp Integrated circuit unit
US4024510A (en) * 1975-08-28 1977-05-17 International Business Machines Corporation Function multiplexer
US4069795A (en) * 1975-11-06 1978-01-24 Allied Chemical Corporation Start-up control for fuel injection system
DE2551688A1 (de) * 1975-11-18 1977-06-02 Bosch Gmbh Robert Kraftstoffeinspritzeinrichtung fuer brennkraftmaschinen
DE2551681C2 (de) * 1975-11-18 1986-10-02 Robert Bosch Gmbh, 7000 Stuttgart Elektrisch gesteuerte Kraftstoffeinspritzanlage für Brennkraftmaschinen
US4003033A (en) * 1975-12-22 1977-01-11 Honeywell Information Systems, Inc. Architecture for a microprogrammed device controller
US4099109A (en) * 1976-10-01 1978-07-04 Westinghouse Electric Corp. Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system
US4085449A (en) * 1976-11-26 1978-04-18 Paradyne Corporation Digital modem
JPS5372931A (en) * 1976-12-10 1978-06-28 Nippon Soken Inc Internal combustion engine electronic controller

Also Published As

Publication number Publication date
US4236213A (en) 1980-11-25
GB2039396A (en) 1980-08-06
DE2945168A1 (de) 1980-06-04
GB2039396B (en) 1983-03-02
FR2442542B1 (ja) 1982-12-10
DE2945168C2 (ja) 1988-02-25
FR2442542A1 (fr) 1980-06-20
JPS5574601A (en) 1980-06-05
CA1127268A (en) 1982-07-06

Similar Documents

Publication Publication Date Title
JPS6365963B2 (ja)
CA1115341A (en) Engine control system
EP0054243A2 (en) Memory controlling apparatus
JP2804402B2 (ja) アナログデジタル変換装置
KR960025138A (ko) 데이타 판독 방법 및 시스템과 인스트럭션 판독 방법 및 시스템
US5229770A (en) Analog/digital converter with advanced conversion termination notice
JP3045731B2 (ja) シーケンス制御方式
JPH01500065A (ja) 複数制御ストアを有するミクロプログラム情報処理システムの装置と方法
JPS61131026A (ja) Ａ／ｄ変換デ−タ記録装置
JP2601055B2 (ja) マイクロプログラム・シーケンサ
JP2747353B2 (ja) アドレス発生装置
JPH06348491A (ja) Ｄｏループ実行時のオーバヘッドを最小化するデータ処理装置
JP2518387B2 (ja) シリアルデ―タ伝送回路
JPS6034159Y2 (ja) 変換回路
JPH01100650A (ja) 情報処理装置
JPH0664517B2 (ja) ホールド型アナログ入力データの取込方式
JPH0767288B2 (ja) サイリスタ・インバ−タのゲ−トパルス制御装置
JPS5840421Y2 (ja) デイジタル微分解析機
JPS60136830A (ja) 演算処理装置
JPH0818454A (ja) アナログ／ディジタル変換装置
Freedman Microprocessor Systems for On-Board Automotive Applications
JPS63274215A (ja) Ａ−ｄ変換装置
JPS6111493B2 (ja)
JPH08123622A (ja) Ａ／ｄ変換方法および装置
JPH08316735A (ja) ダイレクト・ディジタル・シンセサイザ