JPS63254530A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS63254530A
JPS63254530A JP8823387A JP8823387A JPS63254530A JP S63254530 A JPS63254530 A JP S63254530A JP 8823387 A JP8823387 A JP 8823387A JP 8823387 A JP8823387 A JP 8823387A JP S63254530 A JPS63254530 A JP S63254530A
Authority
JP
Japan
Prior art keywords
instruction
register
execution
flip
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8823387A
Other languages
English (en)
Inventor
Eiji Tanitsu
谷津 英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8823387A priority Critical patent/JPS63254530A/ja
Publication of JPS63254530A publication Critical patent/JPS63254530A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電子計算機など、各種ディジタル情報処理装置
内で使用される中央処理装置に関する。
(従来の技術) 従来、中央処理装置では、その命令処理能力を向上する
ために種々の工夫がされており、その典形的な例として
パイプライン制御方式が公知である。パイプライン制御
方式では1例えば命令実行の手順fn個のフェーズに分
割し、各フェーズの実行時間をτとしたとき、最初の命
令の結果はnX1時間の後に得られるが、1時間ごとに
命令の実行を開始す九ば、結果として1時間ごとに実行
結果が得られる。
(発明が解決しようとする問題照) 上述した従来のパイプライン処理方式においては、先行
する命令の処理が完了する前に後続命令の処理が開始さ
れる。このとき、後続する命令で使用される演算レジス
タ%または記憶領域が先行する命令により、現在、書換
えらルているか、あるいは書換えられようとしているケ
ース、および後続する命令で使用さnる蓮算機能ブロッ
クが使用中であるケース等には、以後の命令処理は先行
する命令の処理完了まで中断される。
その間、先行命令によって使用されていない情報処理資
源としての演算機能ブロック、および命令処理ステージ
は遊休してしまうと云う欠点がある。
本発明の目的は、複数のプロセス全実行できるようにし
ておき、複数の演算機能ブロックの使用状態を保持、管
理して、各プロセスからの命令を保持し、プロセスの命
令の実行が中断状態となった場合には実行可能な他のプ
ロセスの命令を選択して実行を開始させ、演算結果を格
納できるようにして上記欠点を除去し、情報処理資源の
遊休することがないように構成した情報処理装at提供
することにある。
(問題点を解決するための手段) 本発明による情報処理装置はレジスタ群と、状態レジス
タと1選択手段と、保持手段とを具備して構成したもの
である。
レジスタ群は複数のプロセスを実行するためのものであ
り、状態レジスタは複数の演算機能ブロックの使用状態
を保持するためのものである。
選択手段は、状態レジスタの内部の情報から複数のプロ
セスのなかの実行可能な命令全選択するためのものであ
る。
保持手段は、選択さn、た命令の属するプロセスの識別
情報、および使用するレジスタの識別情報を保持しても
ちまわるためのものである。
(実 施例) 次に、本発明について四面を参照して説明する。
第1図は、本発明による情報処理装置の一実施例を示す
ブロック図である。第1図において、10−1 、 l
 0−2−= 10−nはそnぞれ命令レジスタ、20
−1.20−2・・・・・・20−nはそれぞfLL1
2形式の命令デコーダ、3〇−1,30−2・・・・・
・30−nはそnぞ几フリッグフロツプ群% 4はフリ
ップフロッグ群、5は第2の形式のデコーダ%60−1
.60−2・・・・・・60−nはそれぞれレジスタ群
、7はセレクタ、8は第3の形式のデコーダ、90はセ
レクタ、11−1.1l−2−−11−nはそれぞれス
テージ、12−1 、 l 2−2・・曲12−nはそ
れぞれレジスタ、15−1.15−2・・曲15−nは
そn、ぞn演算機能ブロック、16−1゜16−2・・
・・・・16−nはそれぞれレジスタである。
第1図において、レジスタ群10−1,10−2・・・
・・・10−nはそれぞn複数のプロセスに対応するレ
ジスタ群および命令レジスタであり、30−1.30−
2・・・・・・30−nはそれぞれ各レジスタ群内のレ
ジスタの利用状態を示すフリップフロッグ群である。フ
リップフロップ群30−1 、30−2・・・・・・3
0−nは、命令の実行開始時には命令デコーダ20−1
.20−2・・・・・・20−nにより書換えら詐るレ
ジスタに対応する位置が11”にセットさn1命令の終
了時にll0Nにリセットされる。
フリップフロップ群4はn個の演算機能ブロックに対応
したフリップフロップ群であり、命令の開始時に使用さ
ルる機能ブロックの位を全WJlの形式のデコーダ20
−1.20−2・・・・・・20−nにより1”にセッ
トさ1%命令の終了時にC)”にリセットさnる。
第2の形式のデコーダ5の出力はセレクタ90の選択信
号であり、フリップフロップ群30−1.30−2・・
・・・・30−n、および第1の形式のデコーダ2(1
−1,20−2・・・・・・20−nの情報から実行開
始可能なプロセスの命令語全求め、命令レジスタ10−
1.10−2・・・・・・1O−nの内容のなかから選
択する。第2の形式のデコーダ5はフリップフロッグ群
30−1゜30−2・・・・・・30−n、およびフリ
ップフロン1群4のセットタイミング信号を作成すると
ともに、命令語のプロセスの識別情報を作成する。
レジスタ12−1.12−2−・・・・・12−nは各
命令実行ステージのなかの命令語のプロセス識別情報を
保持するレジスタであジ、レジスタ16−1 、16−
2−16−nはレジスタ12−1.12−2・・・・・
・12−11および命令語の情報から得られる演算結果
の格納先、および)リップフロップ30−1.30−2
・・曲30−n、4のリセット位置情報を保持している
いま、第にのプロセスにの命令が第にの命令レジスタ1
0−kに入り、実行を開始しようとしたが、このプロセ
スの先行する命令が命令レジスタIQ−にの内部の命令
が使用したいレジスタ内容を書換えようとしていたり、
あるいは他の命令が命令レジスタ10−にの内部の命令
が使用したい演算機能を使用しているなどの状態が、フ
リップフロ71群30−1.30−2・・・・・・30
−n、4により検出されると、第2の形式のデコーダ5
は第1の形式のデコーダ20−1.20−2・・・・・
・20−nに格納された情報から実行可能な命令語を命
令レジスタ10−mの内容によジ選択し、次ステージへ
送出する。
こノトキ、命令レジスタ10−mが使用するレジスタお
よび演算機能ブロック15−mK対応するレジスタ群3
0−m、4の対応位置を11′にセットする。この命令
の実行終了時、レジスタ16−寡によりレジスタ群30
−m、4の対応位tを”0”にリセットする。
以上のように複数プロセスの内部の命令語から実行可能
な命令を選択できるので、各命令の実行機能の未使用時
間が少なくなる。
(発明の効果) 以上説明したように本発明は、a数プロセスの内部の実
行司能な命令を選択して実行を起動することにより、命
令実行機能全効率よく利用できるので、ディジタル情報
処理システムのスループットが向上できると云う効果が
ある。
【図面の簡単な説明】
第1図は1本発明による情報処理装置の一実施例を示す
ブロック図である。 10−1.10−2・・・・・・10−n・・・命令レ
ジスタ20−1 、20−2−−−−20−n 、 5
 、8 ・=デコーダ 30−1 、30−2−30−n 、 4 、60−1
 。 60−2・・・・・・60−n・・・フリップフロ71
群7.90・・・セレクタ 11−1.If−2・・・・・・11−n・・・ステー
ジ12−1 、12−2−12−n 、 16−1 、
16−2・・・・・・16−n・・・レジスタ15−1
.15−2・・・・・・15−n・・・演算機能ブロッ

Claims (1)

    【特許請求の範囲】
  1. 複数のプロセスを実行するためのレジスタ群と、複数の
    演算機能ブロックの使用状態を保持するための状態レジ
    スタと、前記状態レジスタの内部の情報から複数のプロ
    セスのなかの実行可能な命令を選択するための選択手段
    と、前記選択された命令の属するプロセスの識別情報お
    よび使用するレジスタの識別情報を保持してもちまわる
    ための保持手段とを具備して構成したことを特徴とする
    情報処理装置。
JP8823387A 1987-04-10 1987-04-10 情報処理装置 Pending JPS63254530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8823387A JPS63254530A (ja) 1987-04-10 1987-04-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8823387A JPS63254530A (ja) 1987-04-10 1987-04-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPS63254530A true JPS63254530A (ja) 1988-10-21

Family

ID=13937148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8823387A Pending JPS63254530A (ja) 1987-04-10 1987-04-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPS63254530A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08161168A (ja) * 1994-12-01 1996-06-21 Matsushita Electric Ind Co Ltd データ処理装置
US7020879B1 (en) 1998-12-16 2006-03-28 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US7035997B1 (en) 1998-12-16 2006-04-25 Mips Technologies, Inc. Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors
US7237093B1 (en) 1998-12-16 2007-06-26 Mips Technologies, Inc. Instruction fetching system in a multithreaded processor utilizing cache miss predictions to fetch instructions from multiple hardware streams
US7257814B1 (en) 1998-12-16 2007-08-14 Mips Technologies, Inc. Method and apparatus for implementing atomicity of memory operations in dynamic multi-streaming processors
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
US7707391B2 (en) 1998-12-16 2010-04-27 Mips Technologies, Inc. Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors
US7765546B2 (en) 1998-12-16 2010-07-27 Mips Technologies, Inc. Interstream control and communications for multi-streaming digital processors

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08161168A (ja) * 1994-12-01 1996-06-21 Matsushita Electric Ind Co Ltd データ処理装置
US7020879B1 (en) 1998-12-16 2006-03-28 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US7035997B1 (en) 1998-12-16 2006-04-25 Mips Technologies, Inc. Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors
US7237093B1 (en) 1998-12-16 2007-06-26 Mips Technologies, Inc. Instruction fetching system in a multithreaded processor utilizing cache miss predictions to fetch instructions from multiple hardware streams
US7257814B1 (en) 1998-12-16 2007-08-14 Mips Technologies, Inc. Method and apparatus for implementing atomicity of memory operations in dynamic multi-streaming processors
US7467385B2 (en) 1998-12-16 2008-12-16 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
US7650605B2 (en) 1998-12-16 2010-01-19 Mips Technologies, Inc. Method and apparatus for implementing atomicity of memory operations in dynamic multi-streaming processors
US7707391B2 (en) 1998-12-16 2010-04-27 Mips Technologies, Inc. Methods and apparatus for improving fetching and dispatch of instructions in multithreaded processors
US7765546B2 (en) 1998-12-16 2010-07-27 Mips Technologies, Inc. Interstream control and communications for multi-streaming digital processors
US7900207B2 (en) 1998-12-16 2011-03-01 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US7926062B2 (en) 1998-12-16 2011-04-12 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US8468540B2 (en) 1998-12-16 2013-06-18 Bridge Crossing, Llc Interrupt and exception handling for multi-streaming digital processors

Similar Documents

Publication Publication Date Title
JPH0863355A (ja) プログラム制御装置及びプログラム制御方法
JPS63254530A (ja) 情報処理装置
US5799182A (en) Multiple thread micro-sequencer apparatus and method with a single processor
US20230067432A1 (en) Task allocation method, apparatus, electronic device, and computer-readable storage medium
US7984446B1 (en) Method and system for multitasking BIOS initialization tasks
US11403561B2 (en) Architecture to support synchronization between core and inference engine for machine learning
JPH01147618A (ja) A/d変換装置
CN109948785B (zh) 一种高效的神经网络电路系统和方法
US5305439A (en) Method and apparatus for time-shared processing of different data word sequences
JPH02113363A (ja) マルチプロセッサシステムにおけるタイムスライス制御方式
JP2501611B2 (ja) マイクロ制御システム
TWI266984B (en) Multi-mode testing system with multiple exclusive conditions and method thereof
JPH01185734A (ja) バッファメモリ管理方式
CN115964085A (zh) 运算单元和矩阵转置及运算融合执行方法
JPH01310458A (ja) メモリ管理方式
CN115151892A (zh) 一种数据处理装置及数据处理方法
JP2004206241A (ja) データ転送制御方法及びその回路
JPH0736819A (ja) Dmaデータ転送装置
CN116225644A (zh) 模型训练系统的调度方法、电子设备和介质
JPS63278102A (ja) マイクロプログラムシ−ケンスコントロ−ラ
CN111091647A (zh) 一种工艺系统应用公用设备的排队方法及装置
JPH04299419A (ja) データ処理装置
JPH02136949A (ja) 入出力制御装置
JPS62281058A (ja) ベクトルデ−タ処理装置
JPS58137180A (ja) デイジタル信号遅延装置