JPH01185734A - バッファメモリ管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 情報処理システムが実行する複数のタスクにバッファメ
モリを占有させるバッファメモリ管理方式に関し、 各タスクに対するバッファメモリの捕捉および解放処理
を極力迅速に実行することにより、当該情報処理システ
ムの効率向上を図ることを目的とし、 各タスクに対応して、タスクのみに占有される個別バッ
ファメモリと、個別バッファメモリの捕捉および解放を
管理する個別バッファ管理手段とを設け、各タスクに共
通に、任意のタスクに占有される共通バッファメモリと
、各個別バッファ管理手段がそれぞれ対応する個別バッ
ファメモリの捕捉に成功しなかったタスクに対し、共通
バンフアメモリの捕捉および解放を管理する共通バッフ
ァ管理手段とを設ける様に構成する。

〔産業上の利用分野〕

本発明は、情報処理システムが実行する複数のタスクに
バッファメモリを占有させるバッファメモリ管理方式に
関する。

情報処理システムが一連の処理を実行する際に、それぞ
れ単位処理を実行する複数のタスクを、順次或いは並行
して実行する。

この種のタスクが単位処理を実行する際に、所要のデー
タを他のタスクに伝達する為に、また他のタスクを起動
する際に種々の起動要因を伝達する為に、所要の記憶容
量を有するバッファメモリを使用する必要がある。

この種のバッファメモリは、必要の都度タスクに占有さ
れ、不要となると解放されることにより、使用効率の向
上を図っているが、かかるバッファメモリの割当ては、
極力迅速に実行されることが、当該情報処理システムの
効率向上の上から必要とされる。

〔従来の技術〕

第４図は従来あるバッファメモリ管理方式の一例を示す
図である。

第４図において、ｋ個のタスク１　（各タスクはそれぞ
れ１−１乃至１−にと称する、以下同様）は、それぞれ
実行する単位処理に応じて二種類のバッファメモリを使
用するものとし、記憶容量（サイズ）の大小により、長
バッツァメモリ４および短パフファメモリ３と称するも
のとする。

バッファメモリ管理部２は、各タスク１に共通に、ｍ個
の短バフファメモリ３（各短バッファメモリを３−１乃
至３−ｍと称する）と、ｎ個の長バッファメモリ４（各
長バッファメモリを４−１乃至４−ｎと称する）とを管
理している。

バッファメモリ管理部２は、空き状態にある各短バッフ
ァメモリ３および長バッファメモリ４をそれぞれアイド
ルチェーン形式で管理しており、先頭アドレス記憶部Ｈ
８および末尾アドレス記憶部Ｔ、には、アイドルチェー
ンを構成する最初の短バッファメモリ３−１の先頭アド
レスａｌｌおよび最後の短バッファメモリ３−ｍの先頭
アドレスａ８．．が格納されており、また先頭アドレス
記憶部ＨＬおよび末尾アドレス記憶部ＴＬには、アイド
ルチェーンを構成する最初の長パンファメモリ４−１の
先頭アドレスａｌｌおよび最後の長バッファメモリ４−
ｎの先頭アドレスａいが格納されている。

また空バツフア数記憶部ＮＩ３およびＮＩＬには、それ
ぞれ短バッファメモリ３の空きバッファ数Ｘおよび長バ
ッファメモリ４の空きバッファ数ｙが格納されている。

一方排他制御部２１は、各タスク１から伝達される短バ
フファメモリまたは長バッファメモリの捕捉要求または
解放要求の競合処理を行い、先着の要求から順次受付け
、他の要求は待合わせ状態とする。

バッファメモリ管理部２は、排他制御部２１により最初
に受付けた要求を分析し、例えば短バッファメモリー個
を捕捉要求しているものであれば、空バツフア数記憶部
Ｎｌ、を参照し、格納されている空きバッファ数Ｘが要
求数（−個）を下回らないことを確認すると、先頭アド
レス記憶部Ｈ８に格納されている、アイドルチェーンの
最初に配列されている短パフファメモリ（例えば３−１
）を捕捉してアイドルチェーンから外し、要求元のタス
ク（例えば１−１）に先頭アドレス記憶部Ｈ３に格納さ
れている短バフファメモリ３−１の先頭アドレスａｓＩ
を通知し、先頭アドレス記憶部Ｈ８に格納されている先
頭アドレスａ１を、アイドルチェーンの二番目に配列さ
れている短バッファメモリ３−２の先頭アドレスａｓｔ
に更新し、また空バツフア数記憶部ＮＩＳに格納されて
いる空きバッファ数Ｘをｘ−１に更新し、タスク１−１
に短パフファメモリ３−１を占有させる。

バッファメモリ管理部２は、続いて排他制御部２１が受
付けた要求を分析し、長パフファメモリー個を捕捉要求
しているものであれば、空バツフア数記憶部ＮＩＬを参
照し、格納されている空きバソファ数ｙが要求数（−個
）を下回らないことを確認すると、先頭アドレス記憶部
ＨＬに格納されている、アイドルチェーンの最初に配列
されている長バッファメモリ　（例えば４−’１　）を
捕捉してアイドルチェーンから外し、要求元のタスク（
例えば１−ｋ）に先頭アドレス記憶部ＨＬに格納されて
いる長バッツァメモリ４−１の先頭アドレスａｌｌを通
知し、先頭アドレス記憶部ＨＬに格納されている先頭ア
ドレスａＬＩを、アイドルチェーンの二番目に配列され
ている長バッファメモリ４−２の先頭アドレスａＬ２に
更新し、また空バツフア数記憶部ＮＩＬに格納されてい
る空きバッファ数ｙをｙ−１に更新し、タスク１−ｋに
長バッファメモリ４−１を占有させる。

一方、タスク１が捕捉中の短バッファメモリ３または長
バッファメモリ４を解放する場合にも、排他制御部２１
により競合処理が行われて受付けられ、前述と類領の過
程でそれぞれ対応するアイドルチェーンの末尾に組込ま
れ、末尾アドレス記憶部Ｔ、またはＴＬ、並びに空バツ
フア数記憶部ＮＩ３またはＮ１Ｌの格納内容が更新され
る。

〔発明が解決しようとする課題〕

以上の説明から明らかな如く、従来あるバッファメモリ
管理方式においては、総ての短バッファ理されており、
短バッファメモリ３動悸た長パフファメモリ４の捕捉お
よび解放を要求する各タスクｌは、排他制御部２１によ
り互いに競合処理され、−タスク１宛順次捕捉または解
放処理が行われ、他のタスク１は順番が来る迄待合わせ
ることとなり、タスク１の単位処理の実行時間が増大し
、当該情報処理システムの効率が低下する課題があった
。

本発明は、各タスクに対するバッファメモリの捕捉およ
び解放処理を極力迅速に実行することにより、当該情報
処理システムの効率向上を図ることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、１は、本発明の対象となる情報処理シ
ステム内で、並行して実行される複数のタスクである。

１００は、本発明により各タスク１に対応して設けられ
た個別バッファメモリである。

２００は、本発明により各タスク１に対応して設けられ
た個別バッファ管理手段である。

３００は、本発明により各タスク１に共通に設けられた
共通バッファメモリである。

４００は、本発明により各タスク１に共通に設けられた
共通バッファ管理手段である。

〔作用〕

個別バッファメモリ１００は、対応するタスク１のみに
占有される。

個別バッファ管理手段２００は、対応する各タスク１に
対し、各個別バッファメモリ１００の捕捉および解放を
実行する。

共通バッファメモリ３００は、任意のタスク１に占有さ
れる。

共通バッファ管理手段４００は、各個別バッファ管理手
段２００がそれぞれ対応する個別バッファメモリ１００
の捕捉に成功しなかったタスク１に対し、共通バッファ
メモリ３００の捕捉および解放を実行する。

従って、各タスクは、専用に設けられている個別バッフ
ァメモリを、他のタスクと関係無く占有および解放し、
個別バッファメモリが占有不能の場合に限り、共通バッ
ファメモリを、他のタスクと競合して捕捉および解放す
る為、バッファメモリの捕捉および解放の際に待合わせ
状態となる可能性が大幅に減少し、当該情報処理システ
ムの効率が向上する。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるバッファメモリ管理方
式を示す図であり、第３図は第２図におけるバッファメ
モリ捕捉過程を例示する図である。

なお、全図を通じて同一符号は同一対象物を示す。

第２図においては、第１図における個別バッファメモリ
１００として個別短バッファメモリ７および個別長バッ
ファメモリ８がそれぞれ一個宛、各タスク１に対応して
設けられ、第１図における個別バッファ管理手段２００
として個別バッファ管理部５が各タスク１に対応して設
けられ、第１図における共通バッファメモリ３００とし
てｍ個の共通短バッファメモリ９およびｎ個の共通長バ
リ（例えば３−１）を捕捉してアイドルチェーンから外
し、起動元の個別バッファ管理部５−１を介して要求元
のタスク１−１に、先頭アドレス記憶部Ｈ８に格納され
ている短バヮファメモリ３−１の先頭アドレスａｓ＋を
通知し、先頭アドレス記憶部Ｈ８および空バツフア数記
憶部ＮＩ、の格納内れている。

各ポインタ記憶部Ｐ、およびＰＬには、各対応する個別
短パフファメモリ７および個別長バッファメモリ８が空
き状態にある場合には、それぞれ短バッファメモリ７お
よび長バッファメモリ８の先頭アドレスａ、およびａｔ
が格納されているが、各対応する個別短バッファメモリ
７および個別長バッファメモリ８が使用中の場合には、
それぞれ数値ｒＯＪが格納される。

一方、各タスクｌに共通に設けられた共通バッファ管理
部６には、第１図におけるバッファメモリ管理部２と同
様に排他制御部６１、空バツフア数記憶部ＮＩ！および
ＮＩＬ、先頭アドレス記憶部Ｈ８およびＨＬ、並びに末
尾アドレス記憶部Ｔ、およびＴＬが設けられており、各
タスク１に共通に設けられた複数の共通短パンファメモ
リ９および共通長バッファメモリｌＯを、それぞれアイ
ドルチェーン形式で空塞管理している。

第２図および第３図において、任意のタスク（例えば１
−１）に−個の短バッファメモリの捕捉要求が発生する
と、対応する個別バッファ管理部５−１を起動しく第３
図ステップＳ１）、バッファメモリの所要個数（、本例
では一個）および所要サイズ（本例では短バッファメモ
リ）を通知する。

起動された個別バッファ管理部５−１においては、空塞
判定部５１−１が要求された短バッファメモリに対応す
るポインタ記憶部Ｐ、−１を参照し、記憶内容が数値「
０」では無いことを確認すると、タスク１−１に対応す
る個別バッファメモリ７−１が未使用と判定しくステッ
プＳ２）、個別短バッファメモリ７−１を捕捉しくステ
ップＳ３）、対応するタスク１−１にポインタ記憶部Ｐ
、に格納されている個別バッファメモリ７−１の先頭ア
ドレスａｓ−＋を通知した後、ポインタ記憶部Ｐ、の格
納内容を使用中を表す数値「０」に更新しくステップＳ
４）、タスク１−１に個別短パフファメモリ７−１を占
有させる。

続いて、タスク１−１に更に一個の短バッファメモリの
捕捉要求が発生すると、前述と同様に対応する個別バッ
ファ管理部５−１を起動しくステップＳ１）、バッファ
メモリの所要個数（本例では一個）および所要サイズ（
本例では短バッファメモリ）を通知する。

起動された個別バッファ管理部５−１においては、空塞
判定部５１−１が前述と同様に要求された短バッファメ
モリに対応するポインタ記憶部Ｐ、−１を参照し、記憶
内容が数値「０」であることを確認すると、タスク１−
１に対応する個別短バッファメモリ７−１が使用中と判
定しくステップＳ２）、共通バッファ管理部６を起動し
くステップＳ５）、バッファメモリの所要個数（本例で
は一個）および所要サイズ（本例では短バッファメモリ
）を通知する。

起動された共通バッファ管理部６においては、排他制御
部６１が複数の個別バッファ管理部５から伝達される短
バッファメモリまたは長パンファメモリの捕捉要求およ
び解放要求の競合処理を行い、先着の要求から順次受付
け、他の要求は待合わせ状態とする。

バッファメモリ管理部６は、排他制御部６１により受付
けた個別バッファ管理部５−１からの要求を分析し、短
パフファメモリー個の捕捉要求と識別すると、第４図に
おけるバッファメモリ管理部２と同様の過程で、空バツ
フア数記憶部ＮＩｓを参照し、格納されている空きバッ
ファ数Ｘが要求数（−個）を下回らないことを確認する
と、先頭アドレス記憶部Ｈ５に格納されている、アイド
ルチェーンの最初に配列されている共通短パンファメモ
リ　（例えば９−１）を捕捉してアイドルチェーンから
外し、起動元の個別バッファ管理部５−１を介して要求
元のタスク１−１に、先頭アドレス記憶部Ｈ３に格納さ
れている短バッファメモリ３−１の先頭アドレスａ３１
を通知し、先頭アドレス記憶部Ｈ５および空バツフア数
記憶部ＮＩ、の格納内容を更新し、タスク１−１に共通
短バッファメモリ９−１を占有させる。

次に、任意のタスク（例えば１−ｋ）に−個の長バッフ
ァメモリの捕捉要求が発生すると、対応する個別バッフ
ァ管理部５−ｋを起動しくステップＳ１）、バッファメ
モリの所要個数（本例では一個）および所要サイズ（本
例では長バックアメそり）を通知する。

起動された個別バッファ管理部５−ｋにおいては、空塞
判定部５１−ｋが要求された長バッファメモリに対応す
るポインタ記憶部ＰＬ−ｋを参照し、記憶内容が数値「
０」では無いことを確認すると、タスク１−ｋに対応す
る個別長バッファメモリ８−ｋが未使用と判定しくステ
ップＳ２）、個別バッファメモリ８−ｋを捕捉しくステ
ップＳ３）、対応するタスク１−ｋにポインタ記憶部Ｐ
Ｌに格納されている個別長バッファメモリ８−にの先頭
アドレスａＬ−ｋを通知した後、ポインタ記憶部ＰＬの
格納内容を数値「０」に更新しくステップＳ４）、タス
ク１−ｋに個別バッファメモリ８−ｋを占有させる。

かかる状態で、タスクｌ−ｋに使用中の個別長バッファ
メモリ８−にの解放要求が発生すると、対応する個別バ
ッファ管理部５−ｋを起動し、個別長バッファメモリ８
−にの解放要求を通知する。

起動された個別バッファ管理部５−には、通知された個
別長バッファメモリ８−ｋに対応するポインタ記憶部Ｐ
Ｌ−にの格納内容を、数値ｒＯＪから個別長バッファメ
モリ８−にの先頭アドレスａ　ｌ−ｋに更新し、タスク
１−ｋから個別長バッファメモリ８−ｋを解放させる。

以上の説明から明らかな如く、本実施例によれば、各タ
スク１が短パンファメモリまたは長バッファメモリの捕
捉を要求すると、対応する個別バッファ管理部５が各タ
スク１する個別短バッファメモリ７または個別長バッフ
ァメモリ８の捕捉を試み、個別短バッファメモリ７また
は個別長バッファメモリ８が使用中の場合に、初めて各
タスク１に共通に設けられている共通バッファ管理部６
に対し、共通短バッファメモリ９または共通長バッファ
メモリ１０の捕捉を要求する。

従って、個別バッファメモリ７または個別長バックアメ
モリ８の設定個数を、頻繁に発生する捕捉要求を満足す
る様に設定して置くことにより、他のタスク１との競合
の結果、待合わせを必要とする機会が大幅に減少するこ
ととなる。

なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば各タスク１に対応する個別バッファメモ
リ７および個別長バッファメモリ８は、それぞれ−個に
限定されることは無く、他に幾多の変形が考慮されるが
、何れの場合にも本発明の効果は変わらない。また各共
通短バッファメモリおよび共通長バッファメモリはアイ
ドルチェーン形式で管理するものに限定されることは無
（、マツプ形式等信に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。

また各タスク１が使用するバッファメモリは短バッファ
メモリおよび長バッファメモリの二種類に限定されるこ
とは無（、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。

〔発明の効果〕

以上、本発明によれば、前記情報処理システムにおいて
、各タスクは、専用に設けられている個別バッファメモ
リを、他のタスクと関係熱（占有および解放し、個別バ
ッファメモリが占有不能の場合に限り、共通バッファメ
モリを、他のタスクと競合して捕捉および解放する為、
バッファメモリの捕捉および解放の際に待合わせ状態と
なる可能性が大幅に減少し、当該情報処理システムの効
率が向上する。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるバッファメモリ管理方式を示す図、第３図は
第２図におけるバッファメモリ捕捉過程を例示する図、
第４図は従来あるバッファメモリ管理方式の一例を示す
図である。 図において、１はタスク、２はパフファメモリ管理部、
３は短バッファメモリ、４は長バッファメモリ、５は個
別バッファ管理部、６は共通バッファ管理部、７は個別
短バッファメモリ、８は個別バッファメモリ、９は共通
短バッファメモリ、１０は共通長バッファメモリ、２１
および６１は排他制御部、５１は空塞判定部、１００は
個別バッファメモリ、２００は個別バッファ管理手段、
３００は共通バッファメモリ、４００は共通パン水金ロ
月０凛チ里　履 第　１　閃 第２図に勇けろバ′ツファノそり唾ヨしりＬｒＬ第　　
３　　　層

Claims (1)

1. 【特許請求の範囲】 　複数のタスク（１）を並行して実行する情報処理シス
   テムにおいて、 前記各タスク（１）に対応して、 該タスク（１）のみに占有される個別バッファメモリ（
   １００）と、 該個別バッファメモリ（１００）の捕捉および解放を実
   行する個別バッファ管理手段（２００）とを設け、 前記各タスク（１）に共通に、 任意の前記タスク（１）に占有される共通バッファメモ
   リ（３００）と、 前記各個別バッファ管理手段（２００）がそれぞれ対応
   する前記個別バッファメモリ（１００）の捕捉に成功し
   なかった前記タスク（１）に対し、前記共通バッファメ
   モリ（３００）の捕捉および開放を実行する共通バッフ
   ァ管理手段（４００）とを設けることを特徴とするバッ
   ファメモリ管理方式。