JPH0863355A - プログラム制御装置及びプログラム制御方法 - Google Patents

プログラム制御装置及びプログラム制御方法

Info

Publication number
JPH0863355A
JPH0863355A JP6194037A JP19403794A JPH0863355A JP H0863355 A JPH0863355 A JP H0863355A JP 6194037 A JP6194037 A JP 6194037A JP 19403794 A JP19403794 A JP 19403794A JP H0863355 A JPH0863355 A JP H0863355A
Authority
JP
Japan
Prior art keywords
loop
program
address
program counter
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6194037A
Other languages
English (en)
Inventor
Robaato Sutoraitenberugaa
ロバート ストライテンベルガー
Hiroyuki Kawai
浩行 河合
Yoshitsugu Inoue
喜嗣 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6194037A priority Critical patent/JPH0863355A/ja
Priority to US08/509,940 priority patent/US5657485A/en
Publication of JPH0863355A publication Critical patent/JPH0863355A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30065—Loop control instructions; iterative instructions, e.g. LOOP, REPEAT

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【目的】 効率的なループ処理が制御可能なプログラム
制御装置を得る。 【構成】 ループ処理のＳｔａｒｔアドレス及びＥｎｄ
アドレスそれぞれの値は、クロックｔ１に同期して、レ
ジスタ（ｓｔａｒｔ）７及びレジスタ（ｅｎｄ）８にそ
れぞれ記憶される。レジスタ７の格納データｓｔａｒｔ
とレジスタ８の格納データｅｎｄは、それぞれコンパレ
ータ１２及びコンパレータ１１に入力される。コンパレ
ータ１２は、遅延プログラムカウンタ１８の出力とデー
タｓｔａｒｔとを比較して、両者が等しいときのみフラ
グｆstartセットし、他の場合はリセットする。コンパ
レータ１１は、遅延プログラムカウンタ１８の出力とデ
ータｅｎｄとを比較して両者が等しいときのみフラグｆ
endをセットし、他の場合はリセットする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、プログラムを実行制
御するプログラム制御装置及びプログラム制御方法に関
する。
【０００２】
【従来の技術】リアルタイムアプリケーションでは、命
令がスムーズに流れることが重要である。例えば、任意
の種類のプロセッサでフィルターアルゴリズムを実行す
る場合、個々のループ命令の繰り返しによる割り込みな
しに垂直方向および水平方向の走査が行われると、適用
されたマトリクスの重複走査の結果は、速度の点からみ
ると最高の結果が得られる。
【０００３】したがって、プログラムの実行を制御する
プログラム制御装置は、通常、繰り返し処理を簡単に行
うべく、ループ命令の実行を可能にしている。
【０００４】シングルループの場合、標準ループ命令の
構文は図１７のようになる。なお、図１７において、
“ｌｃ”はループカウンタ、“Ｅｎｄ”は繰り返し実行
されるループブロックの最終命令のアドレスを示す。
【０００５】当該命令にはプログラマにとって厳しい制
限が１つある。すなわち、ループ命令は、ループブロッ
クの第１行目（図１７の４０行）の直前の行（図１７の
３９行）に記述しなければならない。
【０００６】ネスティングされた２つのループの標準的
なプログラム記述例を図１８に示す。
【０００７】図１８から分かるように、３６行〜４５行
に記述されたＢｌｏｃｋ１のループブロックが、４０〜
４２行に記述されたＢｌｏｃｋ２のブロックを取り囲ん
でいる。Ｂｌｏｃｋ１のループブロックが実行される毎
に、内側のＢｌｏｃｋ２のループ命令（３９行目）が繰
返し実行される。
【０００８】３５行、３９行目にそれぞれ記述されたル
ープ命令は、情報（ループカウンタ、開始および終了ア
ドレス）の伝達を行うための命令であるため、１度実行
すれば十分である。
【０００９】しかしながら、Ｂｌｏｃｋ２のループ命令
は、Ｂｌｏｃｋ１のループが繰り返される度に実行され
るため、（ｌｃ１−１）回余分に実行されることにな
り、非効率的な実行となる。この非効率な実行により、
フィルターアプリケーション等の実行の際には大きな悪
影響を受ける。以下、その詳細な説明を行う。
【００１０】フィルターアプリケーションのプログラム
を実行する際、画素データのマトリクスが３対３要素の
重畳マスク（例えば、“ラプラシアン端線検出”）を付
与される場合、各水平方向走査線の開始と終了で特別の
処理を行わなければならない。境界画素の外挿のため、
図１９に示すように、“仮想の”ゼロを境界に沿って挿
入する。
【００１１】フレームの内部画素は、インデックス配列
を用いて容易に処理され、データスタックのアドレス指
定が可能となる。マスクがシフトされると、インデック
スはインクリメントされる。よって、マスクの水平方向
走査のために、繰返しブロック、すなわちループ処理を
行うことができる。しかし、マスクの境界に関しては、
ゼロ挿入のためにブロックは不規則である。
【００１２】これによって、図１９で示した画素をマス
ク処理するには、処理される各フレームラインの開始と
終了で、図２０に示すように、別個のブロック（Ｂｌｏ
ｃｋＡ，ＢｌｏｃｋＢ，ＢｌｏｃｋＣ）を用いてプログ
ラムを作成する必要がある。なお、図２０は１水平方向
走査処理のプログラムであり、ａ［０］〜ａ［５］に画
素１〜画素６の画素データが格納されるインデックス配
列である。ａ［ｉ，１］は配列ａ［ｉ］の値を取り出し
た後に変数ｉを１インクリメントすることを意味し、ａ
［ｉ，−１］は配列ａ［ｉ］の値を取り出した後に変数
ｉを１デクリメントすることを意味している。ｗｒ
［０］〜ｗｒ［２］はマスクの第１行目の値を格納した
配列であり、ｌｏａｄはデータロード命令、ｍｕｌａｃ
ｃは演算命令である。また、図２０では示していない
が、変種ｉの初期値は“１”である。
【００１３】標準ループ命令は、ＢｌｏｃｋＡとループ
ブロックＢｌｏｃｋＢとの間に位置しなければならない
（図２０の３９行目）。この３９行目のループ命令が不
規則性を引き起こす。なぜなら、ＢｌｏｃｋＢを処理す
るまでに行われる工程は、境界画素を処理するＢｌｏｃ
ｋＡの３工程に加え、ループ命令を含めると４工程が必
要となり１工程増加するため、１水平方向走査のマスク
処理を３工程で行えない箇所が出現して完全なフレーム
のリアルタイム処理が禁止されるからである。
【００１４】さらに、実際のフィルタリング処理は、上
記水平方向走査を内部ループとし、外部ループ（垂直方
向走査）が実行されるため、外部ループが繰り返される
度に水平方向走査のループ命令を繰返さなければならな
いために、全体の処理時間が長くなるという問題点があ
った。
【００１５】
【発明が解決しようとする課題】従来のプログラム制御
装置により、ループ命令は以上のように制御されるた
め、非効率であり、フィルタ処理等のアプリケーション
の処理時間を長くしてしまうという問題点があった。
【００１６】この発明は上記問題点を解決するためにな
されたもので、効率的なループ処理が制御可能なプログ
ラム制御装置及びプログラム制御方法を得ることを目的
とする。
【００１７】
【課題を解決するための手段】この発明に係る請求項１
記載のプログラム制御装置は、アドレスに対応した複数
の命令からなるプログラムの実行制御を行う装置であっ
て、前記プログラム制御装置は、ループ処理実行に際
し、ループ処理の開始アドレス及び終了アドレス並びに
反復数を規定したループ命令と、前記開始アドレスと前
記終了アドレスとの間に記述された少なくとも１つの命
令からなるループ実行命令群とを前記プログラム中に記
述することを要求し、現在の実行対象の命令のアドレス
を規定するプログラムカウンタを所定時間間隔でインク
リメントして出力するプログラムカウンタ出力手段と、
前記開始アドレスを格納する開始アドレス記憶手段と、
前記終了アドレスを格納する終了アドレス記憶手段と、
前記反復数を格納する反復数記憶手段と、前記プログラ
ムカウンタと前記開始アドレスとの比較結果に基づきル
ープ処理の開始を認識し、前記プログラムカウンタと前
記終了アドレスとの比較結果に基づきループ処理の終了
を認識することにより、前記ループ実行命令群の命令が
前記反復数回、繰り返して実行されるように前記プログ
ラムカウンタを設定するループ制御手段とを備えて構成
される。
【００１８】この発明に係る請求項２記載のプログラム
制御装置は、アドレスに対応した複数の命令からなるプ
ログラムの実行制御を行う装置であって、前記プログラ
ム制御装置は、ネスティングされたループ処理の実行に
際し、第１〜第ｎ（ｎ≧２）の順にネスティングされた
第１〜第ｎループ処理それぞれの開始アドレス及び終了
アドレス並びに反復数を規定した第１〜第ｎのループ命
令と、前記第１〜第ｎのループ命令それぞれで規定され
た前記開始アドレスと前記終了アドレスとの間に記述さ
れた少なくとも１つの命令からなる第１〜第ｎのループ
実行命令群とを前記プログラム中に記述することを要求
し、現在の実行対象の命令のアドレスを規定するプログ
ラムカウンタを所定時間間隔でインクリメントして出力
するプログラムカウンタ出力手段と、前記第１〜第ｎの
ループ処理の前記開始アドレスを第１〜第ｎの開始アド
レスとして格納する第１〜第ｎの開始アドレス記憶手段
と、前記第１〜第ｎのループ処理の前記終了アドレスを
第１〜第ｎの終了アドレスとして格納する第１〜第ｎの
終了アドレス記憶手段と、前記第１〜第ｎのループ処理
の前記反復数を第１〜第ｎの反復数として格納する第１
〜第ｎの反復数記憶手段と、選択制御信号に基づき、前
記第１〜第ｎの開始アドレスのうちの一のアドレスを選
択開始アドレスとして出力する開始アドレス選択手段
と、前記選択制御信号に基づき、前記第１〜第ｎの終了
アドレスのうちの一のアドレスを選択終了アドレスとし
て出力する終了アドレス選択手段と、前記選択制御信号
に基づき、前記第１〜第ｎの反復数のうちの一の反復数
を選択反復数として出力する反復数選択手段と、前記プ
ログラムカウンタと前記選択開始アドレスとの比較結果
及び前記プログラムカウンタと前記選択終了アドレスと
の比較結果に基づき、現在制御対象となるループ処理を
指示する選択制御信号を出力する選択制御信号出力手段
と、前記プログラムカウンタと前記選択開始アドレスと
の比較結果に基づき、選択開始アドレスに対応するルー
プ処理の開始を認識し、前記プログラムカウンタと前記
選択終了アドレスとの比較結果に基づき前記選択終了ア
ドレスに対応するループ処理の終了を認識して、制御対
象のループ処理が前記選択反復数回、繰り返して実行さ
れるように前記プログラムカウンタを設定するループ制
御手段とを備えて構成される。
【００１９】この発明に係る請求項３記載のプログラム
制御方法は、アドレスに対応した複数の命令からなるプ
ログラムの実行制御を行う方法であって、前記プログラ
ム制御方法は、ループ処理実行に際し、ループ処理の開
始アドレス及び終了アドレス並びに反復数を規定したル
ープ命令と、前記開始アドレスと終了アドレスとの間に
記述された少なくとも１つの命令からなるループ実行命
令群とを前記プログラム中に記述することを要求し、
(a) 現在の実行対象の命令のアドレスを規定するプログ
ラムカウンタを前記プログラムの先頭アドレスから所定
時間間隔でインクリメントするステップと、(b) 前記プ
ログラムカウンタの指示するアドレスの命令がループ命
令である場合にループ処理の開始アドレス、終了アドレ
ス及び反復数を記憶するステップと、(c) 前記プログラ
ムカウンタと前記ステップ(b)で記憶した前記開始アド
レスとの比較結果に基づきループ処理の開始を認識し、
前記プログラムカウンタと前記ステップ(b)で記憶した
前記終了アドレスとの比較結果に基づき前記ループ処理
の終了を認識することにより、前記ループ実行命令群の
命令が前記反復数回、繰り返して実行されるように前記
プログラムカウンタを設定するステップとを備えて構成
される。
【００２０】
【作用】この発明における請求項１記載のプログラム制
御装置のループ制御手段は、プログラムカウンタと開始
アドレスとの比較結果に基づきループ処理の開始を認識
することができるため、プログラム中においてループ命
令はループ実行命令群の前であれば任意の位置に記述す
ることができる。
【００２１】この発明における請求項２記載のプログラ
ム制御装置は、プログラムカウンタと選択開始アドレス
との比較結果及びプログラムカウンタと選択終了アドレ
スとの比較結果に基づき、現在制御対象となるループ処
理を指示する選択制御信号を出力する選択制御信号出力
手段と、プログラムカウンタと選択開始アドレスとの比
較結果に基づき、選択開始アドレスに対応するループ処
理の開始を認識し、プログラムカウンタと選択終了アド
レスとの比較結果に基づき選択終了アドレスに対応する
ループ処理の終了を認識して、制御対象のループ処理が
前記選択反復数回、繰り返して実行されるようにプログ
ラムカウンタを設定するループ制御手段とを備えてい
る。
【００２２】したがって、プログラム中において、第１
〜第ｎのループ命令はそれぞれ第１〜第ｎのループ実行
命令群の前であれば任意の位置に記述することができ
る。
【００２３】この発明における請求項３記載のプログラ
ム制御方法のステップ(c)は、プログラムカウンタと開
始アドレスとの比較結果に基づきループ処理の開始を認
識し、プログラムカウンタと終了アドレスとの比較結果
に基づきループ処理の終了を認識することにより、ルー
プ実行命令群の命令が反復数回、繰り返して実行される
ようにプログラムカウンタを設定している。
【００２４】したがって、プログラム中においてループ
命令はループ実行命令群の前であれば任意の位置に記述
することができる。
【００２５】
【実施例】
＜第１の実施例＞図１はこの発明の第１の実施例である
プログラム制御装置で実行制御可能なプログラムリスト
を示す説明図である。図１は、従来例で示した図１７に
対応するシングルループ命令の例を示している。
【００２６】第１の実施例のプログラム制御装置は、開
始アドレスと終了アドレスとを指定してループブロック
を指示するループ命令を記述可能にする。したがって、
このループ命令は、指示するループブロックより前であ
れば記述箇所が制限されない。図１の例では、アドレス
４０〜４２番に記述されたループブロックＢ１より、２
０番前のアドレス２１番にループ命令「ｌｏｏｐ ｌ
ｃ，Ｓｔａｒｔ，Ｅｎｄ」を記述している。
【００２７】図１に示すように、ループ命令の開始アド
レスＳｔａｒｔと終了アドレスＥｎｄとが独立的に割当
てられている。
【００２８】図１と図１７とを比較した場合、全体の処
理時間はシングルループ命令に影響されないが、リアル
タイム処理に必要な規則性は維持される。
【００２９】これによって、いかなるブロック区分され
たアルゴリズムでもスムーズに処理可能になる。
【００３０】図１５は、第１の実施例のプログラム制御
装置を含んだプログラム実行システムの全体構成を示す
説明図である。同図に示すように、記憶装置１００内に
複数の命令がアドレス（図１の行番号に相当）に対応し
て記述されたプログラム１０１が格納されており、プロ
グラム制御装置１０２は、プログラム１０１の先頭アド
レスからプログラムカウンタＰＣを所定時間間隔でイン
クリメントて命令実行装置１０３に出力する。この際、
ループ処理を認識した場合はループ処理が所定回数繰り
返されるようにプログラムカウンタＰＣを再設定する。
命令実行装置１０３はプログラムカウンタＰＣで指示さ
れたアドレスの命令を実行する。
【００３１】図２及び図３は、第１の実施例のプログラ
ム制御装置の内部構成を示す回路図である。第１の実施
例のプログラム制御装置は図１で示したシングルループ
命令の実行を可能にする。図４〜図６は動作説明用の信
号波形図である。図４〜図６において、波形を小さくか
つ簡単にしておくため、２回の反復のみ選択した。ま
た、２つの重複しないクロックｔ１とｔ２とを最上段に
示している。なお、図４〜図６の波形図は、図７のプロ
グラムの実行状況を示している。図７のプログラムは従
来例で示した図２０に対応している。
【００３２】レジスタ（ｔ２＿ＰＣ）１７及びレジスタ
（ｔ１＿ＰＣ）１８はそれぞれクロックｔ１及びｔ２に
同期してプログラム制御装置のプログラムカウンタＰＣ
をラッチする。なお、レジスタ１７から出力されるプロ
グラムカウンタＰＣが命令実行装置１０３に出力され
る。
【００３３】図７で示したプログラムリストは行番号
“２０”から始まるが、ここで反復数を指示するループ
変数ｌｃには“２”の値がロードされる。
【００３４】本プログラムはパイプライン方式で実行さ
れていない場合、ロード命令はクロックｔ２の次のサイ
クルで効果を現す。
【００３５】従って、ループ変数ｌｃを格納するレジス
タ（ｌｏｏｐ）９はクロックｔ１に同期して“２”を格
納して、ループブロックＢｌｏｃｋＢに関する反復数を
記憶する。レジスタ９の出力信号はセレクタ（ＳＥＬ＿
ＬＣ）２４に与えられており、このセレクタ２４は、可
変ループカウンタ（ＬＣ）２６をクロックｔ２に同期し
て駆動し、可変ループカウンタ２６の出力がレジスタ
（ｔ１＿ｌｃ）２８によりクロックｔ１に同期して格納
される。
【００３６】レジスタ２８の出力は、デクリメンタ（Ｄ
ＥＣ＿ＬＣ）２３、コンパレータ（ＣＭＰ＿ＬＣ＿ＳＴ
ＡＲＴ）３５およびコンパレータ（ＣＭＰ＿ＬＣ＿ＥＮ
Ｄ）２９に与えられる。
【００３７】コンパレータ２９は、レジスタ２８に格納
されるループカウント値が“１”に等しい時にのみフラ
グｆexitをセット（Ｈ（“１”）に設定）し他の場合は
リセット（Ｌ（“０”）に設定）する。コンパレータ３
５は、レジスタ２８に格納されるループカウント値が
“０”に等しい時はフラグｆ1cをセットし、他の場合は
リセットする。
【００３８】デクリメンタ２３によりデクリメントされ
たループカウント値ｌｃ＿ｄｅｃは、セレクタ（ＳＥＬ
＿ＬＣ）２４の第２入力となる。
【００３９】制御信号ｆsel_lcは論理回路２０によって
生成されるが、これについては後述する。
【００４０】図７で示したプログラムの行番号２１にお
いて、ループ命令が付与される。このループ命令には、
ループブロックの開始と終了に関する情報が含まれてい
る。
【００４１】デバッグ時の取扱い易さとプログラムの読
み易さのため、絶対アドレスの代わりにラベルが付けら
れている。
【００４２】図７の場合、ラベル“Ｓｔａｒｔ”は行番
号４０に対応し、ラベル“Ｅｎｄ”は行番号４２に対応
する。
【００４３】Ｓｔａｒｔアドレス及びＥｎｄアドレスそ
れぞれの値は、クロックｔ１に同期して、レジスタ（ｓ
ｔａｒｔ）７及びレジスタ（ｅｎｄ）８にそれぞれ記憶
される。
【００４４】遅延プログラムカウンタ１８の出力は、イ
ンクリメンタ（ＩＮＣ＿ＰＣ）１０、コンパレータ（Ｃ
ＭＰ＿ＰＣ＿ＳＴＡＲＴ）１２及びコンパレータ（ＣＭ
Ｐ＿ＰＣ＿ＥＮＤ）１１に付与される。
【００４５】インクリメンタ１０の出力信号ｐｃ＿ｉｎ
ｃとレジスタ７の格納データｓｔａｒｔはセレクタ（Ｓ
ＥＬ＿ＰＣ）１５の入力となり、このセレクタ１５の出
力はプログラムカウンタ１７を駆動する。
【００４６】レジスタ７の格納データｓｔａｒｔとレジ
スタ８の格納データｅｎｄは、それぞれコンパレータ１
２及びコンパレータ１１に入力される。コンパレータ１
２は、遅延プログラムカウンタ１８の出力とデータｓｔ
ａｒｔとを比較して、両者が等しいときのみフラグｆst
artセットし、他の場合はリセットする。コンパレータ
１１は、遅延プログラムカウンタ１８の出力とデータｅ
ｎｄとを比較して両者が等しいときのみフラグｆendを
セットし、他の場合はリセットする。
【００４７】セレクタ（ＳＥＬ＿ＰＣ）１５への選択制
御フラグｆsel_pcは、フラグｆend及びｆexitを入力と
する論理回路（Ｌｏｇｉｃ＿２）１９によって生成され
る。この論理回路１９の制御体系及びセレクタ１５の選
択状況（ｓｅｌｅｃｔ１）を現す真理値表を表１に示
す。
【００４８】
【表１】
【００４９】表１に示すように、フラグｆendが“０”
ときは、フラグｆexitの値に関係なく、選択制御フラグ
ｆsel_pcを“０”にして、セレクタ１５によりインクリ
メンタ１０の出力信号ｐｃ＿ｉｎｃを選択させる。ま
た、フラグｆendが“１”ときにフラグｆexitが“０”
の場合に選択制御フラグｆsel_pcを“１”にして、セレ
クタ１５によりレジスタ７の格納データｓｔａｒｔを選
択させ、フラグｆexitが“１”の場合に選択制御フラグ
ｆsel_pcを“０”にして、セレクタ１５によりインクリ
メンタ１０の出力信号ｐｃ＿ｉｎｃを選択させる。
【００５０】一方、セレクタ２４への選択制御信号ｆse
l_lcは、フラグｆstart、ｆend及びｆlcを入力する論理
回路（Ｌｏｇｉｃ＿１）２０によって生成される。この
論理回路２０の制御体系及びセレクタ２４の選択状況
（ｓｅｌｅｃｔ２）を示す真理値表を表２に示す。
【００５１】
【表２】
【００５２】表２に示すように、デフォルト値として選
択制御信号ｆsel_lcを“００”にして、セレクタ２４に
よりレジスタ２８の出力ｌｃを選択させる。また、フラ
グｆendが“１”のときは、フラグｆstart、ｆlcに関係
なく、選択制御信号ｆsel_lcを“０１”にして、セレク
タ２４よりデクリメンタ２３の出力ｌｃ＿ｄｅｃを選択
させる。さらに、フラグｆendが“０”で、フラグｆsta
rt、ｆlcが“１”のときは、選択制御信号ｆsel_lcを
“１０”にして、セレクタ２４よりレジスタ９の格納デ
ータｌｏｏｐを選択させる。
【００５３】プログラムが行番号３７に達するまで、プ
ログラムカウンタは、インクリメンタ１０の出力により
常にインクリメントされる。また、各プログラムの開始
時にループカウンタがリセットされるので、フラグ“ｆ
lc”は既にセットされている。
【００５４】期間Ｔ１において、プログラムカウンタＰ
Ｃ＝“４０”の時、フラグｆstartはクロックｔ１に同
期してセットされる。フラグｆstart及びｆlcがセット
され、フラグｆendがリセットされているので、表２で
示した制御体系に基づき、フラグｆsel_lcは“１０”に
セットされ、セレクタ２４はレジスタ９の格納データｌ
ｏｏｐを選択する。
【００５５】したがって、可変ループカウンタ２６には
レジスタ９の格納データｌｏｏｐである“２”がロード
される。そして、１サイクル後にすべてのフラグがリセ
ットされる。
【００５６】期間Ｔ２において、プログラムカウンタＰ
Ｃ＝“４２”の時、フラグｆendはクロックｔ１に同期
してセットされる。
【００５７】フラグｆexitはリセットされるいるため、
論理回路１９は表１の制御体系に従い、フラグｆsel_pc
をセットし、セレクタ１５によりデータｓｔａｒｔが選
択され、プログラムカウンタ１７及び１８はレジスタ７
から格納データｓｔａｒｔの“４０”をロードする。
【００５８】同時に、可変ループカウンタ２６はデクリ
メンタ２３によりデクリメントされた値“１”を、セレ
クタ２４を介してロードし、その結果、コンパレータ２
９によりフラグｆexitはセットされる。
【００５９】そして、期間Ｔ３において、プログラムカ
ウンタＰＣ＝“４０”の時、フラグｆstartは再びセッ
トされる。ｆstartの最初のセットと対照すると、フラ
グｆlcはリセットされているため、その結果、フラグ
“ｆsel_lc”はリセットされる。
【００６０】その後、期間Ｔ４において、再びプログラ
ムカウンタＰＣ＝“４２”の時、フラグｆendは再びセ
ットされる。このとき、フラグ“ｆexit”は既にセット
されているので、論理回路１９の選択制御フラグｆsel_
pcはセットされない。
【００６１】したがって、セレクタ１５によりインクリ
メンタ１０の出力が選択されることにより、プログラム
カウンタＰＣは連続的にインクリメントされる。一方、
ループカウンタ２６にはそのデクリメンタ２３によりデ
クリメントされた値“０”をロードされる。
【００６２】その結果、コンパレータ３５によりフラグ
ｆlcは強制的にセットされ、コンパレータ２９によりフ
ラグｆexitはリセットされる。
【００６３】このように第１の実施例のプログラム制御
装置は、プログラムカウンタとループの開始アドレスと
の比較結果に基づきループ処理の開始を認識することが
できるため、プログラム中においてループ命令はループ
実行命令群の前であれば任意の位置に記述することがで
きる。
【００６４】例えば、図７で示したように、ループ実行
命令群であるループブロックＢ［ｉ］のループ命令「ｌ
ｏｏｐ ｌｃ，Ｓｔａｒｔ，Ｅｎｄ」をブロックＢｌｏ
ｃｋＡよりも前の行番号２１に記述することができる。
【００６５】したがって、図２０で示したプログラムの
ように、ブロックＢｌｏｃｋＡとループブロックＢｌｏ
ｃｋＢとの間にループ命令を記述することによる不具合
を解消することができる。なぜなら、ループブロックＢ
ｌｏｃｋＢを処理するまでに行われる工程は、境界画素
を処理するＢｌｏｃｋＡの３工程のみになり、ループブ
ロックＢｌｏｃｋＢの１ループサイクル及びブロックＢ
ｒｏｃｋＣも３工程で行えるため、１水平方向走査のマ
スク処理をすべて３工程で行うことができ、完全なフレ
ームのリアルタイム処理が実現できるからである。
【００６６】すなわち、ループ命令をループ処理の実行
の妨げにならない箇所に記述することにより、効率的な
ループ処理を行うことができる。
【００６７】図１６は、第１の実施例のプログラム制御
装置と等価なプログラム制御方法を示すフローチャート
である。
【００６８】同図を参照して、ステップＳ１で、ループ
プ処理の開始アドレス及び終了アドレス並びに反復数を
格納するレジスタを規定したループ命令と、開始アドレ
スと終了アドレスとの間に格納された少なくとも１つの
命令からなるループ実行命令群とからなるループ処理を
含むプログラムを読み込む。
【００６９】そして、ステップＳ２において、ステップ
Ｓ１で読み込んだプログラムの先頭アドレスにプログラ
ムカウンタを設定する。
【００７０】次に、ステップＳ３において、プログラム
カウンタの指示するアドレスの命令がループ命令であれ
ば、ループ処理の開始アドレス、終了アドレス及び反復
数を認識する。
【００７１】そして、ステップＳ４において、プログラ
ムカウンタとステップＳ３で記憶した開始アドレスとの
比較結果に基づきループ処理の開始を認識し、プログラ
ムカウンタとステップＳ３で記憶した終了アドレスとの
比較結果に基づきループ処理の終了を認識し、必要があ
ればループ実行命令群の命令が反復数回、繰り返して実
行されるようにプログラムカウンタにループ開始アドレ
スを再設定する。
【００７２】次に、ステップＳ５で現在のプログラムカ
ウンタを命令実行装置に出力する。
【００７３】そして、ステップＳ６で、プログラムカウ
ンタがプログラムの終了アドレスを指示しているか否か
をＹＥＳ／ＮＯで判定し、ＹＥＳであれば終了しＮＯで
あればステップＳ７に移行する。
【００７４】ステップＳ７において、プログラムカウン
タをインクリメントし、ステップＳ３に戻る。以降、ス
テップＳ６でＹＥＳと判定されるまで、ステップＳ３〜
Ｓ７が繰り返される。
【００７５】このように、このプログラム制御方法は、
ステップＳ４で、プログラムカウンタと開始アドレスと
の比較結果に基づきループ処理の開始を認識し、プログ
ラムカウンタと終了アドレスとの比較結果に基づきルー
プ処理の終了を認識することにより、ループ実行命令群
の命令が反復数回、繰り返して実行されるようにプログ
ラムカウンタを再設定することができる。
【００７６】したがって、プログラム中においてループ
命令はループ実行命令群の前であれば任意の位置に記述
することができる。
【００７７】その結果、ループ命令をループ処理の実行
の妨げにならない箇所に記述することにより、効率的な
ループ処理を行うことができる効果を奏する。
【００７８】なお、図１６で示したプログラム制御方法
は、図２及び図３で示した構成のプログラム制御装置以
外の構成でも実行可能であり、ソフトウェア処理で実行
することも可能であることは勿論である。
【００７９】＜第２の実施例＞図８は第２の実施例のプ
ログラム制御装置でプログラム制御可能プログラムを示
す説明図である。図８は従来例で示した図１８に対応す
る２つのループブロックＢ１１，Ｂ１２のネスティング
を示している。
【００８０】同図に示すように、行番号２１，２３で記
述したループ命令で、ループ境界の開始アドレス（Ｓｔ
ａｒｔ＿１，Ｓｔａｒｔ＿２）及び終了アドレス（Ｅｎ
ｄ＿１，Ｅｎｄ＿２）を独立的に指定している。
【００８１】このようにネスト構造のループ命令を実行
する際においても、ループ命令自体をループブロック前
の任意の場所に記述することができる。
【００８２】第２の実施例のプログラム制御装置は、繰
返しループ命令による割込みなしに、ネストされたルー
プを実行することができ、それによって、プログラムの
性能と効率を高めるとともに、リアルタイム処理を可能
にしている。
【００８３】柔軟性を維持するために、ループカウンタ
の順序は制約されない。すなわち、図８で記述されたプ
ログラムにおいて、ループブロックＢ１２も外部ループ
になりうる。
【００８４】図９及び図１０は、第２の実施例のプログ
ラム制御装置の内部構成を示す回路図である。第２の実
施例のプログラム制御装置は図８で示したネスティング
ループの実行を可能にする。図１１〜図１３は動作説明
用の波形図である。なお、図１１〜図１３の波形図は、
図１４のプログラムの実行状況を示している。波形を読
み易くするために、ループカウンタは異なる値、例えば
“２”や“５”をロードしてある。
【００８５】シングルループの複雑でない実行と対照す
ると、ネスティングはより多くのレジスタ、ネスティン
グスタック、付加的制御論理を必要とする。
【００８６】ネスティングされた複数のループ処理の各
開始アドレスはレジスタＲＳ１（Ｓｔａｒｔ＿１）〜Ｒ
Ｓｎ（Ｓｔａｒｔ＿ｎ）（ｎ≧２）に記憶され、これら
の出力はセレクタ（ＳＥＬ＿ＳＴＡＲＴ）４にそれぞれ
付与される。また、各終了アドレスはレジスタＲＥ１
（Ｅｎｄ＿１）〜ＲＥｎ（Ｅｎｄ＿ｎ）に記憶され、こ
れらの出力はセレクタ（ＳＥＬ＿ＥＮＤ）５にそれぞれ
付与される。
【００８７】セレクタ４は、選択制御信号ｔ１＿ｃｏｎ
ｔに基づき、レジスタＲＳ１〜ＲＳｎの格納データのう
ち一のデータを選択開始アドレスとしてレジスタ７に出
力する。セレクタ５は、選択制御信号ｔ１＿ｃｏｎｔに
基づきレジスタＲＥ１〜ＲＥｎの格納データのうち一の
データを選択終了アドレスとしてレジスタ８に出力す
る。
【００８８】各ループ処理の反復数は、各レジスタＲＬ
１（Ｌｏｏｐ＿１）〜レジスタＲＬｎ（Ｌｏｏｐ＿ｎ）
にそれぞれ記憶され、これらのレジスタＲＬ１〜ＲＬｎ
の出力はセレクタ６（ＳＥＬ＿ＬＯＯＰ）に付与され
る。セレクタ６は、選択制御信号ｔ１＿ｃｏｎｔに基づ
き、レジスタＲＬ１〜ＲＬｎの格納データのうち一のデ
ータを選択反復数としてセレクタ２４に出力する。
【００８９】タイミングに関しては、レジスタＲＬ１〜
ＲＬｎ、ＲＳ１〜ＲＳｎ及びＲＥ１〜ＲＥｎはクロック
ｔ１に同期してラッチする。レジスタ７及び８はクロッ
クｔ１に同期してラッチする。
【００９０】レジスタ７、レジスタ８の出力からは、図
２及び図３で示した第１の実施例のプログラム制御装置
と同様な回路構成となる。
【００９１】可変ループカウンタ２６Ｌ１〜２６Ｌｎも
また、マルチレベル・ネスティングに合わせてｎ個設け
られる。
【００９２】ループの階層構造は、可変ループカウンタ
２６Ｌ１〜２６Ｌｎをそれぞれマルチプレクシングした
りデマルチプレクシングすることによって、単純化を維
持される。従って、セレクタ２５（ＬＣ＿ＩＮ）は、セ
レクタ２４（ＳＥＬ＿ＬＣ）の出力をデマルチプレクシ
ングし、その出力データをクロックｔ２に同期してルー
プカウンタ２６Ｌ１（ＬＣ＿１）〜２６Ｌｎ（ＬＣ＿
ｎ）にラッチさせる。セレクタ２７（ＬＣ＿ＯＵＴ）は
各可変ループカウンタ２６Ｌ１〜２６Ｌｎの出力をマル
チプレクシングし、その出力データをクロックｔ１に同
期してレジスタ２８（ｔ１＿ｌｃ）にラッチさせる。
【００９３】レベルインジケータ３３は、クロックｔ１
及びｔ２並びにコンパレータ１２及び１３からそれぞれ
出力されるcmp_start及びcmp_endを受け、選択制御信号
ｔ１＿ｃｏｎｔ及び選択制御信号ｔ２＿ｃｏｎｔを出力
する。表３にレベルインジケータ３３の制御体系を現す
真理値表を示す。なお、選択制御信号ｔ１＿ｃｏｎｔ及
び選択制御信号ｔ２＿ｃｏｎｔのデフォルト値は“０”
である。ただし、cmp_endはcmp_startよりクロックｔ２
（ｔ１）の１サイクル前の値を意味する。
【００９４】
【表３】
【００９５】表３に示すように、選択制御信号ｔ１＿ｃ
ｏｎｔ及びｔ２＿ｃｏｎｔは、cmp_start及びcmp_endが
共に“０”、共に“１”である場合は現在の状態が維持
され、cmp_startが“１”でcmp_endが“０”である場合
はインクリメントされ、cmp_startendが“０”でcmp_en
dが“１”である場合はデクリメントされる。
【００９６】セレクタ４〜６及び２７は、レベルインジ
ケータ３３からの選択制御信号ｔ１＿ｃｏｎｔに基づき
選択動作を行う。セレクタ５、６及び２７の選択体系を
表４に示し、セレクタ４の選択体系を表５に示す。
【００９７】
【表４】
【００９８】
【表５】
【００９９】表４に示すように、セレクタ５、６及びセ
レクタ２７は、それぞれ選択制御信号ｔ１＿ｃｏｎｔが
“０”のときレジスタＲＥ１，レジスタＲＬ１及び可変
ループカウンタ２６Ｌ１の格納データを出力し、選択制
御信号ｔ１＿ｃｏｎｔがｉ（ｉ＝１〜ｎ）のときレジス
タＲＥｉ，レジスタＲＬｉ及び可変ループカウンタ２６
Ｌｉの格納データを出力する。
【０１００】表５に示すように、セレクタ４は、選択制
御信号ｔ１＿ｃｏｎｔがｊ（ｊ＝０〜（ｎ−１））のと
きレジスタＲＳ（ｊ＋１）の格納データを出力し、選択
制御信号ｔ１＿ｃｏｎｔがｎのとき“０”を出力する。
【０１０１】セレクタ２５は、レベルインジケータ３３
の選択制御信号ｔ２＿ｃｏｎｔに基づき選択動作を行
う。セレクタ２５の選択体系を表６に示す。
【０１０２】
【表６】
【０１０３】表６に示すように、セレクタ２５は、選択
制御信号ｔ２＿ｃｏｎｔが“０”のとき可変ループカウ
ンタ２６Ｌ１にデータを出力し、選択制御信号ｔ２＿ｃ
ｏｎｔがｉ（ｉ＝１〜ｎ）のとき可変ループカウンタ２
６Ｌｉにデータを出力する。
【０１０４】デフォルトにより、選択制御信号ｔ１＿ｃ
ｏｎｔ及び選択制御信号ｔ２＿ｃｏｎｔが“０”に設定
されているため、シングルループをエミュレートする。
【０１０５】図１１〜図１３の波形図に示すように、選
択制御信号ｔ１＿ｃｏｎｔ及び選択制御信号ｔ２＿ｃｏ
ｎｔにより、ループのネスティングの現在のレベルが現
され、選択制御信号ｔ１＿ｃｏｎｔに基づき、レジスタ
ＲＬ１〜ＲＬｎ、レジスタＲＥ１〜ＲＥｎ及びレジスタ
ＲＳ１〜ＲＳｎの格納データがセレクタ４、５及び６に
よりそれぞれ選択される。
【０１０６】同様に、可変ループカウンタ２６Ｌ１〜２
６Ｌｎの格納データについては、慎重な対処を必要とす
るため、セレクタ２５は選択制御信号ｔ２＿ｃｏｎｔに
基づき、セレクタ２４の出力を可変ループカウンタ２６
Ｌ１〜２６Ｌｎの一に格納し、セレクタ２７は選択制御
信号ｔ１＿ｃｏｎｔに基づき可変ループカウンタ２６Ｌ
１〜２６Ｌｎの格納データのうち一のデータをレジスタ
２８に出力する。
【０１０７】このように、選択制御信号ｔ１＿ｃｏｎｔ
及び選択制御信号ｔ２＿ｃｏｎｔに基づき、セレクタ４
〜６、２５及び２７により、レジスタＲＳ１〜ＲＳｎ、
レジスタＲＥ１〜ＲＥｎ、レジスタＲＬ１〜ＲＬｎ及び
可変ループカウンタ２６Ｌ１〜２６Ｌｎの格納データの
マルチプレクシングおよびデマルチプレクシングするこ
とにより、ネスティング構造のループ命令にも対応する
ことができる。
【０１０８】なお、それ以外の構成及び動作は、第１の
実施例のプログラム制御装置と同様であるため、説明を
省略する。
【０１０９】このように、第２の実施例のプログラム制
御装置は、レベルインジケータ３３からの選択制御信号
ｔ１＿ｃｏｎｔ及び選択制御信号ｔ２＿ｃｏｎｔによ
り、現在制御対象となるループ処理が指示され、プログ
ラムカウンタと選択開始アドレスとの比較結果に基づ
き、制御対象のループ処理の開始を認識することができ
るため、プログラム中において第１〜第ｎのループ命令
は第１〜第ｎのループ実行命令群の前であれば任意の位
置に記述することができる。
【０１１０】例えば、図１４で示したように、第１のル
ープ実行命令群であるブロックＢｌｏｃｋ１〜３及び第
２のループ実行命令群であるブロックＢｌｏｃｋ２の前
の行番号２１に第１のループ命令「ｌｏｏｐ ｌｃ１，
Ｓｔａｒｔ＿１，Ｅｎｄ＿１」を記述し、行番号２３に
第２のループ命令「ｌｏｏｐ ｌｃ２，Ｓｔａｒｔ＿
２，Ｅｎｄ＿２」を記述することができる。
【０１１１】したがって、図１８で示したプログラムの
ように、第１及び第２のループ実行命令群からなるネス
ティング構造中に前記第１及び第２のループ命令を記述
することによる不具合を解消することができ、第１のル
ープ命令の反復回数に関係なく第２のループ命令は１回
のみ実行される。
【０１１２】その結果、第１〜第ｎのループ実行命令群
によるネスティング構造の外に第１〜第ｎのループ命令
を記述することにより、ネスティング構造の第１〜第ｎ
のループ処理を効率的に行うことができる。
【０１１３】
【発明の効果】以上説明したように、この発明における
請求項１記載のプログラム制御装置のループ制御手段
は、プログラムカウンタと開始アドレスとの比較結果に
基づきループ処理の開始を認識することができるため、
プログラム中においてループ命令はループ実行命令群の
前であれば任意の位置に記述することができる。
【０１１４】その結果、ループ命令をループ処理の実行
の妨げにならない箇所に記述することにより、効率的な
ループ処理を行うことができる。
【０１１５】この発明における請求項２記載のプログラ
ム制御装置は、プログラムカウンタと選択開始アドレス
との比較結果及びプログラムカウンタと選択終了アドレ
スとの比較結果に基づき、現在制御対象となるループ処
理を指示する選択制御信号を出力する選択制御信号出力
手段と、プログラムカウンタと選択開始アドレスとの比
較結果に基づき、選択開始アドレスに対応するループ処
理の開始を認識し、プログラムカウンタと選択終了アド
レスとの比較結果に基づき選択終了アドレスに対応する
ループ処理の終了を認識して、制御対象のループ処理が
前記選択反復数回、繰り返して実行されるようにプログ
ラムカウンタを設定するループ制御手段とを備えてい
る。
【０１１６】したがって、プログラム中において、第１
〜第ｎのループ命令はそれぞれ第１〜第ｎのループ実行
命令群の前であれば任意の位置に記述することができ
る。
【０１１７】その結果、第１〜第ｎのループ実行命令群
によるネスティング構造の外に第１〜第ｎのループ命令
を記述することにより、ネスティング構造の第１〜第ｎ
のループ処理を効率的に行うことができる。
【０１１８】この発明における請求項３記載のプログラ
ム制御方法のステップ(c)は、プログラムカウンタと開
始アドレスとの比較結果に基づきループ処理の開始を認
識し、プログラムカウンタと終了アドレスとの比較結果
に基づきループ処理の終了を認識することにより、ルー
プ実行命令群の命令が反復数回、繰り返して実行される
ようにプログラムカウンタを設定している。
【０１１９】したがって、プログラム中においてループ
命令はループ実行命令群の前であれば任意の位置に記述
することができる。
【０１２０】その結果、ループ命令をループ処理の実行
の妨げにならない箇所に記述することにより、効率的な
ループ処理を行うことができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施例のプログラム制御装
置で実行制御されるプログラム例を示す説明図である。
【図２】 この発明の第１の実施例であるプログラム制
御装置の構成を示す回路図である。
【図３】 この発明の第１の実施例であるプログラム制
御装置の構成を示す回路図である。
【図４】 第１の実施例のプログラム制御装置の動作を
示す波形図である。
【図５】 第１の実施例のプログラム制御装置の動作を
示す波形図である。
【図６】 第１の実施例のプログラム制御装置の動作を
示す波形図である。
【図７】 この発明の第１の実施例のプログラム制御装
置で実行制御されるプログラム例を示す説明図である。
【図８】 この発明の第２の実施例のプログラム制御装
置で実行制御されるプログラム例を示す説明図である。
【図９】 この発明の第２の実施例であるプログラム制
御装置の構成を示す回路図である。
【図１０】 この発明の第２の実施例であるプログラム
制御装置の構成を示す回路図である。
【図１１】 第２の実施例のプログラム制御装置の動作
を示す波形図である。
【図１２】 第２の実施例のプログラム制御装置の動作
を示す波形図である。
【図１３】 第２の実施例のプログラム制御装置の動作
を示す波形図である。
【図１４】 この発明の第２の実施例のプログラム制御
装置で実行制御されるプログラム例を示す説明図であ
る。
【図１５】 プログラム実行システムの全体構成を示す
説明図である。
【図１６】 第１の実施例のプログラム制御装置と等価
なプログラム制御方法を示すフローチャートである。
【図１７】 従来のプログラム制御装置で実行制御され
るプログラム例を示す説明図である。
【図１８】 従来のプログラム制御装置で実行制御され
るプログラム例を示す説明図である。
【図１９】 画素のマスク処理例を示す説明図である。
【図２０】 従来のプログラム制御装置で実行制御され
るプログラム例を示す説明図である。
【符号の説明】
７〜９ レジスタ、１１，１２ コンパレータ、１９，
２０ 論理回路、ＲＳ１〜ＲＳｎ レジスタ、ＲＥ１〜
ＲＥｎ レジスタ、ＲＬ１〜ＲＬｎ レジスタ、２６Ｌ
１〜２６Ｌｎ 可変ループカウンタ、３３ レベルイン
ジケータ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 喜嗣 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 アドレスに対応した複数の命令からなる
    プログラムの実行制御を行うプログラム制御装置であっ
    て、前記プログラム制御装置は、ループ処理実行に際
    し、ループ処理の開始アドレス及び終了アドレス並びに
    反復数を規定したループ命令と、前記開始アドレスと前
    記終了アドレスとの間に記述された少なくとも１つの命
    令からなるループ実行命令群とを前記プログラム中に記
    述することを要求し、 現在の実行対象の命令のアドレスを規定するプログラム
    カウンタを所定時間間隔でインクリメントして出力する
    プログラムカウンタ出力手段と、 前記開始アドレスを格納する開始アドレス記憶手段と、 前記終了アドレスを格納する終了アドレス記憶手段と、 前記反復数を格納する反復数記憶手段と、 前記プログラムカウンタと前記開始アドレスとの比較結
    果に基づきループ処理の開始を認識し、前記プログラム
    カウンタと前記終了アドレスとの比較結果に基づきルー
    プ処理の終了を認識することにより、前記ループ実行命
    令群の命令が前記反復数回、繰り返して実行されるよう
    に前記プログラムカウンタを設定するループ制御手段と
    を備える、プログラム制御装置。
  2. 【請求項２】 アドレスに対応した複数の命令からなる
    プログラムの実行制御を行うプログラム制御装置であっ
    て、前記プログラム制御装置は、ネスティングされたル
    ープ処理の実行に際し、第１〜第ｎ（ｎ≧２）の順にネ
    スティングされた第１〜第ｎループ処理それぞれの開始
    アドレス及び終了アドレス並びに反復数を規定した第１
    〜第ｎのループ命令と、前記第１〜第ｎのループ命令そ
    れぞれで規定された前記開始アドレスと前記終了アドレ
    スとの間に記述された少なくとも１つの命令からなる第
    １〜第ｎのループ実行命令群とを前記プログラム中に記
    述することを要求し、 現在の実行対象の命令のアドレスを規定するプログラム
    カウンタを所定時間間隔でインクリメントして出力する
    プログラムカウンタ出力手段と、 前記第１〜第ｎのループ処理の前記開始アドレスを第１
    〜第ｎの開始アドレスとして格納する第１〜第ｎの開始
    アドレス記憶手段と、 前記第１〜第ｎのループ処理の前記終了アドレスを第１
    〜第ｎの終了アドレスとして格納する第１〜第ｎの終了
    アドレス記憶手段と、 前記第１〜第ｎのループ処理の前記反復数を第１〜第ｎ
    の反復数として格納する第１〜第ｎの反復数記憶手段
    と、 選択制御信号に基づき、前記第１〜第ｎの開始アドレス
    のうちの一のアドレスを選択開始アドレスとして出力す
    る開始アドレス選択手段と、 前記選択制御信号に基づき、前記第１〜第ｎの終了アド
    レスのうちの一のアドレスを選択終了アドレスとして出
    力する終了アドレス選択手段と、 前記選択制御信号に基づき、前記第１〜第ｎの反復数の
    うちの一の反復数を選択反復数として出力する反復数選
    択手段と、 前記プログラムカウンタと前記選択開始アドレスとの比
    較結果及び前記プログラムカウンタと前記選択終了アド
    レスとの比較結果に基づき、現在制御対象となるループ
    処理を指示する選択制御信号を出力する選択制御信号出
    力手段と、 前記プログラムカウンタと前記選択開始アドレスとの比
    較結果に基づき、選択開始アドレスに対応するループ処
    理の開始を認識し、前記プログラムカウンタと前記選択
    終了アドレスとの比較結果に基づき前記選択終了アドレ
    スに対応するループ処理の終了を認識して、制御対象の
    ループ処理が前記選択反復数回、繰り返して実行される
    ように前記プログラムカウンタを設定するループ制御手
    段とを備える、プログラム制御装置。
  3. 【請求項３】 アドレスに対応した複数の命令からなる
    プログラムの実行制御を行うプログラム制御方法であっ
    て、前記プログラム制御方法は、ループ処理実行に際
    し、ループ処理の開始アドレス及び終了アドレス並びに
    反復数を規定したループ命令と、前記開始アドレスと終
    了アドレスとの間に記述された少なくとも１つの命令か
    らなるループ実行命令群とを前記プログラム中に記述す
    ることを要求し、 (a) 現在の実行対象の命令のアドレスを規定するプログ
    ラムカウンタを前記プログラムの先頭アドレスから所定
    時間間隔でインクリメントするステップと、 (b) 前記プログラムカウンタの指示するアドレスの命令
    がループ命令である場合にループ処理の開始アドレス、
    終了アドレス及び反復数を記憶するステップと、 (c) 前記プログラムカウンタと前記ステップ(b)で記憶
    した前記開始アドレスとの比較結果に基づきループ処理
    の開始を認識し、前記プログラムカウンタと前記ステッ
    プ(b)で記憶した前記終了アドレスとの比較結果に基づ
    き前記ループ処理の終了を認識することにより、前記ル
    ープ実行命令群の命令が前記反復数回、繰り返して実行
    されるように前記プログラムカウンタを設定するステッ
    プとを備える、プログラム制御方法。
JP6194037A 1994-08-18 1994-08-18 プログラム制御装置及びプログラム制御方法 Pending JPH0863355A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6194037A JPH0863355A (ja) 1994-08-18 1994-08-18 プログラム制御装置及びプログラム制御方法
US08/509,940 US5657485A (en) 1994-08-18 1995-08-01 Program control operation to execute a loop processing not immediately following a loop instruction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6194037A JPH0863355A (ja) 1994-08-18 1994-08-18 プログラム制御装置及びプログラム制御方法

Publications (1)

Publication Number Publication Date
JPH0863355A true JPH0863355A (ja) 1996-03-08

Family

ID=16317890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6194037A Pending JPH0863355A (ja) 1994-08-18 1994-08-18 プログラム制御装置及びプログラム制御方法

Country Status (2)

Country Link
US (1) US5657485A (ja)
JP (1) JPH0863355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526045A (ja) * 2008-06-27 2011-09-29 クゥアルコム・インコーポレイテッド ループ制御システムおよび方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2323190B (en) * 1997-03-14 2001-09-19 Nokia Mobile Phones Ltd Executing nested loops
US5828875A (en) * 1997-05-29 1998-10-27 Telefonaktiebolaget Lm Ericsson Unroll of instructions in a micro-controller
US6230317B1 (en) * 1997-07-11 2001-05-08 Intel Corporation Method and apparatus for software pipelining of nested loops
EP1050804A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA Execution of instruction loops
FR2825810A1 (fr) * 2001-06-06 2002-12-13 Koninkl Philips Electronics Nv Dispositif electronique a processeur pipeline utilisant un compactage de code et procede de gestion d'un tel processeur
WO2004049154A2 (en) * 2002-11-28 2004-06-10 Koninklijke Philips Electronics N.V. A loop control circuit for a data processor
US7937557B2 (en) 2004-03-16 2011-05-03 Vns Portfolio Llc System and method for intercommunication between computers in an array
JP2006099232A (ja) * 2004-09-28 2006-04-13 Renesas Technology Corp 半導体信号処理装置
US7593140B2 (en) * 2005-01-07 2009-09-22 Avego Technologies General Ip (Singapore) Pte. Ltd. System and method for generating dynamically modifiable timing control signals
US20070094663A1 (en) * 2005-10-25 2007-04-26 Anbarani Hossein A Flexible ordered execution mechanism for multi-threaded processors
EP1821202B1 (en) * 2006-02-16 2011-01-12 VNS Portfolio LLC Execution of instructions directly from input source
US7904615B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
US7913069B2 (en) * 2006-02-16 2011-03-22 Vns Portfolio Llc Processor and method for executing a program loop within an instruction word
US7617383B2 (en) * 2006-02-16 2009-11-10 Vns Portfolio Llc Circular register arrays of a computer
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7555637B2 (en) * 2007-04-27 2009-06-30 Vns Portfolio Llc Multi-port read/write operations based on register bits set for indicating select ports and transfer directions
US20100023730A1 (en) * 2008-07-24 2010-01-28 Vns Portfolio Llc Circular Register Arrays of a Computer
US8701099B2 (en) * 2010-11-02 2014-04-15 International Business Machines Corporation Accelerating generic loop iterators using speculative execution
US10762452B2 (en) 2017-03-09 2020-09-01 At&T Intellectual Property I, L.P. System and method for designing and executing control loops in a cloud environment
US11614941B2 (en) * 2018-03-30 2023-03-28 Qualcomm Incorporated System and method for decoupling operations to accelerate processing of loop structures
CN108595210B (zh) * 2018-04-09 2021-12-10 杭州中天微系统有限公司 实现零开销循环的处理器
CN111260043B (zh) * 2018-11-30 2022-12-02 上海寒武纪信息科技有限公司 数据选择器、数据处理方法、芯片及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789583A (fr) * 1971-10-01 1973-02-01 Sanders Associates Inc Appareil de controle de programme pour machine de traitement del'information
US4994732A (en) * 1985-12-18 1991-02-19 Schlumberger Technologies, Inc. Automatic test system having a "true tester-per-pin" architecture
US4910664A (en) * 1987-11-27 1990-03-20 Mitsubishi Denki Kabushiki Kaisha Data processor with apparatus for reducing loop processing time
US4876642A (en) * 1988-01-19 1989-10-24 Gibson Glenn A Rules and apparatus for a loop capturing code buffer that prefetches instructions
US5117498A (en) * 1988-08-19 1992-05-26 Motorola, Inc. Processer with flexible return from subroutine
JP3102027B2 (ja) * 1990-11-20 2000-10-23 日本電気株式会社 ループ制御のネスティング管理機構

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526045A (ja) * 2008-06-27 2011-09-29 クゥアルコム・インコーポレイテッド ループ制御システムおよび方法
JP2014170571A (ja) * 2008-06-27 2014-09-18 Qualcomm Incorporated ループ制御システムおよび方法
JP2016157463A (ja) * 2008-06-27 2016-09-01 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ ループ制御システムおよび方法

Also Published As

Publication number Publication date
US5657485A (en) 1997-08-12

Similar Documents

Publication Publication Date Title
JPH0863355A (ja) プログラム制御装置及びプログラム制御方法
US10140123B2 (en) SIMD processing lanes storing input pixel operand data in local register file for thread execution of image processing operations
EP0334844B1 (en) Virtual processor techniques in a multiprocessor array
US6260088B1 (en) Single integrated circuit embodying a risc processor and a digital signal processor
GB2219419A (en) Event timing wrap-around in logic simulator cycle
KR102357863B1 (ko) 메모리 접근 방법 및 장치
EP4227886A1 (en) Matrix operation method and apparatus for image data, device, and storage medium
US10929965B2 (en) Histogram statistics circuit and multimedia processing system
JPS59128670A (ja) ベクトル処理装置
WO2006066262A2 (en) Evalutation unit for single instruction, multiple data execution engine flag registers
JPS6049332B2 (ja) マイクロプログラム制御方式
JPWO2016024508A1 (ja) マルチプロセッサ装置
US11614964B2 (en) Deep-learning-based image processing method and system
CN114998158B (zh) 一种图像处理方法、终端设备及存储介质
US5502834A (en) Memory interface apparatus for carrying out complex operation processing
US20220188380A1 (en) Data processing method and apparatus applied to graphics processing unit, and electronic device
US20140195776A1 (en) Memory access for a vector processor
CN115049529A (zh) 一种图像梯度确定方法、装置、设备及存储介质
CN112035656A (zh) 文档快速预览的方法、装置、计算机设备及介质
US8924654B1 (en) Multistreamed processor vector packing method and apparatus
Hambrusch et al. Parallel algorithms for gray-scale image component labeling on a mesh-connected computer
CN115665335B (zh) 图像处理方法、装置、图像形成设备及介质
US11500632B2 (en) Processor device for executing SIMD instructions
CN108399603B (zh) 一种图像快速旋转的方法及装置
CN108632497B (zh) 图像处理装置、控制方法和计算机可读记录介质