CN108595210B - 实现零开销循环的处理器 - Google Patents

实现零开销循环的处理器 Download PDF

Info

Publication number
CN108595210B
CN108595210B CN201810311679.4A CN201810311679A CN108595210B CN 108595210 B CN108595210 B CN 108595210B CN 201810311679 A CN201810311679 A CN 201810311679A CN 108595210 B CN108595210 B CN 108595210B
Authority
CN
China
Prior art keywords
loop
address
instruction
control signal
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810311679.4A
Other languages
English (en)
Other versions
CN108595210A (zh
Inventor
江滔
郭宇波
王满州
魏定彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN201810311679.4A priority Critical patent/CN108595210B/zh
Publication of CN108595210A publication Critical patent/CN108595210A/zh
Priority to PCT/CN2019/081699 priority patent/WO2019196776A1/en
Priority to JP2020553496A priority patent/JP7324767B2/ja
Priority to US16/479,361 priority patent/US11544064B2/en
Priority to EP19784398.0A priority patent/EP3756089B1/en
Application granted granted Critical
Publication of CN108595210B publication Critical patent/CN108595210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30065—Loop control instructions; iterative instructions, e.g. LOOP, REPEAT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

本发明提供一种实现零开销循环的处理器，所述处理器包括指令流控制模块和循环控制模块，其中，所述循环控制模块包括循环地址检测单元和结束循环判断单元。本发明通过指令与硬件相结合的方式消除每次循环所需要的额外控制指令，能够实现零开销的循环加速，以提高循环的执行效率。

Description

实现零开销循环的处理器
技术领域
本发明涉及计算机技术领域，尤其涉及一种实现零开销循环的处理器。
背景技术
在现有技术中经常需要利用处理器处理带有循环的计算机程序，具体的处理方式是使用通用寄存器记录循环次数，在每次循环后使用减法指令对通用寄存器进行减一操作，并判断循环次数是否已达到所需次数，如果仍需要循环，则使用跳转指令返回循环体的开端。但是这样的操作通常会在循环体中额外增加多条指令，从而影响循环的执行效率，而且这样的处理方式特别在短循环场景和性能要求较高的应用场景中有非常不利的影响。
发明内容
本发明提供的实现零开销循环的处理器，通过指令与硬件相结合的方式消除每次循环所需要的额外控制指令，能够实现零开销的循环加速，以提高循环的执行效率。
本发明提供一种实现零开销循环的处理器，所述处理器包括指令流控制模块和循环控制模块，其中，所述循环控制模块包括循环地址检测单元和结束循环判断单元；
所述循环控制模块，用于根据循环控制信号初始化循环起始地址、循环终止地址和循环退出条件；
所述循环地址检测单元，用于检测内部取指地址是否在循环体地址范围内，当所述内部取指地址与循环终止地址相等时发送结束循环判断请求至所述结束循环判断单元；
所述结束循环判断单元，用于判断当前循环执行情况是否满足循环退出条件，如果当前循环执行情况不满足循环退出条件，则发送循环起始地址和选择控制信号至所述指令流控制模块，并更新所述内部取指地址为循环起始地址，否则更新所述内部取指地址为循环加速指令地址；
所述指令流控制模块，用于维护取指地址，并向外部存储器发送下一次取指请求的取指地址,当不需要循环跳转时根据当前取指请求的取指地址对下一次取指请求的取指地址进行维护，当需要进行循环跳转时根据所述选择控制信号选择使用所述循环起始地址对下一次取指请求的取指地址进行维护。
本发明实施例提供的处理循环指令的处理器，与现有技术相比，本发明通过指令与硬件相结合的方式消除每次循环所需要的额外控制指令，能够实现零开销的循环加速，以提高循环的执行效率。
附图说明
图1为本发明一实施例实现零开销循环的处理器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种实现零开销循环的处理器，如图1所示，所述处理器包括指令流控制模块和循环控制模块，其中，所述循环控制模块包括循环地址检测单元和结束循环判断单元；
所述循环控制模块，用于根据循环控制信号初始化循环起始地址、循环终止地址和循环退出条件；
所述循环地址检测单元，用于检测内部取指地址是否在循环体地址范围内，当所述内部取指地址与循环终止地址相等时发送结束循环判断请求至所述结束循环判断单元；
所述结束循环判断单元，用于判断当前循环执行情况是否满足循环退出条件，如果当前循环执行情况不满足循环退出条件，则发送循环起始地址和选择控制信号至所述指令流控制模块，并更新所述内部取指地址为循环起始地址，否则更新所述内部取指地址为循环加速指令地址；
所述指令流控制模块，用于维护取指地址，并向外部存储器发送下一次取指请求的取指地址,当不需要循环跳转时根据当前取指请求的取指地址对下一次取指请求的取指地址进行维护，当需要进行循环跳转时根据所述选择控制信号选择使用所述循环起始地址对下一次取指请求的取指地址进行维护。
本发明实施例提供的处理循环指令的处理器，与现有技术相比，本发明通过指令与硬件相结合的方式消除每次循环所需要的额外控制指令，能够实现零开销的循环加速，以提高循环的执行效率。
进一步地，如图1所示，所述指令流控制模块包括选择器和程序计数器；
其中，所述选择器，用于当接收到所述选择控制信号时选择输出所述循环起始地址给所述程序计数器，否则输出所述当前取指地址给所述程序计数器；
所述程序计数器，用于根据所述选择器的选择输出结果获得下一次取指请求的取指地址，向外部存储器发起下一次取指请求。
进一步，如图1所示，所述处理器还包括取指单元、执行单元和译码单元。
所述取指单元，用于接受外部存储器中发送指令，所述指令包括所述循环加速指令；
所述译码单元，用于在循环开始时解析所述循环加速指令，生成循环控制信号和设置标志位控制信号，并发送所述循环控制信号至所述循环控制模块，发送所述设置标志位控制信号至所述执行单元；还用于在循环结束时再次解析所述循环加速指令，生成清除标志位控制信号并发送所述清除标志位控制信号至所述执行单元；
所述执行单元，用于在循环开始时执行所述循环加速指令并设置对应标志位以触发循环的开始；还用于在循环结束时再次执行所述循环加速指令并清除标志位以结束循环。
本发明实施例提供的实现零开销循环的处理器，通过在处理器中增加循环控制模块这一硬件结构，修改了指令流控制模块，并结合循环加速指令来处理带有循环的计算机程序。在整个工作流程中循环加速指令仅需要在循环过程中第一次和最后一次中才会被执行，第一次执行是负责触发循环，控制取指单元跳转至循环体的起始地址，在符合循环退出条件后再执行一次循环加速指令以结束循环，而在循环过程中仅执行循环体内部指令。与现有技术相比，本发明能够消除现有技术中的每次循环所需的额外控制指令，实现了零开销的循环跳转，并减少对外部存储器的访问次数，从而能够提高循环程序的执行效率，降低系统功耗。
可选地，所述循环加速指令用于指定循环起始地址、循环终止地址和循环退出条件。
可选地，所述循环控制信号包括循环起始地址、循环终止地址和循环退出条件。
其中，所述循环退出条件为剩余循环次数为零、外部中断或者调试。
当所述循环退出条件为剩余循环次数为零时，所述循环加速指令还用于指定循环次数。
下面说明本发明实现零开销循环的处理器的工作流程，这里，循环加速指令指定了循环起始地址、循环终止地址、循环次数和循环退出条件，其中，所述循环退出条件为剩余循环次数为0，具体工作流程如下：
如未进入循环，选择器选择取指单元的内部取指地址输出给程序计数器。
译码单元在循环开始时解析所述循环加速指令，生成循环控制信号并发送所述循环控制信号至所述循环控制模块，生成设置标志位控制信号并发送所述设置标志位控制信号至所述执行单元。
所述循环控制模块，用于根据循环控制信号初始化循环起始地址、循环终止地址和循环退出条件。
执行单元执行上述循环加速指令并设置对应标志位以触发循环，同时触发使用循环起始地址更新内部取指地址。
所述选择器选择所述取指单元的内部取指地址，所述取指单元顺序获得循环体内的指令。
所述循环地址检测单元检测所述内部取指地址是否在循环体地址范围内，当所述内部取指地址与循环终止地址相等时发送判断请求至所述结束循环判断单元。
结束循环判断单元将当前循环执行情况与循环退出条件进行比较，同时，结束循环判断单元还负责维护循环执行情况，例如，维护内部循环计数器，将剩余循环次数减一。
具体为：
如果结束循环判断单元判断剩余循环次数大于0，则判断循环能够继续执行，此时发送循环起始地址和选择控制信号至所述选择器，并触发所述取指单元使用循环起始地址更新内部取指地址。
这样，程序计数器使用循环起始地址再次向外部存储器发起取指请求，取指单元在下一周期获得循环体内的第一条指令内容。
如果结束循环判断单元判断剩余循环次数等于0，则判断循环被终结，此时触发所述取指单元使用循环加速指令地址更新内部取指地址。
这样，程序计数器使用该循环加速指令地址向外部存储器发起取指请求，取指单元在下一周期再次获得循环加速指令。
译码单元在循环结束时再次解析所述循环加速指令，生成清除标志位控制信号并发送所述清除标志位控制信号至所述执行单元。
执行单元执行上述循环加速指令并清除标志位以结束循环。
通过上述处理器的工作流程可知，本发明使用循环加速指令进行循环初始化，循环开始后，在流水线的第一级(即取指阶段)，即可通过硬件(即循环控制逻辑)检测判断是否需要进行跳转，且在当前周期即可控制程序计数器发出期望的取指请求。循环过程中循环的跳转与判断不需要认为额外的指令进行控制，使得其完全实现了零开销的循环加速。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种实现零开销循环的处理器，其特征在于，所述处理器包括指令流控制模块、循环控制模块、取指单元、执行单元和译码单元，其中，所述循环控制模块包括循环地址检测单元和结束循环判断单元；
所述循环控制模块，用于根据循环控制信号初始化循环起始地址、循环终止地址和循环退出条件；
所述循环地址检测单元，用于检测内部取指地址是否在循环体地址范围内，当所述内部取指地址与循环终止地址相等时发送结束循环判断请求至所述结束循环判断单元；
所述循环结束判断单元，用于判断当前循环执行情况是否满足循环退出条件，如果当前循环执行情况不满足循环退出条件，则发送循环起始地址和选择控制信号至所述指令流控制模块，并更新所述内部取指地址为循环起始地址，否则更新所述内部取指地址为循环加速指令地址；
所述指令流控制模块，用于维护取指地址，并向外部存储器发送下一次取指请求的取指地址，当不需要循环跳转时根据当前取指请求的取指地址对下一次取指请求的取指地址进行维护，当需要进行循环跳转时根据所述选择控制信号选择使用所述循环起始地址对下一次取指请求的取指地址进行维护；
所述取指单元，用于接收外部存储器中发送指令，所述指令包括循环加速指令；
所述译码单元，用于在循环开始时解析所述循环加速指令，生成循环控制信号和设置标志位控制信号，并发送所述循环控制信号至所述循环控制模块，发送所述设置标志位控制信号至所述执行单元；还用于在循环结束时再次解析所述循环加速指令，生成清除标志位控制信号并发送所述清除标志位控制信号至所述执行单元；
所述执行单元，用于在循环开始时执行所述循环加速指令并设置对应标志位以触发循环的开始；还用于在循环结束时再次执行所述循环加速指令并清除标志位以结束循环。
2.根据权利要求1所述的处理器，其特征在于，所述指令流控制模块包括选择器和程序计数器；
其中，所述选择器，用于当接收到所述选择控制信号时选择输出所述循环起始地址给所述程序计数器，否则输出所述当前取指地址给所述程序计数器；
所述程序计数器，用于根据所述选择器的选择输出结果获得下一次取指请求的取指地址，向外部存储器发起下一次取指请求。
3.根据权利要求1所述的处理器，其特征在于，所述循环加速指令用于指定循环起始地址、循环终止地址和循环退出条件。
4.根据权利要求3所述的处理器，其特征在于，所述循环控制信号包括循环起始地址、循环终止地址和循环退出条件。
5.根据权利要求4所述的处理器，其特征在于，所述循环退出条件为剩余循环次数为零、外部中断或者调试。
6.根据权利要求5所述的处理器，其特征在于，当所述循环退出条件为剩余循环次数为零时，所述循环加速指令还用于指定循环次数。
CN201810311679.4A 2018-04-09 2018-04-09 实现零开销循环的处理器 Active CN108595210B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201810311679.4A CN108595210B (zh) 2018-04-09 2018-04-09 实现零开销循环的处理器
PCT/CN2019/081699 WO2019196776A1 (en) 2018-04-09 2019-04-08 Processor achieving zero-overhead loop
JP2020553496A JP7324767B2 (ja) 2018-04-09 2019-04-08 零オーバーヘッドループを実現するプロセッサ
US16/479,361 US11544064B2 (en) 2018-04-09 2019-04-08 Processor for executing a loop acceleration instruction to start and end a loop
EP19784398.0A EP3756089B1 (en) 2018-04-09 2019-04-08 Processor achieving zero-overhead loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810311679.4A CN108595210B (zh) 2018-04-09 2018-04-09 实现零开销循环的处理器

Publications (2)

Publication Number Publication Date
CN108595210A CN108595210A (zh) 2018-09-28
CN108595210B true CN108595210B (zh) 2021-12-10

Family

ID=63621157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810311679.4A Active CN108595210B (zh) 2018-04-09 2018-04-09 实现零开销循环的处理器

Country Status (5)

Country Link
US (1) US11544064B2 (zh)
EP (1) EP3756089B1 (zh)
JP (1) JP7324767B2 (zh)
CN (1) CN108595210B (zh)
WO (1) WO2019196776A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595210B (zh) * 2018-04-09 2021-12-10 杭州中天微系统有限公司 实现零开销循环的处理器
CN109739557B (zh) * 2019-01-08 2022-02-18 郑州云海信息技术有限公司 零开销循环装置及实现方法、系统、设备、计算机介质
CN110134441B (zh) * 2019-05-23 2020-11-10 苏州浪潮智能科技有限公司 Risc-v分支预测方法、装置、电子设备及存储介质
CN112835624A (zh) * 2021-02-18 2021-05-25 中国科学院自动化研究所 指令字处理器及零开销循环处理方法、电子设备及介质
CN112817664B (zh) * 2021-04-19 2021-07-16 北京燧原智能科技有限公司 一种数据处理系统、方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717654A (zh) * 2002-11-28 2006-01-04 皇家飞利浦电子股份有限公司 数据处理器的循环控制电路
US8019981B1 (en) * 2004-01-06 2011-09-13 Altera Corporation Loop instruction execution using a register identifier
CN102508635A (zh) * 2011-10-19 2012-06-20 中国科学院声学研究所 一种处理器装置及其循环处理方法
CN103336681A (zh) * 2013-07-03 2013-10-02 同济大学 针对采用变长指令集的流水线结构处理器的取指方法
CN106997286A (zh) * 2006-03-17 2017-08-01 高通股份有限公司 用于循环分支的分支历史寄存器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303355A (en) * 1991-03-27 1994-04-12 Motorola, Inc. Pipelined data processor which conditionally executes a predetermined looping instruction in hardware
JPH07200292A (ja) 1993-12-28 1995-08-04 Mitsubishi Electric Corp パイプライン式プロセッサ
JPH0863355A (ja) * 1994-08-18 1996-03-08 Mitsubishi Electric Corp プログラム制御装置及びプログラム制御方法
US5727194A (en) * 1995-06-07 1998-03-10 Hitachi America, Ltd. Repeat-bit based, compact system and method for implementing zero-overhead loops
US5710913A (en) * 1995-12-29 1998-01-20 Atmel Corporation Method and apparatus for executing nested loops in a digital signal processor
US6671799B1 (en) 2000-08-31 2003-12-30 Stmicroelectronics, Inc. System and method for dynamically sizing hardware loops and executing nested loops in a digital signal processor
US20030061464A1 (en) 2001-06-01 2003-03-27 Catherwood Michael I. Digital signal controller instruction set and architecture
US7272704B1 (en) * 2004-05-13 2007-09-18 Verisilicon Holdings (Cayman Islands) Co. Ltd. Hardware looping mechanism and method for efficient execution of discontinuity instructions
US7991984B2 (en) * 2005-02-17 2011-08-02 Samsung Electronics Co., Ltd. System and method for executing loops in a processor
JP2007207145A (ja) * 2006-02-06 2007-08-16 Nec Electronics Corp ループ制御回路及びループ制御方法
US20080141013A1 (en) * 2006-10-25 2008-06-12 On Demand Microelectronics Digital processor with control means for the execution of nested loops
WO2011065145A1 (ja) * 2009-11-24 2011-06-03 日本電気株式会社 プロセッサ、プロセッサによるループ回数制御方法
US9152423B2 (en) 2011-03-25 2015-10-06 Avaya Inc. Method and apparatus for efficient loop instruction execution using bit vector scanning
US9471322B2 (en) * 2014-02-12 2016-10-18 Apple Inc. Early loop buffer mode entry upon number of mispredictions of exit condition exceeding threshold
US9798542B2 (en) 2014-04-25 2017-10-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Zero overhead looping by a decoder generating and enqueuing a branch instruction
GB2548603B (en) * 2016-03-23 2018-09-26 Advanced Risc Mach Ltd Program loop control
CN107450888B (zh) 2016-05-30 2023-11-17 世意法（北京）半导体研发有限责任公司 嵌入式数字信号处理器中的零开销循环
CN108595210B (zh) 2018-04-09 2021-12-10 杭州中天微系统有限公司 实现零开销循环的处理器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717654A (zh) * 2002-11-28 2006-01-04 皇家飞利浦电子股份有限公司 数据处理器的循环控制电路
US8019981B1 (en) * 2004-01-06 2011-09-13 Altera Corporation Loop instruction execution using a register identifier
CN106997286A (zh) * 2006-03-17 2017-08-01 高通股份有限公司 用于循环分支的分支历史寄存器
CN102508635A (zh) * 2011-10-19 2012-06-20 中国科学院声学研究所 一种处理器装置及其循环处理方法
CN103336681A (zh) * 2013-07-03 2013-10-02 同济大学 针对采用变长指令集的流水线结构处理器的取指方法

Also Published As

Publication number Publication date
WO2019196776A1 (en) 2019-10-17
EP3756089B1 (en) 2023-03-15
JP7324767B2 (ja) 2023-08-10
US11544064B2 (en) 2023-01-03
JP2021519468A (ja) 2021-08-10
US20210365265A1 (en) 2021-11-25
WO2019196776A9 (en) 2019-11-21
EP3756089A1 (en) 2020-12-30
CN108595210A (zh) 2018-09-28
EP3756089A4 (en) 2021-04-21

Similar Documents

Publication Publication Date Title
CN108595210B (zh) 实现零开销循环的处理器
KR101827747B1 (ko) 동일한 데이터 조건에 의존하는 인접 명령의 실행 제어
KR101660659B1 (ko) 멀티-스레딩된 프로세싱 시스템에서의 서브루틴들의 실행
US7886134B2 (en) Loop iteration prediction by supplying pseudo branch instruction for execution at first iteration and storing history information in branch prediction unit
JP6077117B2 (ja) マルチスレッド処理システムにおけるレジュームチェック動作を選択的にアクティブ化すること
US9116870B2 (en) Process and method for saving designated registers in interrupt processing based on an interrupt factor
US20110093683A1 (en) Program flow control
US11275670B2 (en) Tracing branch instructions
US5253349A (en) Decreasing processing time for type 1 dyadic instructions
KR20110080073A (ko) 멀티쓰레드 환경을 테스트하는 커버리지 장치 및 방법
KR102147355B1 (ko) 프로그램 변환 방법 및 장치
US11645083B2 (en) Processor having adaptive pipeline with latency reduction logic that selectively executes instructions to reduce latency
KR102429641B1 (ko) 바이너리 내 비교문 분석을 통한 퍼징 입력 값 생성 방법 및 장치
CN108255518B (zh) 处理器及循环程序分支预测方法
US20100082946A1 (en) Microcomputer and its instruction execution method
JP2006053830A (ja) 分岐予測装置および分岐予測方法
EP0889394A2 (en) Program control method
JP5552042B2 (ja) プログラム解析の方法、システムおよびプログラム
CN113760364B (zh) 逻辑器件的控制器
JPH08339299A (ja) パイプライン・プロセッサ
US20150212821A1 (en) Efficient Use Of Branch Delay Slots And Branch Prediction In Pipelined Computer Architectures
CN106445466A (zh) 超长指令字指令集的指令处理方法及装置
JP2734382B2 (ja) インサーキットエミュレータおよびそのデバッグ方法
CN115904500A (zh) 一种基于risc-v处理器的分支预测方法及装置
KR101340459B1 (ko) 다중 루프 탈출을 지원하는 하드웨어 가속장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Jiang Tao

Inventor after: Guo Yubo

Inventor after: Wang Manzhou

Inventor after: Wei Dingyan

Inventor before: Jiang Tao

Inventor before: Guo Yubo

Inventor before: Wang Manzhou

Inventor before: Wei Dingyan

GR01 Patent grant
GR01 Patent grant