JP2734382B2 - インサーキットエミュレータおよびそのデバッグ方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インサーキットエミュ
レータおよびデバック方法に関し、特にユーザ空間のプ
ログラムの処理とインサーキットエミュレータ空間のプ
ログラムの処理を切り替えるためブレーク機能の実行を
要求するインサーキットエミュレータと、そのインサー
キットエミュレータが代替するマイクロコンピュータの
応用システム開発におけるデバック方法に関する。

【０００２】

【従来の技術】従来、この種のインサーキットエミュレ
ータおよびデバッグ方法においては、インサーキットエ
ミュレータが代替するマイクロコンピュータ（以下、Ｃ
ＰＵ）の応用システム開発におけるデバッグ工程の効率
化のためにブレーク機能が用いられている。このブレー
ク機能とは、実行中のユーザ空間のプログラム（以下、
ユーザプログラム）の処理を、ユーザが設定したブレー
クさせたい条件（以下、ブレークポイント）で一時中断
させ、インサーキットエミュレータ空間のプログラム
（以下、モニタプログラム）の処理に移行させる機能で
ある。

【０００３】ブレークポイントとは、ユーザープログラ
ムの処理を一時中断させる箇所を定義するもので、アド
レス信号群やステータス信号群、データ信号群の組み合
わせからなる。

【０００４】この種の従来のインサーキットエミュレー
タの一例が特開平２−１６２４３５号公報に記載されて
いる。同公報記載のシステム構成図のうち本発明に関係
する要部のみを抜き出し、かつ理解を容易にするため内
部構成を図示した、従来のインサーキットエミュレータ
のシステム構成図を示す図５を参照すると、ブレーク機
能とプリフェッチ機能とを有するＣＰＵ１と、ＣＰＵ１
の信号群を監視しブレークポイントにおいてブレーク要
求信号を出力するブレークポイント検出器２を備え、ブ
レークポイント検出器２は、比較する信号群を取り込む
入力器３と、取り込んだ信号群とあらかじめ設定された
ブレークポイントとの比較を行う比較器１０と、その比
較結果をブレーク要求信号１１５としてＣＰＵ１に出力
する出力器１１からなる。

【０００５】図６は図５に示した従来例の動作説明用の
フローチャートであり、図７は従来の技術における動作
説明用タイミングチャートである。図７において、
（Ａ）はアドレス信号群１０１とステータス信号群１０
２、（Ｂ）はデータ信号群１０３、（Ｃ）はデータ信号
群以外の比較結果検出のタイミング、（Ｄ）はデータ信
号群の比較結果検出のタイミング、（Ｅ）は全ての信号
群の比較結果１１３検出のタイミング、（Ｆ）はブレー
ク要求信号１１５を表している。

【０００６】図８は分岐命令にブレークポイントを設定
した場合の従来の技術における動作説明用タイミングチ
ャートである。図８において、（Ａ）は命令フェッチ処
理、（Ｂ）はデコード処理、（Ｃ）は実行処理、（Ｄ）
はデータ信号群１０３、（Ｅ）はブレーク要求信号１１
５、（Ｆ）はブレーク要求の受け付けとブレーク処理開
始のタイミングをそれぞれ表している。

【０００７】図５、図６、図７および図８を併せて参照
しながら動作を説明する。まず比較器１０にあらかじめ
ブレークポイントを設定しておく。この状態でＣＰＵ１
がユーザプログラムを実行すると、図７（Ａ）および
（Ｂ）に示すようにアドレス信号群１０１、ステータス
信号群１０２およびデータ信号群１０３がＣＰＵ１から
ブレークポイント検出器２の入力器３に順次供給される
（図６のステップ６０１および図７（Ａ），（Ｂ））。

【０００８】ブレークポイント検出器２は、バスサイク
ル毎にこれらの値を入力器３から取り込み、比較器１０
においてこれらの値とあらかじめ設定したブレークポイ
ントとを比較する（図６のステップ６０２）。データ信
号群以外の比較結果の一致信号は入力したバスサイクル
内で検出され（図７（Ｃ）の矢印で示したタイミングＤ
Ｒ，ＩＦ，ＤＷ）、データ信号群の比較結果の一致信号
は入力したバスサイクルの次のバスサイクルで検出され
ることを示している（図７（Ｄ）のタイミングＤＲ，Ｉ
Ｆ，ＤＷ）。

【０００９】したがって、ブレークポイントの全ての信
号群の比較結果１１３が検出されるのは図７（Ｅ）のタ
イミングＤＲ，ＩＦ，ＤＷになる。この比較結果１１３
は出力器１１へ供給される（図６のステップ６０４）。

【００１０】上述のようなタイミングでブレークポイン
トの全ての信号群の比較が終了してブレークポイントを
検出した場合、出力器１１からブレーク要求信号１１５
をアクティブレベルにしてＣＰＵ１へ出力する（図６の
ステップ６０５）。

【００１１】図７に示すように、アドレス信号群１０１
あるいはステータス信号群１０２はデータリードサイク
ルＤＲ、命令フェッチサイクルＩＦおよびデータライト
サイクルＤＷのバスサイクルに対し早い段階で値が確定
するため、アドレス信号群やステータス信号群の比較は
当該バスサイクル中で行える。

【００１２】しかし、データ信号群１０３、特にデータ
リードサイクルＤＲや命令フェッチサイクルＩＦのリー
ドデータは、バスサイクルの遅い段階あるいは終了時点
にならないと値が確定しないため、データ信号群の比較
を当該バスサイクル中で行うことになる。したがって全
ての信号群の比較結果をブレーク要求信号１１５として
出力するのは、当該バスサイクルの次のバスサイクル中
で行うことになる（図７（Ｆ））。

【００１３】ＣＰＵ１はブレーク要求信号１１５がアク
ティブレベルになったことを受けて、プログラムカウン
タ退避などのユーザプログラムを一時中断するための所
定の手続きの後、モニタプログラムの処理に移行する
が、図８を参照すると命令Ｎの分岐命令にブレークポイ
ントを設定した場合は（Ａ）、ブレーク要求信号１１５
の出力は当該バスサイクルの次のバスサイクル（（Ｅ）
のｅ１）、すなわち命令Ｎ＋１のフェッチサイクルでア
クティブになりＣＰＵ１にモニタプログラムへの移行を
要求する。

【００１４】しかし、分岐命令Ｎの次の命令Ｎ＋１のフ
ェッチサイクルになると、命令Ｎの分岐条件の成立によ
って命令Ｍへの分岐が発生し、分岐命令Ｎの次の命令Ｎ
＋１は実際には実行されないため、命令Ｎ＋１のフェッ
チサイクルで命令Ｎ＋１が指示するブレーク要求は無視
されることになり、ユーザプログラムを一時中断してモ
ニタプログラムへ移行することなく、引き続きユーザプ
ログラムの処理を行っていた（（Ｆ）のｆ１）。

【００１５】

【発明が解決しようとする課題】上述した従来のインサ
ーキットエミュレータおよびデバッグ方法では、ブレー
クポイントの比較はアドレス信号群、ステータス信号群
およびデータ信号群の比較を１セットで行っているた
め、ブレーク要求信号の出力は、データ信号群の比較を
する、しないに関わらずデータ信号群の値の確定よりも
後のバスサイクルで発生することになり、当該バスサイ
クルでの出力が出来ず、当該バスサイクルの次のバスサ
イクルで出力されることになる。

【００１６】したがって、データ信号群の比較を必要と
しないブレークポイントでは、データ信号群の比較を必
要としないにもかかわらずデータ信号群の比較結果が出
るまでブレークポイントが発生せず、設定したバスサイ
クルでユーザプログラムを中断できないためブレークポ
イントの特定ができないという課題があった。

【００１７】本発明の目的は、上述した課題に鑑みなさ
れたものであり、インサーキットエミュレータのブレー
ク機能におけるブレーク要求信号の出力が、データ信号
群の比較をするか、しないかを選択して出力出来るよう
にし、データ信号群の比較を必要としないときはブレー
クポイントを設定したバスサイクル中にブレーク要求信
号を発生させることが可能なインサーキットエミュレー
タおよびデバッグ方法を提供することにある。

【００１８】本発明のインサーキットエミュレータの特
徴は、ユーザ空間のプログラムの処理を実行するモード
とインサーキットエミュレータ空間のプログラムの処理
を実行するモードとを有し、外部からのブレーク要求に
応答して前記ユーザ空間のプログラムの処理を実行する
モードから前記インサーキットエミュレータ空間のプロ
グラムの処理を実行するモードに移行するブレーク手段
とメモリユニットから所定の命令をあらかじめコントロ
ールユニットへ先取りするプリフェッチ手段とを備える
マイクロコンピュータと、前記マイクロコンピュータが
実行中の前記ユーザ空間のプログラムの処理のアドレス
信号群、ステータス信号群、データ信号群をそれぞれバ
スサイクル毎に入力する入力手段と、前記入力手段によ
り入力された前記信号群と予め設定されたブレークさせ
たいブレークポイントとを比較して第１の比較結果を出
力する第１の比較手段と、前記第１の比較結果に応答し
て前記マイクロコンピュータに前記ブレーク要求信号を
出力する第１の出力手段とを有するインサーキットエミ
ュレータにおいて；前記第１の比較手段に代えて、前記
アドレス信号群と予め設定されたブレークポイントアド
レスおよび前記ステータス信号群と予め設定されたブレ
ークポイントステータスをそれぞれ比較して第２の比較
結果を出力する第２の比較手段と、前記データ信号群と
予め設定されたブレークポイントデータとを比較して第
３の比較結果を出力する第３の比較手段とが用いられ、
さらに、前記バスサイクル毎に前記第２および前記第３
の比較結果を前記第１の出力手段に供給するときに前記
第３の比較結果の信号を含めるか含めないかを判断する
比較判断手段と、この比較判断手段の出力信号に応答し
て前記第２の比較結果の信号を選択的に第１の出力端ま
たは第２の出力端のいずれかを介して出力する出力切替
手段と、この出力切替手段の前記第１の出力端から供給
される前記第２の比較結果の信号と前記第３の比較結果
の信号とを統合して出力する統合手段と、前記第１の出
力手段に代えて、前記統合された信号および前記第２の
出力端から供給される前記第２の比較結果の信号の論理
和で選択して前記ブレーク要求を出力する第２の出力手
段とを有し、前記ブレーク要求は、前記入力時の前記バ
スサイクルと同一期間内に前記第２の比較結果の信号が
出力され、前記バスサイクルの次のバスサイクルで前記
統合された信号が出力されることにある。

【００１９】また、前記比較判断手段は、前記マイクロ
コンピュータから供給される前記ステータス信号群から
前記バスサイクルが前記第３の比較結果を含めないサイ
クルまたは前記第３の比較結果を含めるサイクルのいず
れの状態であるかを検出し、前記第３の比較結果を含め
ないサイクルであれば一方レベルの比較判断信号を、前
記第３の比較結果を含めるサイクルであれば他方レベル
の比較判断信号を生成して前記出力切替手段に供給する
ことができる。

【００２０】さらに、前記出力切替手段は、前記比較判
断手段の一方レベルの比較判断信号に応答して前記第２
の比較結果の信号の出力を対応する前記バスサイクルの
期間内に前記第２の出力端を介して前記第２の出力手段
に出力するとともに前記統合手段への出力を遮断し、前
記比較判断手段の前記他方レベルの比較判断信号に応答
して前記第２の比較結果の信号の出力を前記第１の出力
端を介して前記統合手段に出力するとともに前記第２の
出力手段への出力を遮断することもできる。

【００２１】さらにまた、前記統合手段は、前記比較判
断信号が前記他方レベルのときに前記出力切替手段から
供給される前記第２の比較結果の信号と前記第３の比較
器から供給される前記第３の比較結果とを統合してそれ
ぞれ対応する前記バスサイクルの次のバスサイクルで出
力することもできる。

【００２２】本発明のでバッグ方法の特徴は、インサー
キットエミュレータにブレークさせたいブレークポイン
トを設定する設定ステップと、前記マイクロコンピュー
タがユーザ空間のプログラムの処理を実行中のアドレス
信号群、ステータス信号群、データ信号群を入力する入
力ステップと、前記入力ステップで入力された信号群と
前記設定ステップで設定されたブレークさせたいブレー
クポイントとを比較する第１の比較ステップと、この第
１の比較ステップにおける比較結果を受けて前記マイク
ロコンピュータにブレーク要求をする第１の出力ステッ
プとを有するインサーキットエミュレータのデバッグ方
法において；前記第１の比較ステップに代えて、前記ア
ドレス信号群と予め設定されたブレークポイントアドレ
スおよび前記ステータス信号群と予め設定されたブレー
クポイントステータスをそれぞれ比較して一致したとき
に第２の比較結果を作成する第２の比較ステップと、前
記データ信号群と予め設定されたブレークポイントデー
タとを比較して一致したときに第３の比較結果を作成す
る第３の比較ステップとが用いられ、さらに、前記バス
サイクル毎に前記第２および前記第３の比較ステップで
得られた作成結果を前記第１の出力ステップに引用する
ときに前記第３の比較結果の情報を含めるか含めないか
を判断する比較判断ステップと、この比較判断ステップ
の判断結果を用いて前記第２の比較ステップの結果を選
択的に第１の出力端または第２の出力端のいずれかに出
力させる出力切替ステップと、この出力切替ステップの
前記第１の出力端から出力される前記第２の比較ステッ
プの結果と前記第３の比較ステップの結果とを統合して
出力させる統合ステップと、前記第１の出力ステップに
代えて、前記統合された結果および前記第２の比較ステ
ップの結果を論理和で選択して前記ブレーク要求を出力
させる第２の出力ステップとを有し、前記ブレーク要求
は、前記入力時の前記バスサイクルと同一期間内に前記
第２の比較ステップの結果が引用され、前記バスサイク
ルの次のバスサイクルで前記統合された結果が引用され
ることにある。

【００２３】

【実施例】次に本発明について図面を参照しながら説明
する。

【００２４】図１は本発明の一実施例を示すインサーキ
ットエミュレータのシステム構成図である。図１を参照
すると、ブレーク機能とプリフェッチ機能とを有するＣ
ＰＵ１と、ＣＰＵ１の信号群を監視しブレークポイント
においてブレーク要求信号を出力するブレークポイント
検出器２を有し、ブレークポイント検出器２は、ＣＰＵ
１からのアドレス信号群１０１、ステータス信号群１０
２およびデータ信号群１０３を取り込む入力器３と、ア
ドレス信号群１０１およびステータス信号群１０２と予
め設定されたブレークポイントアドレスおよびブレーク
ポイントステータスとをそれぞれ比較して一致したとき
に第１の比較結果を出力する第１の比較器４と、データ
信号群１０３と予め設定されたブレークポイントデータ
とを比較して一致したときに第２の比較結果を出力する
第２の比較器５と、バスサイクル毎に比較器４および５
の比較結果を出力器９に供給するときに、比較器５の比
較結果の信号を含めるか含めないかを判断する比較判断
器６と、この比較判断器６の出力信号に応答して比較器
４の比較結果の信号を選択的に第１の出力端または第２
の出力端のいずれかを介して出力する出力切替器７と、
出力切替器７の第１の出力端から供給される比較器４の
比較結果の信号と比較器５の比較結果の信号とを統合し
て出力する統合器８と、統合された信号および第２の出
力端から供給される比較器４の比較結果の信号の論理和
で選択してブレーク要求を出力する出力器９とを含んで
構成される。

【００２５】図２は本実施例におけるデバッグ処理のフ
ローチャートであり、図３はその動作説明用のタイミン
グチャートである。図３において、（Ａ）はアドレス信
号群１０１とステータス信号群１０２、（Ｂ）はデータ
信号群１０３、（Ｃ）は比較判断器６の出力である比較
判断信号１０８、（Ｄ）はデータ信号群以外の比較結果
１０９検出のタイミング、（Ｅ）はデータ信号群の比較
結果１１０検出のタイミング、（Ｆ）は全ての信号群の
比較結果１１３検出のタイミング、（Ｇ）は出力切換器
７の出力であるデータ信号群の比較結果を含まない比較
結果１１２、（Ｈ）は統合器８の出力であるデータ信号
群の比較結果を含む比較結果１１３、（Ｉ）はブレーク
要求信号１１４をそれぞれ表している。

【００２６】図４は分岐命令のブレークポイントを設定
した場合の本発明における動作説明用タイミングチャー
トである。図４において、（Ａ）は命令フェッチ処理、
（Ｂ）はデコード処理、（Ｃ）は実行処理、（Ｄ）はデ
ータ信号群１０３、（Ｅ）はブレーク要求信号１１４、
（Ｆ）はブレーク要求の受け付けとブレーク処理開始の
タイミングを表している。

【００２７】次に図１に併せて図２、図３および図４を
参照しながらインサーキットエミュレータのデバッグ処
理について説明する。

【００２８】まず、あらかじめ、比較器４にブレークポ
イントアドレスおよびブレークポイントステータスを、
比較器５にブレークポイントデータをそれぞれ設定して
おく。この状態でＣＰＵ１がユーザプログラムの実行を
開始すると、アドレス信号群１０１、ステータス信号群
１０２、データ信号群１０３がＣＰＵ１から入力器３に
順次出力され、かつステータス信号群１０１が比較判断
器６に出力される（図２、ステップ２０１、および図３
（Ａ），（Ｂ））。

【００２９】ブレークポイント検出器２は、バスサイク
ル毎にアドレス信号群１０１とステータス信号群１０２
およびデータ信号群１０３を入力器３を介して比較器４
および比較器５にそれぞれ取り込む。比較器４において
は、予め設定されているブレークポイントアドレスとブ
レークポイントステータスとの比較を行い、一致すると
その比較結果１０９をアクティブにして出力する（図２
のステップ２０６，２０７、および図３（Ｄ））。一
方、比較器５においても予め設定されているブレークポ
イントデータとの比較を行い、一致するとその比較結果
１１０をアクティブにして出力する（図２のステップ２
１０，２１２、および図３（Ｅ））。

【００３０】その結果、命令フェッチを除く全ての信号
群の比較結果検出のタイミングは当該バスサイクルの次
のバスサイクルで出力されることになる（図３
（Ｆ））。

【００３１】比較判断器６は、ＣＰＵ１からのステータ
ス信号群１０７を受けて、バスサイクルの種類、すなわ
ちデータ信号群の比較結果を含めるバスサイクルまたは
データ信号群の比較結果を含めないバスサイクルのいず
れのバスサイクルにあるかをチェックする（図２のステ
ップ２０２，２０３）。その結果、データ信号群の比較
結果を含めないバスサイクル、例えばフェッチサイクル
であるときには、比較判断信号１０８を論理レベルのロ
ウレベルにし（図２のステップ２０４）、データ信号群
の比較結果を含めるバスサイクル、例えばデータアクセ
スサイクルであるときには、比較判断信号１０８をハイ
レベルにして出力切替器７に出力する（図２のステップ
２０５、および図３（Ｃ））。

【００３２】出力切替器７では、比較判断器６から供給
された比較判断信号１０８に応答して、比較判断信号１
０８がロウレベルならば、比較器４から供給されたデー
タ信号群を含めないブレークポイントの比較結果１０９
を出力１１２として一方の出力端から出力器９に出力
し、かつ統合器８への出力１１１はインアクティブレベ
ルにして比較結果１０９を出力しないように動作する
（図２のステップ２０８，２０９、および図３
（Ｇ））。

【００３３】一方、比較判断信号１０８がハイレベルな
らば比較器４の比較結果１０９を他方の出力端から統合
器８に出力し、かつ出力器９への出力１１２はインアク
ティブレベルにして比較結果１０９を出力しないように
する（図２のステップ２１３，２１４）。

【００３４】統合器８では、出力切替器７から供給され
たデータ信号群以外の比較結果１１１と比較器５から供
給されたデータ信号群の比較結果１１０とを統合すると
ともに、データ信号群の比較結果を含んだ比較結果１１
３を出力器９へ出力する（図２のステップ２１４、およ
び図３（Ｈ））。。

【００３５】出力器９では、出力切替器７から供給され
たデータ信号群の比較結果を含まない比較結果１１２と
統合器８から供給されたデータ信号群の比較結果を含む
比較結果１１３との論理和（ＯＲ）条件をＣＰＵ１への
ブレーク要求信号１１４として出力する（図２のステッ
プ２１５、および図３（Ｉ））。

【００３６】その結果、データ信号群の比較結果を含ま
ない比較結果１１２（例えばフェッチサイクル）は、デ
ータ信号群１０３の値の確定タイミングによらず当該バ
スサイクル中にＣＰＵ１に出力され（図２のステップ２
１６，２１７、および図３（Ｇ））、データ信号群の比
較結果を含む比較結果１１３（例えばデータアクセスサ
イクル）はデータ信号群１０３の値の確定タイミングよ
り後のタイミング、すなわち当該バスサイクルの次のバ
スサイクルでＣＰＵ１に出力される（図２のステップ２
１６，２１８および図３（Ｈ））。

【００３７】ＣＰＵ１は、ブレーク要求信号１１４がア
クティブレベルになったことを受けて、プログラムカウ
ンタの退避などのユーザプログラムを一時中断するため
の所定の手続きをした後、モニタプログラムの処理に移
行する。

【００３８】すなわち図４を参照すると、分岐命令Ｎに
ブレークポイントを設定した場合（（Ａ））でも、ブレ
ーク要求信号１１４の出力タイミング（図４（Ｅ）のｅ
１）が分岐命令Ｎのフェッチサイクルになり、当該サイ
クルでブレーク要求が受け付けられるため（（Ｆ）のｆ
１）、ユーザプログラムを分岐命令Ｎの実行後に一時中
断して（命令Ｎ＋１はメモリからデータをフェッチする
が、デコード処理においてｎｏｐ処理となり実行されな
い（Ｂ，Ｃ））命令Ｎ＋１の次のバスサイクルからブレ
ークして（（Ｆ）のｆ２）モニタプログラムの命令１の
処理に移行することができる。

【００３９】したがって、データ信号群の比較を必要と
しないブレークポイント、例えばフェッチサイクルに対
するブレークポイントでは、データ信号群の比較を必要
としないにもかかわらずデータ信号群の比較結果が出る
までブレークポイントが発生せず、設定したバスサイク
ルでユーザプログラムを中断できないためブレークポイ
ントの特定ができないという従来の欠点が解決され、イ
ンサーキットエミュレータのブレーク機能におけるブレ
ーク要求信号の出力が、データ信号群の比較をするか、
しないかを選択して出力出来るようにし、データ信号群
の比較を必要としないときはブレークポイントを設定し
たバスサイクル中にブレーク要求信号を発生させること
が可能となる。よって、任意のバスサイクルでブレーク
ポイントを特定できるからインサーキットエミュレータ
を用いたデバッグの信頼性向上に有効である。

【００４０】

【発明の効果】以上説明したように、本発明によるイン
サーキットエミュレータ及びデバック方法は、バスサイ
クル毎に比較結果にデータ信号群の比較結果を含める
か、含めないかを判断する比較判断手段と、その比較判
断手段の出力によりデータ信号群以外の比較結果の出力
系統を切り替える出力切替手段と、データ信号群の比較
結果とデータ信号群以外の比較結果を統合する統合手段
と、比較結果をブレーク要求信号として異なるタイミン
グで出力する出力手段を有しているため、データ比較が
必要でないブレークポイントの比較結果を１バスサイク
ル分早く処理できる。したがって、従来の欠点、すなわ
ちデータ信号群の比較を必要としないにもかかわらずデ
ータ信号群の比較結果が出るまでブレークポイントが発
生せず、設定したバスサイクルでユーザプログラムを中
断できないためブレークポイントの特定ができないとい
う欠点を解決し、任意のバスサイクルでブレークポイン
トを特定できるからインサーキットエミュレータを用い
たデバッグ処理の信頼性向上に寄与するという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すインサーキットエミュ
レータのシステム構成図である。

【図２】図１におけるデバッグ処理のフローチャートで
ある。

【図３】本実施例の動作説明用タイミングチャートであ
る。

【図４】分岐命令にブレークポイントを設定した場合の
本実施例における動作説明用タイミングチャートであ
る。

【図５】従来技術におけるインサーキットエミュレータ
のシステム構成図である。

【図６】従来技術におけるブレークポイント検出回路の
処理のフローチャートである。

【図７】従来技術における動作説明用タイミングチャー
トである。

【図８】分岐命令にブレークポイントを設定した場合の
従来の技術における動作説明用タイミングチャートであ
る。

【符号の説明】

１ マイクロコンピュータ（ＣＰＵ） ２ ブレークポイント検出器 ３ 入力器 ４，５，１０ 比較器 ６ 比較判断器 ７ 出力切替器 ８ 統合器 ９，１１ 出力器 １０１，１０４ アドレス信号群 １０２，１０５，１０７ ステータス信号群 １０３，１０６ データ信号群 １０８ 比較判断信号 １０９ データ信号群以外の比較結果の出力 １１０ データ信号群の比較結果の出力 １１１ 出力切替器から統合器への出力 １１２ データ信号群の比較結果を含まない出力器へ
の出力 １１３ データ信号群の比較結果を含む出力器への出
力 １１４ ブレーク要求信号

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ユーザ空間のプログラムの処理を実行す
   るモードとインサーキットエミュレータ空間のプログラ
   ムの処理を実行するモードとを有し、外部からのブレー
   ク要求に応答して前記ユーザ空間のプログラムの処理を
   実行するモードから前記インサーキットエミュレータ空
   間のプログラムの処理を実行するモードに移行するブレ
   ーク手段とメモリユニットから所定の命令をあらかじめ
   コントロールユニットへ先取りするプリフェッチ手段と
   を備えるマイクロコンピュータと、前記マイクロコンピ
   ュータが実行中の前記ユーザ空間のプログラムの処理の
   アドレス信号群、ステータス信号群、データ信号群をそ
   れぞれバスサイクル毎に入力する入力手段と、前記入力
   手段により入力された前記信号群と予め設定されたブレ
   ークさせたいブレークポイントとを比較して第１の比較
   結果を出力する第１の比較手段と、前記第１の比較結果
   に応答して前記マイクロコンピュータに前記ブレーク要
   求信号を出力する第１の出力手段とを有するインサーキ
   ットエミュレータにおいて；前記第１の比較手段に代え
   て、前記アドレス信号群と予め設定されたブレークポイ
   ントアドレスおよび前記ステータス信号群と予め設定さ
   れたブレークポイントステータスをそれぞれ比較して第
   ２の比較結果を出力する第２の比較手段と、前記データ
   信号群と予め設定されたブレークポイントデータとを比
   較して第３の比較結果を出力する第３の比較手段とが用
   いられ、さらに、前記バスサイクル毎に前記第２および
   前記第３の比較結果を前記第１の出力手段に供給すると
   きに前記第３の比較結果の信号を含めるか含めないかを
   判断する比較判断手段と、この比較判断手段の出力信号
   に応答して前記第２の比較結果の信号を選択的に第１の
   出力端または第２の出力端のいずれかを介して出力する
   出力切替手段と、この出力切替手段の前記第１の出力端
   から供給される前記第２の比較結果の信号と前記第３の
   比較結果の信号とを統合して出力する統合手段と、前記
   第１の出力手段に代えて、前記統合された信号および前
   記第２の出力端から供給される前記第２の比較結果の信
   号の論理和で選択して前記ブレーク要求を出力する第２
   の出力手段とを有し、前記ブレーク要求は、前記入力時
   の前記バスサイクルと同一期間内に前記第２の比較結果
   の信号が出力され、前記バスサイクルの次のバスサイク
   ルで前記統合された信号が出力されることを特徴とする
   インサーキットエミュレータ。
2. 【請求項２】 前記比較判断手段は、前記マイクロコン
   ピュータから供給される前記ステータス信号群から前記
   バスサイクルが前記第３の比較結果を含めないサイクル
   または前記第３の比較結果を含めるサイクルのいずれの
   状態であるかを検出し、前記第３の比較結果を含めない
   サイクルであれば一方レベルの比較判断信号を、前記第
   ３の比較結果を含めるサイクルであれば他方レベルの比
   較判断信号を生成して前記出力切替手段に供給すること
   を特徴とする請求項１記載のインサーキットエミュレー
   タ。
3. 【請求項３】 前記出力切替手段は、前記比較判断手段
   の一方レベルの比較判断信号に応答して前記第２の比較
   結果の信号の出力を対応する前記バスサイクルの期間内
   に前記第２の出力端を介して前記第２の出力手段に出力
   するとともに前記統合手段への出力を遮断し、前記比較
   判断手段の前記他方レベルの比較判断信号に応答して前
   記第２の比較結果の信号の出力を前記第１の出力端を介
   して前記統合手段に出力するとともに前記第２の出力手
   段への出力を遮断することを特徴とする請求項２記載の
   インサーキットエミュレータ。
4. 【請求項４】 前記統合手段は、前記バスサイクルが前
   記第３の比較結果を含めないサイクル状態時に前記比較
   判断手段が出力する所定の信号レベルに応答して前記出
   力切替手段から供給される前記第２の比較結果の信号と
   前記第３の比較手段から供給される前記第３の比較結果
   とを統合してそれぞれ対応する前記バスサイクルの次の
   バスサイクルで出力する請求項１記載のインサーキット
   エミュレータ。
5. 【請求項５】 インサーキットエミュレータにブレーク
   させたいブレークポイントを設定する設定ステップと、
   前記マイクロコンピュータがユーザ空間のプログラムの
   処理を実行中のアドレス信号群、ステータス信号群、デ
   ータ信号群を入力する入力ステップと、前記入力ステッ
   プで入力された信号群と前記設定ステップで設定された
   ブレークさせたいブレークポイントとを比較する第１の
   比較ステップと、この第１の比較ステップにおける比較
   結果を受けて前記マイクロコンピュータにブレーク要求
   をする第１の出力ステップとを有するインサーキットエ
   ミュレータのデバッグ方法において；前記第１の比較ス
   テップに代えて、前記アドレス信号群と予め設定された
   ブレークポイントアドレスおよび前記ステータス信号群
   と予め設定されたブレークポイントステータスをそれぞ
   れ比較して一致したときに第２の比較結果を作成する第
   ２の比較ステップと、前記データ信号群と予め設定され
   たブレークポイントデータとを比較して一致したときに
   第３の比較結果を作成する第３の比較ステップとが用い
   られ、さらに、前記バスサイクル毎に前記第２および前
   記第３の比較ステップで得られた作成結果を前記第１の
   出力ステップに引用するときに前記第３の比較結果の情
   報を含めるか含めないかを判断する比較判断ステップ
   と、この比較判断ステップの判断結果を用いて前記第２
   の比較ステップの結果を選択的に第１の出力端または第
   ２の出力端のいずれかに出力させる出力切替ステップ
   と、この出力切替ステップの前記第１の出力端から出力
   される前記第２の比較ステップの結果と前記第３の比較
   ステップの結果とを統合して出力させる統合ステップ
   と、前記第１の出力ステップに代えて、前記統合された
   結果および前記第２の比較ステップの結果を論理和で選
   択して前記ブレーク要求を出力させる第２の出力ステッ
   プとを有し、前記ブレーク要求は、前記入力時の前記バ
   スサイクルと同一期間内に前記第２の比較ステップの結
   果が引用され、前記バスサイクルの次のバスサイクルで
   前記統合された結果が引用されることを特徴とするイン
   サーキットエミュレータのデバッグ方法。