JPS63278102A - マイクロプログラムシ−ケンスコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ処理装置等に関するマイクロプログラ
ム制御装置に関するものである。

（従来の技術） 従来のマイクロプログラムシーケンスコントローラを第
２図により説明する。第２図は従来のマイクロプログラ
ムシーケンスコントローラのブロック図で、１１はパイ
プライン　レジスタ、１２はシーケンサ、１３はセレク
タ、１４はマイクロプログラムメモリ、（１１）は選択
信号、（１２）はアドレス外部入力、（１３）はメモリ
データ六方、（１４）はメモリ　コントロール信号であ
る。

パイプライン　レジスタ１１は実行中のマイクロインス
トラクションを保持しており、シーケンサ１２は、パイ
プライン　レジスタ１１からのマイクロインストラクシ
ョンに基づいて次のマイクロプログラムメモリのアドレ
スを発生する。セレクタ１３は、選択信号（１１）によ
りシーケンサ１２で発生されたマイクロプログラムメモ
リのアドレスが、アドレス外部入力（１２）からのアド
レスかを選択する。マイクロプログラムメモリ１４は、
セレクタ１３により選択されたマイクロプログラム　メ
モリアドレス出力により次のマイクロインストラクショ
ンを出力する。

次に、動作について説明する。

まず、マイクロプログラムを実行する前に、選択信号（
１１）によりセレクタ１３がアドレス外部入力（１２）
を選択するようにしておき、マイクロプログラム　メモ
リ１４にアドレス外部入力（１２）からマイクロプログ
ラムメモリのアドレスを加え、メモリ　コントロール信
号（１４）によりメモリデータ入力（１３）からマイク
ロプログラムメモリ１４にマイクロプログラムを加え、
マイクロプログラムをロードする。そして選択信号（工
１）によりセレクタＩ３がシーケンサ１２からのマイク
ロプログラムメモリのアドレスを選択するように切換え
てマイクロプログラムを順次実行していく。パイプライ
ンレジスタ１１に保持されたマイクロインストラクショ
ンにより、シーケンサ１２は次のマイクロプログラムメ
モリのアドレスを出力し、セレクタ１３を経由してマイ
クロプログラムメモリ１４にストアされているマイクロ
インストラクションをアクセスし、パイプライン　レジ
スタ１１に保持するという動作を繰返していく。

このように、上記従来のマイクロプログラムシーケンス
コントローラでは、セレクタ１３によりシーケンサ１２
及びアドレス外部入力（１２）からのマイクロプログラ
ムメモリのアドレスを選択することによって、マイクロ
プログラムのロードと実行を行っている。

（発明が解決しようとする問題点） しかし、上記従来のマイクロプログラムシーケンスコン
トローラでは、セレクタ１３とマイクロプログラムメモ
リＩ４が１組しか設けられていないため、マイクロプロ
グラムのロードと実行を並列に行えないという問題があ
った。

本発明は、マイクロプログラムのロードと実行を並列に
行わせて処理速度を向上させるマイクロプログラムシー
ケンスコントローラを提供することを目的とするもので
ある。

（問題点を解決するための手段） 本発明は、上記問題点を解決するために、マイクロプロ
グラムシーケンスコントローラにおいて、マイクロイン
ストラクションにより決定されたマイクロプログラムメ
モリのアドレスか、外３一 部入力からのマイクロプログラムメモリのアドレスかを
選択するセレクタとマイクロプログラムメモリの組を複
数組設け、マイクロプログラムの実行とロードを並列に
行うことにより処理速度の向上を可能にしたものである
。

（作　用） 本発明は、上記構成により、１組のセレクタとマイクロ
プログラムメモリとがマイクロプログラムを実行してい
る間に、他の組のセレクタとマイクロプログラムメモリ
をコントロールすることによって次に実行するマイクロ
プログラムをロードしておくことができるので、マイク
ロプログラムの実行とロードを並列に行え、処理速度を
大幅に向上することができる。

（実施例） 本発明の一実施例のマイクロプログラムシーケンスコン
トローラを第１図により説明する。

第１図は本発明の一実施例のマイクロプログラムシーケ
ンスコントローラのブロック図で、１はパイプライン　
レジスタ、２はシーケンサ、３゜４はセレクタ、５，６
はマイクロプログラムメモリ、（１）、　（２）は選択
信号、（３）はアドレス外部入力、（４）はメモリデー
タ入力、（５）、　（６）はメモリ　コントロール信号
である。

パイプライン　レジスタ１は実行中のマイクロインスト
ラクションを保持しており、シーケンサ２は、パイプラ
インレジスタ１からのマイクロインストラクションに基
づいて次のマイクロプログラムメモリのアドレスを発生
する。セレクタ３とセレクタ４は、選択信号（１）と選
択信号（２）により、シーケンサ２で発生されたマイク
ロプログラムメモリのアドレスか、アドレス外部入力（
３）からのアドレスかを選択する。マイクロプログラム
メモリ５とマイクロプログラムメモリ６は、マイクロプ
ログラムをストアしており、セレクタ３とセレクタ４に
よって選択されたマイクロプログラムメモリ　アドレス
出力により次のマイクロインストラクションを出力する
。

次に動作について説明する。

まず、セレクタ３とマイクロプログラムメモリ５との組
合せはプログラムを実行し、セレクタ４とマイクロプロ
グラムメモリ６との組合せはマイクロプログラムのロー
ドを行うとする。

セレクタ３の選択信号（１）は、シーケンサ２の出力を
選択するように設定され、セレクタ４の選択信号（２）
は、アドレス外部入力（３）を選択するように設定され
る。パイプライン　レジスタ１−に保持されたマイクロ
インストラクションにより、シーケンサ２は次に実行す
るマイクロインストラクションのアドレスを発生し、セ
レクタ３を経由してマイクロプログラムメモリ５から次
のマイクロインストラクションをアクセスし、パイプラ
イン　レジスタ１に保持するという動作を繰返し、マイ
クロプログラムを順次実行していく。一方、セレクタ４
は、アドレス外部入力（３）からマイクロプログラム　
メモリ６にマイクロプログラム　メモリのアドレスを加
え、メモリ　コントロール信号（６）により、メモリデ
ータ入力（４−）からマイクロプログラム　メモリ６に
マイクロプログラムをロードする。さらに、マイクロプ
ログラム　メモリ５のマイクロプログラムの実行が終了
すると、セレクタ３の選択信号（１）がアドレス外部入
力（３）を選択するように設定され、セレクタ４の選択
信号（２）がシーケンサ２の出力を選択するように設定
される。このようにして、マイクロプログラムメモリ６
のマイクロプログラムが実行され、マイクロプログラム
メモリ５には、アドレス外部入力（３）とメモリ　コン
トロール信号（５）とにより、メモリデータ入力（４）
からマイクロプログラムがロードされる。

このように、セレクタ３とセレクタ４のうちの一方がシ
ーケンス２の出力を選択することによりマイクロプログ
ラムを実行し、他方がアドレス外部入力（３）を選択す
ることによりマイクロプログラムのロードが行えるため
、マイクロプログラムの実行とロードを並列に行うこと
ができる。

（発明の効果） 本発明によれば、複数組のセレクタとマイクロプログラ
ムメモリを設けることにより、マイクロプログラムの実
行とロードを並列に行える利点を有し、また、マイクロ
プログラムの実行とロードを並列に行うことで、複数個
のマイクロプログラムをロードのための待ち時間なしに
順次実行できるので、データの処理速度を大幅に向上で
きるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のマイクロプログラムシーケ
ンスコントローラのブロック図、第２図は従来のマイク
ロプログラムシーケンスコントローラのブロック図であ
る。 １　・・・パイプライン　レジスタ、　２　・・・シー
ケンサ、　３，４　・・・セレクタ、　５，６・・・マ
イクロプログラムメモリ、　（１）、　（２）・・・選
択信号、　（３）・・・アドレス外部入力、（４）・・
・　メモリデータ入力、　（５）、　（６）・・・メモ
リ　コントロール信号。 特許出願人　松下電器産業株式会社 第１図

Claims (1)

【特許請求の範囲】
1. マイクロプログラム　シーケンス　コントローラにおい
   て、マイクロインストラクションにより決定されたマイ
   クロプログラム　メモリのアドレスか、外部入力からの
   マイクロプログラム　メモリのアドレスかを選択するセ
   レクタとマイクロプログラム　メモリの組を複数組設け
   、マイクロプログラムの実行とロードを並列に行うこと
   により処理速度の向上を可能にしたことを特徴とするマ
   イクロプログラム　シーケンス　コントローラ。