JPH04299419A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に関し、
特に処理全体がループしていることで発生するデータ依
存関係を保存し、しかも十分な並列度を実現する新規な
データ処理装置に関する。

【０００２】

【従来の技術】図５は従来のデータ処理装置の一例にお
けるデータの流れを示す図、図６は従来技術における制
御ステップへの分割を示すデータの流れ図である。

【０００３】従来の技術で構成されるデータ処理装置で
は、（文献）：Ｎ．Ｐａｒｋ　　ａｎｄ　　Ａ．Ｃ．Ｐ
ａｒｋｅｒ：“Ｓｅｈｗａ：Ａ　　Ｓｏｆｔｗａｒｅ　
　Ｐａｃｋａｇｅ　　ｆｏｒ　　Ｓｙｎｔｈｅｓｉｓ　
　ｏｆ　　Ｐｉｐｅｌｉｎｅｓ　　ｆｒｏｍ　　Ｂｅｈ
ａｖｉｏｒａｌ　　Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ”，
ＩＥＥＥ　　Ｔｒａｎｓ．ＣＡＤ，ｖｏｌ．７　　Ｎｏ
．３，Ｍａｒｃｈ　　１９８８に示されているように、
図５に示したような一連の処理が与えられた場合は、図
６に示したように各マイクロ操作に対応するノードに対
し、各マイクロ操作の所要時間で計った出力端までの経
路長を計算し、これが非増加になる順にソートした上で
、各制御ステップに許される計算時間を超えないように
マイクロ操作をまとめることにより制御ステップへの分
割を行って、それを適当なレイテンシーを定めて組分け
し、多重に実行するハードウェア資源を備えることによ
って実現していた。具体的に図６においては、レイテン
シーは３と定められており、Ｓ１，Ｓ２，Ｓ３の並びが
組をなし、複数の組の同じ名前を付けられた制御ステッ
プが並列に実行されるような多重化が行われていた。

【０００４】

【発明が解決しようとする課題】上述した従来技術で構
成されるデータ処理装置では、図５に示されたようなル
ープのない一連の処理のみを対象としていたため、内在
するデータ依存関係を保存している限り、特に問題は発
生しなかった。しかし、全体がループしている場合は、
ある繰り返しと次の繰り返しとの間で、古い繰り返しが
まだ結果を得ていないにもかかわらず次の繰り返しを開
始してしまう可能性があるという問題が生じる。具体的
に、図５の一連の処理で得られるＡ（Ｎ＋１）とＶ（Ｎ
＋１）は、Ｎがインクリメントされる次の繰り返しでは
Ａ（Ｎ），Ｖ（Ｎ）であって、次の繰り返しの一連の処
理のはじめの方で必要な値である。このような問題は、
特にこのデータ処理装置がプロセッサであった場合は、
命令解釈実行サイクルというループにおけるハザード、
具体的には実行ユニットがまだ結果を主記憶装置に格納
していないにもかかわらず、プリフェッチユニットがそ
の値を用いて命令が格納されているアドレスを計算しよ
うとする場合などとして問題にされる状況であり、ＲＡ
Ｗ，ＷＡＲ，ＷＡＷなどと分類されて論議されていた。 ここにＲＡＷは書き込みが済んでいないのにこれを読も
うとする状況、ＷＡＲは読み出しが済んでいないにもか
かわらず書き込みを行ってしまう状況、ＷＡＷはまだ書
き込みが済んでいないのに新しい書き込みを行ってしま
う状況である。この状況が現実に発生すると、プロセッ
サの場合は処理対象である機械語のデータ依存関係を破
壊することになり、プログラマが期待する結果が保証さ
れなくなる。

【０００５】本発明の目的は、全体がループし、繰り返
し行われることで発生するデータ依存関係を保存し、し
かも十分な並列度を達成可能なデータ処理装置を提供す
ることにある。

【０００６】

【課題を解決するための手段】本発明のデータ処理装置
は複数のマイクロ操作からなる一連の処理を所要の回数
繰り返すことによって目的とするデータ処理を行う機能
仕様を前記マイクロ操作に内在するデータ依存関係に注
目して一定の時間内で一度割り当てられたマイクロ操作
を実行完了する制御ステップに分割し更にこれを複数の
組にまとめて各組が独立に前記一連の処理を遂行するた
めのハードウェア資源と、前記機能仕様で処理しようと
する処理対象ごとに対応付けられる各プロセスに固有で
あり且つ各繰り返しに対応付けられるステータス情報を
格納する複数のレジスタとを備え、前記各組がそれぞれ
異なる前記プロセスを多重に実行することを特徴とする
。そして、１個の前記レジスタと、前記一連の処理を繰
り返し行うために同一のプロセスの、異なる繰り返しの
間で発生するデータ依存関係を保存するためのインタロ
ック機構を備え、前記複数の組への分割のうち、この各
分割と処理対象とで定まる前記インタロック機構の動作
頻度から計算される並列度の期待値が十分である分割が
行われていてもよい。

【０００７】

【作用】全体がループし、処理が複数回繰り返し行われ
ることで目的とするデータ処理を行おうとするため、あ
る繰り返しと次の繰り返しの間でデータ依存関係が発生
する場合でも、請求項１記載の発明においては、各プロ
セス固有で、上記のデータ依存関係に係わるステータス
情報、すなわち次の繰り返しで必要になるデータがプロ
セスごとに記録され、他方で一連の処理の後の方の処理
を行う資源がこの結果を生成するまで、はじめの方の資
源は別のプロセスを実行しているので、高い並列度を有
する処理が行われる。また請求項２記載の発明において
は、単一のプロセスを対象としているためインタロック
機構によって部分的に処理が止められるが、可能な複数
の組への分割のうち、分割と処理対象とで定まるインタ
ロック機構の動作頻度から計算される並列度の期待値が
十分であるような分割を選んでの実施が行われるので、
やはり、高い並列度を有するデータ処理が可能になる。 これらは、複数の処理対象を同時に扱い得るかで使い分
ける。

【０００８】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例におけるデー
タの流れを示す図、図２は図１における複数のプロセス
の多重処理過程を示すタイミングチャートである。

【０００９】図１において、破線１２０，１２２，１２
４と一点鎖線１２１，１２３は制御ステップへの分割を
示している。このうち一点鎖線１２１，１２３は、従来
技術ではレイテンシーが２であって２個ずつの制御ステ
ップが組にまとめられていることを示している。これに
対し、本実施例のデータ処理装置では、全体がループし
て複数回、一連の処理を行うことで目的とするデータ処
理を行うため、マイクロ操作１３３で得られる結果を次
の繰り返しでマイクロ操作１３０が用い、マイクロ操作
１３７で得られる結果を次の繰り返しでマイクロ操作１
３１が用いるというデータ依存関係が発生している。図
１に示すように本実施例では、これらのデータ依存関係
が存在するので、マイクロ操作１３０，１３１が次の繰
り返しで必要とするデータを各処理対象に対応付けられ
るプロセスに固有なステータス情報としてレジスタ１０
１に格納するよう構成されている。信号線１１０，１１
２はこのステータス情報をレジスタ１０１に格納するた
めに用いられる。マイクロ操作１３３，１３７がこれら
を生成するまでの間、一点鎖線１２１で区切られた一連
の処理のはじめの組は異なる処理対象に対応付けられる
別のプロセスの実行を行う。本実施例では、このような
プロセスは合計３個あり、ステータス情報を格納するレ
ジスタは１０１，１０２，１０３の計３個が用意されて
いる。

【００１０】図２のタイミングチャートはこのような処
理過程を示している。処理１６０，１６１，１６２は、
ある例えばＮ回目の一連の処理を示しており、処理１７
０，１７１，１７２は同じプロセスの次の（Ｎ＋１）回
目の一連の処理の繰り返しを示している。信号線１４０
，１４１はこれらの繰り返しの間でのステータス情報の
受け渡しを示している。信号線１５０，１５１は別のプ
ロセスにおける同様なデータ受け渡しを表している。

【００１１】本実施例はこのようにして、全体がループ
しているにもかかわらず、空き時間を他のプロセスに割
り当てることにより、もとの３倍のスループットを実現
している。

【００１２】図３は本発明の第２の実施例におけるデー
タの流れを示す図、図４は図３における多重処理過程を
示すタイミングチャートである。

【００１３】第２の実施例が実現すべき機能仕様は第１
の実施例のそれと変わらない。すなわち、全体がループ
して複数回の繰り返し動作を行うことで目的とするデー
タ処理を実現するため、マイクロ操作２３３，２３７が
生成する結果をそれぞれマイクロ操作２３０，２３１が
必要としている。

【００１４】本実施例では、あくまで同一のプロセスを
対象とするが、分割とこれに対応するインタロック機構
の動作頻度から計算する並列度が十分であるものを選ん
で構成されている点に特徴がある。

【００１５】図３において、フリップフロップ（Ｆ／Ｆ
）２００，２０１はインタロック機構を実現している。 すなわち、マイクロ操作２３３は処理を終えるとフリッ
プフロップ２０１をセットし、次の繰り返しでマイクロ
操作２３０が必要とするデータはすでに得られているこ
とを示す。また、マイクロ操作２３７は同様にフリップ
フロップ２００をセットする。マイクロ操作２３０，２
３１はこれらのフリップフロップが立てられていること
を確認してからこれをリセットして処理を開始する。

【００１６】もちろん、図には示していないが、第１の
実施例で用いたようなステータス情報受け渡しのための
レジスタは用意されている。ただし、これがただ１つの
プロセス用である点が第１の実施例と相違している。こ
の実施例において破線２３４，２３５で示されているデ
ータの流れは、マイクロ操作２３６と２３７は条件に従
っていずれかが実行されればよいことを示している。し
たがって、マイクロ操作２３６が選択されたときは、マ
イクロ操作２３７，信号線２１２に係わるインタロック
機構は必要がなくなる。この例では、この選択はマイク
ロ操作２３８が行うとしており、マイクロ操作２３６が
選択されることが定まると、信号線２１４によってフリ
ップフロップ２００はただちにセットされる。

【００１７】図４に示したタイミングチャートは、処理
２７０の開始には信号線２１２が係わるインタロック機
構が係わっているが、処理２７１のあとは上述した選択
が行われるため、信号線２１４が動作して処理２８０が
すぐに起動される様子を示している。なお、２００，２
０１はフリップフロップとしているが、このタイミング
チャートから明らかなように、現実には適当なフォワー
ディングの機構を用いることはいうまでもない。

【００１８】第２の実施例においては、並列度の期待値
は各分割と処理対象で定まるインタロック機構の動作頻
度から例えば以下に示すように計算される。すなわち、
複数の条件分岐で左右される経路がありそれぞれが選択
される可能性が、ｍ１，ｍ２，…，ｍＮ（ただしｍ１＋
ｍ２＋…＋ｍＮ＝１）であり、それぞれに対応するレイ
テンシーがｎ１，ｎ２，…，ｎＮ、この分割に対応する
処理全体の長さを期待される最小のレイテンシーで割っ
た値がＰだったとすれば、

【００１９】

【００２０】と計算される。Ｐは単純には各組を構成す
る制御ステップ数が等しいなら、組への分割の数と考え
てよい。この実施例の場合、マイクロ操作２３６と２３
７のいずれが実行されるかの確率がこの順に０．８：０
．２だったとすると、一点鎖線２２１，２２３によって
３個の組に分割され、次の繰り返しが起動されるまでの
制御ステップ数÷２がそれぞれ２．５、２であるため３
／（２×０．８＋２．５×０．２） から１．３になる。この分割での上限は明らかに１．５
である。

【００２１】どのようなインタロック機構が必要になる
かはどのような組に分割するかによって定まる。この実
施例の場合、一点鎖線２２３のみによって組への分割を
行えばインタロック機構は必要なくなる。この場合、並
列度の期待値は上述の上限１．５になる。

【００２２】第２の実施例ではこのように、可能な組へ
の分割ごとに並列度の期待値を計算し、これが十分であ
るような分割を選んで実施する。なお、インタロック機
構を含む必要なハードウェア資源の量が同時に考慮可能
であることはいうまでもない。

【００２３】第１の実施例と第２の実施例とを比較する
と、前者の方が、この場合３という並列度を容易に達成
できているが、他に処理対象がない場合やステータスを
記録するために必要な資源が多くなる場合は後者の方が
有利になる。

【００２４】請求項１に記載の発明の適用対象は、別に
プロセッサに限られているわけではないが、ＲＩＳＣマ
シンを多重のプロセスを同時に実行できるよう改造する
ことにも応用できる。また、請求項２記載の発明の自明
な応用は、自動設計技術におけるシステムレベルの自動
パイプライン化である。

【００２５】

【発明の効果】以上説明したように本発明は、全体がル
ープし処理が複数回繰り返し行われることで目的とする
データ処理を行おうとするため、ある繰り返しと次の繰
り返しの間でデータ依存関係が発生する場合でも、各プ
ロセスに固有で、上記のデータ依存関係に係わるステー
タス情報がプロセスごとに記録され、他方で一連の処理
の後の方の処理を行う資源がこの結果を生成するまで、
はじめの方の資源は別のプロセスを実行しているので、
高い並列度を有する処理が行われる。また、単一のプロ
セスを対象とし、可能な複数の組への分割のうち、分割
と処理対象で定まるインタロック機構の動作頻度から計
算される並列度の期待値が十分であるような分割を選ん
で実施するので、高い並列度を有するデータ処理が可能
になるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデータの流れを
示す図である。

【図２】図１における複数のプロセスの多重処理過程を
示すタイミングチャートである。

【図３】本発明の第２の実施例におけるデータの流れを
示す図である。

【図４】図３における多重処理過程を示すタイミングチ
ャートである。

【図５】従来のデータ処理装置の一例におけるデータの
流れを示す図である。

【図６】従来技術における制御ステップへの分割を示す
データの流れ図である。

【符号の説明】

１０１，〜１０３　　　　レジスタ １１０，〜１１３，１４０，１４１，１５０，１５１　
　　　ステータス情報受け渡し用信号線 １２０，〜１２４，２２０，〜２２４　　　　制御ステ
ップへの分割を示す線 １３０，〜１３７，２３０，〜２３３，２３６，〜２３
８　　　　マイクロ操作 １６０，〜１６２，２６０，〜２６２　　　　ある繰り
返しにおける一連の処理

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　複数のマイクロ操作からなる一連の処
   理を所要の回数繰り返すことによって目的とするデータ
   処理を行う機能仕様を前記マイクロ操作に内在するデー
   タ依存関係に注目して一定の時間内で一度割り当てられ
   たマイクロ操作を実行完了する制御ステップに分割し更
   にこれを複数の組にまとめて各組が独立に前記一連の処
   理を遂行するためのハードウェア資源と、前記機能仕様
   で処理しようとする処理対象ごとに対応付けられる各プ
   ロセスに固有であり且つ各繰り返しに対応付けられるス
   テータス情報を格納する複数のレジスタとを備え、前記
   各組がそれぞれ異なる前記プロセスを多重に実行するこ
   とを特徴とするデータ処理装置。
2. 【請求項２】　　１個の前記レジスタと、前記一連の処
   理を繰り返し行うために同一のプロセスの、異なる繰り
   返しの間で発生するデータ依存関係を保存するためのイ
   ンタロック機構を備え、前記複数の組への分割のうち、
   この各分割と処理対象とで定まる前記インタロック機構
   の動作頻度から計算される並列度の期待値が十分である
   分割が行われていることを特徴とする請求項１記載のデ
   ータ処理装置。