JPS6240744B2 - - Google Patents
Info
- Publication number
- JPS6240744B2 JPS6240744B2 JP57101052A JP10105282A JPS6240744B2 JP S6240744 B2 JPS6240744 B2 JP S6240744B2 JP 57101052 A JP57101052 A JP 57101052A JP 10105282 A JP10105282 A JP 10105282A JP S6240744 B2 JPS6240744 B2 JP S6240744B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- signal
- circuit
- program
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は、独立したプログラムで動作する制御
部を有する装置のプログラムロード制御方式に関
する。
部を有する装置のプログラムロード制御方式に関
する。
上記装置において、従来のプログラムロード制
御方式では、一度のロード要求によりすべてのプ
ログラムをロードしているため、オプシヨンとな
つている制御部が接続されていない場合、実際に
は使用しないプログラムもロードされる。そのた
め、装置が多数の機能を持ち、それらの機能が
各々独立したプログラムで動作するオプシヨン制
御部により実現されている場合、実際には使用し
ないプログラムをロードするという無駄が生じ
る。
御方式では、一度のロード要求によりすべてのプ
ログラムをロードしているため、オプシヨンとな
つている制御部が接続されていない場合、実際に
は使用しないプログラムもロードされる。そのた
め、装置が多数の機能を持ち、それらの機能が
各々独立したプログラムで動作するオプシヨン制
御部により実現されている場合、実際には使用し
ないプログラムをロードするという無駄が生じ
る。
すなわち、使用しないプログラムをロードする
のに無駄な時間を要するし、またそのプログラム
を格納する無駄なRAMエリアを常に確保してお
かなければならない。
のに無駄な時間を要するし、またそのプログラム
を格納する無駄なRAMエリアを常に確保してお
かなければならない。
本発明の目的は、前記従来技術の問題点を解決
するため必要最小限のプログラムをロードするプ
ログラムロード制御方式を提供することにある。
するため必要最小限のプログラムをロードするプ
ログラムロード制御方式を提供することにある。
前記目的を達成するために、本発明によるプロ
グラムロード制御方式はそれぞれ独立したプログ
ラムで動作する多数の制御部から出力される接続
信号と選択信号とから特定の制御部を１個だけ選
択する選択回路と、前記選択回路出力を受信し選
択された制御部のプログラムロード要求の有無を
判別し、有の場合はロード要求信号、無の場合は
ロード終了信号を出力する判別回路と、前記判別
回路のロード要求信号により選択された制御部の
プログラムをロードし、その後ロード終了信号を
出力するロード部と、前記判定回路またはロード
部からのロード終了信号受信により選択すべき接
続信号を決定し、前記選択信号を出力する演算回
路とを具備し、接続された制御部で使用するプロ
グラムのみをロードするようにしてある。
グラムロード制御方式はそれぞれ独立したプログ
ラムで動作する多数の制御部から出力される接続
信号と選択信号とから特定の制御部を１個だけ選
択する選択回路と、前記選択回路出力を受信し選
択された制御部のプログラムロード要求の有無を
判別し、有の場合はロード要求信号、無の場合は
ロード終了信号を出力する判別回路と、前記判別
回路のロード要求信号により選択された制御部の
プログラムをロードし、その後ロード終了信号を
出力するロード部と、前記判定回路またはロード
部からのロード終了信号受信により選択すべき接
続信号を決定し、前記選択信号を出力する演算回
路とを具備し、接続された制御部で使用するプロ
グラムのみをロードするようにしてある。
以下、本発明の一実施例について図面を参照し
ながら具体的に説明する。
ながら具体的に説明する。
第１図は本発明によるプログラムロード制御方
式を実現するための一実施例を示すブロツク図で
ある。
式を実現するための一実施例を示すブロツク図で
ある。
図において、参照番号１は機能制御部、２は選
択回路、３は判別回路、４は演算回路、５はロー
ド部をそれぞれ示す。機能制御部１はｎ＋１（ｎ
≧１）個の独立した制御部１０〜１oから構成さ
れている。
択回路、３は判別回路、４は演算回路、５はロー
ド部をそれぞれ示す。機能制御部１はｎ＋１（ｎ
≧１）個の独立した制御部１０〜１oから構成さ
れている。
以下、第１図において制御部１０〜１oのうち
１０，１１の２つの回路だけが接続された場合に
ついて説明する。
１０，１１の２つの回路だけが接続された場合に
ついて説明する。
まず、電源投入により制御部１０，１oからそ
れぞれ２０，２nの接続信号が選択回路２へ連続
的に出力される。また、電源投入時、演算回路４
から初期値２０の選択信号が選択回路２に出力さ
れる。選択回路２では接続信号と選択信号との論
理積をとつた信号を判別回路３１に出力する。
今、機能制御部１から２０の接続信号が出力され
ているので、判別回路３には２０の信号だけがオ
ンとなつて出力される。判別回路３は２０の信号
がオンであるためロード部５へロード要求信号を
出力し、制御部１０で使用するプログラムをロー
ドする。ロード終了後、ロード部５は演算回路４
にロード終了信号を出力する。
れぞれ２０，２nの接続信号が選択回路２へ連続
的に出力される。また、電源投入時、演算回路４
から初期値２０の選択信号が選択回路２に出力さ
れる。選択回路２では接続信号と選択信号との論
理積をとつた信号を判別回路３１に出力する。
今、機能制御部１から２０の接続信号が出力され
ているので、判別回路３には２０の信号だけがオ
ンとなつて出力される。判別回路３は２０の信号
がオンであるためロード部５へロード要求信号を
出力し、制御部１０で使用するプログラムをロー
ドする。ロード終了後、ロード部５は演算回路４
にロード終了信号を出力する。
演算回路４はロード終了信号を受信すると前回
出力した選択信号の値を２倍にし、再び選択回路
２へ選択信号として出力する。
出力した選択信号の値を２倍にし、再び選択回路
２へ選択信号として出力する。
すなわち、２１の選択信号が選択回路２へ出力
される。ところが機能制御部１からは２１の接続
信号が出力されていないため、すべての信号がオ
フとなつて選択回路２から判別回路３へ出力され
る。判別回路３はすべての信号がオフとなつてい
るため、ロード部５へロード要求信号は出力せず
に演算回路４へロード終了信号を出力する。
される。ところが機能制御部１からは２１の接続
信号が出力されていないため、すべての信号がオ
フとなつて選択回路２から判別回路３へ出力され
る。判別回路３はすべての信号がオフとなつてい
るため、ロード部５へロード要求信号は出力せず
に演算回路４へロード終了信号を出力する。
以上の動作を演算回路４が選択回路２へ２nの
選択信号を出力するまで繰返す。２nの選択信号
が選択回路２に出力されると、機能制御部１から
２nの接続信号が出力されているので、選択回路
２から判別回路３に２nの信号が出力され、判別
回路３からロード部５にロード要求信号が出力さ
れ、制御部１oで使用するプログラムがロードさ
れる。ロード終了後、ロード部５から演算回路４
にロード終了信号が出力されると、演算回路４で
前回出力した選択信号値を２倍にするが、最大値
２nを越えるので選択信号は出力せずに動作を終
了する。
選択信号を出力するまで繰返す。２nの選択信号
が選択回路２に出力されると、機能制御部１から
２nの接続信号が出力されているので、選択回路
２から判別回路３に２nの信号が出力され、判別
回路３からロード部５にロード要求信号が出力さ
れ、制御部１oで使用するプログラムがロードさ
れる。ロード終了後、ロード部５から演算回路４
にロード終了信号が出力されると、演算回路４で
前回出力した選択信号値を２倍にするが、最大値
２nを越えるので選択信号は出力せずに動作を終
了する。
以上により制御部１０，１oで使用するプログ
ラムのみをロードしてロード動作を終了したこと
になる。
ラムのみをロードしてロード動作を終了したこと
になる。
本発明は以上詳しく説明したように、独立した
プログラムで動作する制御部が複数個で構成され
る装置において、実際に接続されている制御部で
使用するプログラムだけをロードできるため、ロ
ード時間を短縮することができ、またプログラム
を格納するために確保するRAMエリアを必要最
小限にすることができる。
プログラムで動作する制御部が複数個で構成され
る装置において、実際に接続されている制御部で
使用するプログラムだけをロードできるため、ロ
ード時間を短縮することができ、またプログラム
を格納するために確保するRAMエリアを必要最
小限にすることができる。
特に、構成制御部の数が多いほどこの効果は大
きい。
きい。
第１図は本発明によるプログラムロード制御方
式の一実施例を説明するためのブロツク図であ
る。 １０〜１o……制御部、１……機能制御部、２
……選択回路、３……判別回路、４……演算回
路、５……ロード部。
式の一実施例を説明するためのブロツク図であ
る。 １０〜１o……制御部、１……機能制御部、２
……選択回路、３……判別回路、４……演算回
路、５……ロード部。
Claims (1)
- １ それぞれ独立したプログラムで動作する多数
の制御部から出力される接続信号と選択信号とか
ら特定の制御部を１個選択する選択回路と、前記
選択回路出力を受信し選択された制御部のプログ
ラムロード要求の有無を判別し、有の場合はロー
ド要求信号、無の場合はロード終了信号を出力す
る判別回路と、前記判別回路のロード要求信号に
より選択された制御部のプログラムをロードし、
その後ロード終了信号を出力するロード部と、前
記判定回路またはロード部からのロード終了信号
受信により選択すべき接続信号を決定し、前記選
択信号を出力する演算回路とを具備し、接続され
た制御部で使用するプログラムのみをロードする
ようにしたことを特徴とするプログラムロード制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101052A JPS58217031A (ja) | 1982-06-11 | 1982-06-11 | プログラムロ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101052A JPS58217031A (ja) | 1982-06-11 | 1982-06-11 | プログラムロ−ド制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58217031A JPS58217031A (ja) | 1983-12-16 |
| JPS6240744B2 true JPS6240744B2 (ja) | 1987-08-29 |
Family
ID=14290344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101052A Granted JPS58217031A (ja) | 1982-06-11 | 1982-06-11 | プログラムロ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58217031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210064096A (ko) * | 2019-11-25 | 2021-06-02 | 주식회사 모니터링식스 | 서버 및 이를 포함하는 화재 감시 시스템 및 방법, 컴퓨터 판독 가능한 기록 매체 및 컴퓨터 프로그램 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781797A (en) * | 1992-09-30 | 1998-07-14 | Microsoft Corporation | Method and system for configuring device driver by selecting a plurality of component drivers to be included in the device driver |
-
1982
- 1982-06-11 JP JP57101052A patent/JPS58217031A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210064096A (ko) * | 2019-11-25 | 2021-06-02 | 주식회사 모니터링식스 | 서버 및 이를 포함하는 화재 감시 시스템 및 방법, 컴퓨터 판독 가능한 기록 매체 및 컴퓨터 프로그램 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58217031A (ja) | 1983-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04152716A (ja) | Ａｄ変換装置 | |
| US5675337A (en) | Analog-to-digital converting device | |
| JPS6240744B2 (ja) | ||
| JP3836156B2 (ja) | スイッチモード電源 | |
| US5179668A (en) | Signal processor | |
| JPS6057094B2 (ja) | 遠隔データ通信処理装置 | |
| JPS6116104B2 (ja) | ||
| EP0381140B1 (en) | Data processing apparatus | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPS62235669A (ja) | プログラム／デ−タのロ−ド方式 | |
| JPS6246897B2 (ja) | ||
| JPH0447855B2 (ja) | ||
| JPS6126699B2 (ja) | ||
| JPS6329300B2 (ja) | ||
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPS6017123B2 (ja) | デ−タ処理装置の無人運転装置 | |
| JPS6243408Y2 (ja) | ||
| JPH0368275A (ja) | 画像記録装置 | |
| JPS60160447A (ja) | プログラマブルコントロ−ラ | |
| JPS63298632A (ja) | マイクロプロセツサ | |
| JPS58198992A (ja) | 遠方制御監視システムの端末器アクセス方式 | |
| JPH10248267A (ja) | インバータ定数の設定記憶装置 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPS5823396A (ja) | 番地の変換装置 | |
| JPH0362120A (ja) | 印刷処理装置の動作プログラムの選択方式 |