JPS58217031A - プログラムロ−ド制御方式 - Google Patents
プログラムロ−ド制御方式Info
- Publication number
- JPS58217031A JPS58217031A JP57101052A JP10105282A JPS58217031A JP S58217031 A JPS58217031 A JP S58217031A JP 57101052 A JP57101052 A JP 57101052A JP 10105282 A JP10105282 A JP 10105282A JP S58217031 A JPS58217031 A JP S58217031A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- signal
- program
- loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｍを有する装置のプログラムロード制御方式上記装置に
おいて、従来のプログラムロード制御方式では、一度の
ロード要求によシすべてのプログラムをロードしている
ため、オプションとなっている制御部が接続されていな
い場合一実際には使用しないプログラムもロードされる
。
おいて、従来のプログラムロード制御方式では、一度の
ロード要求によシすべてのプログラムをロードしている
ため、オプションとなっている制御部が接続されていな
い場合一実際には使用しないプログラムもロードされる
。
そのだめ、装置が多数の機能を持ち、それらの機能が各
々独立したプログラムで動作するオプション制御部によ
シ実現されている場合、実際には使用しないプログラム
をロードするという無駄が生じる。
々独立したプログラムで動作するオプション制御部によ
シ実現されている場合、実際には使用しないプログラム
をロードするという無駄が生じる。
すなわち、使用し女いプログラムをロードするのに無駄
な時間を要するし、また、そのプログラムを格納する無
駄なＩ’ＬＡＭエリアを常に確保しておかなければなら
ない。
な時間を要するし、また、そのプログラムを格納する無
駄なＩ’ＬＡＭエリアを常に確保しておかなければなら
ない。
本発明の目的は、前記従来技術の問題点を解決するため
必要最小限のプログラムをロートスるプログラムロード
制御方式を提供することにある。
必要最小限のプログラムをロートスるプログラムロード
制御方式を提供することにある。
前記目的を達成するために、本発明によるプログラムロ
ード制御方式はそれぞれ独立したプログラムで動作する
多数の制御部から出力される接続信号と選択信号とから
特定の制御部を１個だけ選択する選択回路と、前記選択
回路出力を受信し選択された制御部のプログラムロード
要求の有無を判別し、有の場合はロード要求信号、無の
場合はロード終了信号を出力する判別回路と、前記判別
回路のロード要求信号によシ選択された制御部のプログ
ラムをロードし、その後ロード終了信号を出力するロー
ド部と、前記判定回路またはロード部からのロード終了
信号受信により選択すべき接続信号を決定し、前記選択
信号を出力する演算回路とを具備し、接続された制御部
で使用するプログラムのみをロードするようにしである
。
ード制御方式はそれぞれ独立したプログラムで動作する
多数の制御部から出力される接続信号と選択信号とから
特定の制御部を１個だけ選択する選択回路と、前記選択
回路出力を受信し選択された制御部のプログラムロード
要求の有無を判別し、有の場合はロード要求信号、無の
場合はロード終了信号を出力する判別回路と、前記判別
回路のロード要求信号によシ選択された制御部のプログ
ラムをロードし、その後ロード終了信号を出力するロー
ド部と、前記判定回路またはロード部からのロード終了
信号受信により選択すべき接続信号を決定し、前記選択
信号を出力する演算回路とを具備し、接続された制御部
で使用するプログラムのみをロードするようにしである
。
以下、本発明の一実施例について図面を参照しながら具
体的に説明する。
体的に説明する。
牙１図は本発明によるプログラムロード制御方式を実現
するための一実施例を示すブロック図である。
するための一実施例を示すブロック図である。
図において、参照番号１は機能制御部、２は選択回路、
３は判別回路、４は演算回路、５はロード部をそれぞれ
示す。 機能制御部１はｎ＋１（ｎ≧１）個の独立した
制御部１０〜１ｎから構成されている。
３は判別回路、４は演算回路、５はロード部をそれぞれ
示す。 機能制御部１はｎ＋１（ｎ≧１）個の独立した
制御部１０〜１ｎから構成されている。
以下、第１図において制御部１０〜１ｎのうちｉｏ。
１１の２つの回路だけが接続された場合について説明す
る。
る。
まず、電源投入により制御部１０％ ＬＨからそれぞれ
２０．２ｎの接続信号が選択回路２へ連続的に出力され
る。 壕だ、電源投入時、演算回路４がら初期値２０の
選択信号が選択回路２に出力される。 選択回路２では
接続信号と選択信号との論理積をとった信号を判別回路
３１に出力する。
２０．２ｎの接続信号が選択回路２へ連続的に出力され
る。 壕だ、電源投入時、演算回路４がら初期値２０の
選択信号が選択回路２に出力される。 選択回路２では
接続信号と選択信号との論理積をとった信号を判別回路
３１に出力する。
今、機能制御部１から２０の接続信号が出力されている
ので、判別回路３には２０の信号だけがオンとなって出
力される。 判別回路３は２°の信号がオンであるため
ロード部５ヘロード要求信号を出力し、制御部１ｏで使
用するプログラムをロードする。 ロード終了後、ロ
ード部５は演算回路４にロード終了信号を出力する。
ので、判別回路３には２０の信号だけがオンとなって出
力される。 判別回路３は２°の信号がオンであるため
ロード部５ヘロード要求信号を出力し、制御部１ｏで使
用するプログラムをロードする。 ロード終了後、ロ
ード部５は演算回路４にロード終了信号を出力する。
演算回路４はロード終了信号を受信すると前回出力した
選択信号の値を２倍にし、再び選択回路２へ選択信号と
して出力する。
選択信号の値を２倍にし、再び選択回路２へ選択信号と
して出力する。
すなわち、２１の選択信号が選択回路２へ出力される。
ところが機能制御部１からは２″の接続信号が出力さ
れていないため、すべての信号がオフとなって選択回路
２から判別回路３へ出力される。 判別回路３はすべて
の信号がオフとなっているため、ロード部５ヘロード要
求信号は出力せずに演算回路４ヘロ一ド終了信号を出力
する。
れていないため、すべての信号がオフとなって選択回路
２から判別回路３へ出力される。 判別回路３はすべて
の信号がオフとなっているため、ロード部５ヘロード要
求信号は出力せずに演算回路４ヘロ一ド終了信号を出力
する。
以上の動作を演算回路４が選択回路２へ２ｎの選択信号
を出力するまで繰返す。 ２ｎの選択信号が選択回路２
に出力されると、機能制御部１から２ｎの接続信号が出
力されているので、選択回路２から判別回路３に２ｎの
信号が出力され１判別回路３からロード部５にロード要
求信号が出力され、制御部１ｎで使用するプログラムが
ロードされる。 ロード終了後、ロード部５から演算
回路４にロード終了信号が出力されると為演算回路４で
前回出力した選択信号値を２倍にするが、最大値２ｎを
越えるので選択信号は出力せずに動作を終了する。
を出力するまで繰返す。 ２ｎの選択信号が選択回路２
に出力されると、機能制御部１から２ｎの接続信号が出
力されているので、選択回路２から判別回路３に２ｎの
信号が出力され１判別回路３からロード部５にロード要
求信号が出力され、制御部１ｎで使用するプログラムが
ロードされる。 ロード終了後、ロード部５から演算
回路４にロード終了信号が出力されると為演算回路４で
前回出力した選択信号値を２倍にするが、最大値２ｎを
越えるので選択信号は出力せずに動作を終了する。
以上により制御部１０％ ＩＨで使用するプログラムの
みをロードしてロード動作を終了したことになるう 本発明は以上詳しく説明したように、独立したプログラ
ムで動作する制御部が複数個で構成される装置において
、実際に接続されている制御部で使用するプログラムだ
けをロードできるため、ロード時間を短縮することがで
き、またプログラムを格納するために確保するＲ、ＡＭ
エリアを必要最小限にすることができる。
みをロードしてロード動作を終了したことになるう 本発明は以上詳しく説明したように、独立したプログラ
ムで動作する制御部が複数個で構成される装置において
、実際に接続されている制御部で使用するプログラムだ
けをロードできるため、ロード時間を短縮することがで
き、またプログラムを格納するために確保するＲ、ＡＭ
エリアを必要最小限にすることができる。
特に、構成制御部の数が多いほどこの効果は大きい。
牙１図は本発明によるプログラムロード制御方式の一実
施例を説明するためのブロック図である。 １０〜１ｎ・・・制御部 １・・・機能制御部 ２・・・選択回路３・・・判
別回路 ４・・・演算回路５・・・ロード部 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽第１図
施例を説明するためのブロック図である。 １０〜１ｎ・・・制御部 １・・・機能制御部 ２・・・選択回路３・・・判
別回路 ４・・・演算回路５・・・ロード部 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽第１図
Claims (1)
- それぞれ独立したプログラムで動作する多数の制御部か
ら出力される接続信号と選択信号とから特定の制御部を
１個選択する選択回路と、前記選択回路出力を受信し選
択された制御部のプログラムロード要求の有無を判別し
、有の場合はロード要求信号、無の場合はロード終了信
号を出力する判別回路と、前記判別回路のロード要求信
号によυ選択された制御部のプログラムをロードし、そ
の後ロード終了信号を出力するロード部と、前記判定回
路またはロード部からのロード終了信号受信によシ選択
すべき接続信号を決定し、前記選択信号を出力する演算
回路とを具備し、接続された制御部で使用するプログラ
ムのみをロードするようＫしたことを特徴とするプログ
ラムロード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101052A JPS58217031A (ja) | 1982-06-11 | 1982-06-11 | プログラムロ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101052A JPS58217031A (ja) | 1982-06-11 | 1982-06-11 | プログラムロ−ド制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58217031A true JPS58217031A (ja) | 1983-12-16 |
| JPS6240744B2 JPS6240744B2 (ja) | 1987-08-29 |
Family
ID=14290344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101052A Granted JPS58217031A (ja) | 1982-06-11 | 1982-06-11 | プログラムロ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58217031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781797A (en) * | 1992-09-30 | 1998-07-14 | Microsoft Corporation | Method and system for configuring device driver by selecting a plurality of component drivers to be included in the device driver |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102564397B1 (ko) * | 2019-11-25 | 2023-08-08 | 주식회사 모니터링식스 | 서버 및 이를 포함하는 화재 감시 시스템 및 방법, 컴퓨터 판독 가능한 기록 매체 및 컴퓨터 프로그램 |
-
1982
- 1982-06-11 JP JP57101052A patent/JPS58217031A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781797A (en) * | 1992-09-30 | 1998-07-14 | Microsoft Corporation | Method and system for configuring device driver by selecting a plurality of component drivers to be included in the device driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6240744B2 (ja) | 1987-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471425A (en) | A data transfer control system for multiple units on a common bus using a serially transmitted transfer permission signal | |
| EP1548607A2 (en) | Microcontroller having an N-bit data bus width with less than N I/O pins and method therefor | |
| JPH04152716A (ja) | Ａｄ変換装置 | |
| KR960015196A (ko) | 반도체 장치, 및 이 반도체 장치를 이용하는 연산 장치, 신호 변환기 및 신호 처리 시스템 | |
| US5675337A (en) | Analog-to-digital converting device | |
| JPS58217031A (ja) | プログラムロ−ド制御方式 | |
| US4928238A (en) | Scalar data arithmetic control system for vector arithmetic processor | |
| CN114142502A (zh) | 储能变流器并机控制方法及储能变流器 | |
| US5179668A (en) | Signal processor | |
| JPH08204740A (ja) | データ伝送方法およびデータ伝送装置 | |
| JPH04306919A (ja) | Ａ−ｄ変換装置 | |
| JPH0396118A (ja) | マイクロコンピュータ装置 | |
| JPH0447855B2 (ja) | ||
| JPS63292299A (ja) | アラ−ム試験信号出力回路 | |
| JPS6126699B2 (ja) | ||
| JPS60101663A (ja) | インタフエ−ス制御装置 | |
| JPH04352215A (ja) | キー処理装置 | |
| JPS6270907A (ja) | シ−ケンス制御装置 | |
| JPH05151151A (ja) | バス変換装置 | |
| JPH0581446A (ja) | マイクロコントローラの内／外部ｒｏｍ切替方式 | |
| JPS6393056A (ja) | マイクロプログラム制御方式 | |
| JPS59133625A (ja) | デ−タロ−ド制御方式 | |
| JPH01230162A (ja) | マイクロコンピュータ | |
| JPH02245861A (ja) | データ転送方法 | |
| JPS62107521A (ja) | 条件分岐回路 |