JPS60101663A - インタフエ−ス制御装置 - Google Patents
インタフエ−ス制御装置Info
- Publication number
- JPS60101663A JPS60101663A JP20936783A JP20936783A JPS60101663A JP S60101663 A JPS60101663 A JP S60101663A JP 20936783 A JP20936783 A JP 20936783A JP 20936783 A JP20936783 A JP 20936783A JP S60101663 A JPS60101663 A JP S60101663A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- range
- data
- start address
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデータ処理システムのインタフェース制御装
置に関し、特にデータ処理システムの記憶装置と共通入
出力バスを介して接続され、当該インタフェース制御装
置に接続されている外部装置と前記記憶装置とのＤＭＡ
（直接メモリアクセス）データ転送を制御１１４１す
るインタフェース制御装置に係わるものである。
置に関し、特にデータ処理システムの記憶装置と共通入
出力バスを介して接続され、当該インタフェース制御装
置に接続されている外部装置と前記記憶装置とのＤＭＡ
（直接メモリアクセス）データ転送を制御１１４１す
るインタフェース制御装置に係わるものである。
〈従来技術〉
従来、この種のインタフェース制御装置を持つデータ処
理システムにおいては、データ転送の転送開始アドレス
及び転送レンジは中央処理装置のみの指示によりインタ
フェース制御装置に設定されていた。
理システムにおいては、データ転送の転送開始アドレス
及び転送レンジは中央処理装置のみの指示によりインタ
フェース制御装置に設定されていた。
データ処理システムの記憶装置と、インタフェース制御
装置に接続される外部装置との複数回のデータ転送を行
なう場合、データ処理システムの中央処理装置がまず第
１番目のデータ転送の転送開始アドレス及び転送レンジ
をインタフェース制御装置に設定し、前記インタフェー
ス制御装置はその設定された転送開始アドレス及び転送
レンジにより、前記記憶装置と前記外部装置とのデータ
転送をＤＭＡ （メモリ直接アクセス）方式、で実行す
る。そして、前記第１のデータ転送が終了したならば、
中央処理装置は第２のデータ転送の転送開始アドレス及
び転送レンジを前記インタフェース制御回路に設定し、
インタフェース制御装置はその第２のデータ転送を実行
する。以下同様にして次々と複数回のデータ転送が実行
されていた。
装置に接続される外部装置との複数回のデータ転送を行
なう場合、データ処理システムの中央処理装置がまず第
１番目のデータ転送の転送開始アドレス及び転送レンジ
をインタフェース制御装置に設定し、前記インタフェー
ス制御装置はその設定された転送開始アドレス及び転送
レンジにより、前記記憶装置と前記外部装置とのデータ
転送をＤＭＡ （メモリ直接アクセス）方式、で実行す
る。そして、前記第１のデータ転送が終了したならば、
中央処理装置は第２のデータ転送の転送開始アドレス及
び転送レンジを前記インタフェース制御回路に設定し、
インタフェース制御装置はその第２のデータ転送を実行
する。以下同様にして次々と複数回のデータ転送が実行
されていた。
このように従来のインタフェース制御装置による記憶装
置と外部装置とのデータ転送において、複数回のデータ
転送を連続して行なう場合には、必らず中央処理装置が
インタフェース制御装置に対して、転送回数と同数回の
転送開始アドレス及び転送レンジの設定を行なわなけれ
ばなら々かった０ 〈発明の目的〉 この発明の目的は、記憶装置とのデータ転送の転送開始
アドレス及び転送レンジを外部装置よシ設定することが
できるインタフェース制御装置を提供することにある。
置と外部装置とのデータ転送において、複数回のデータ
転送を連続して行なう場合には、必らず中央処理装置が
インタフェース制御装置に対して、転送回数と同数回の
転送開始アドレス及び転送レンジの設定を行なわなけれ
ばなら々かった０ 〈発明の目的〉 この発明の目的は、記憶装置とのデータ転送の転送開始
アドレス及び転送レンジを外部装置よシ設定することが
できるインタフェース制御装置を提供することにある。
すなわち、この発明の目的はデー・夕転送の転送開始ア
ドレス及び転送レン・ジを中央処理装置のみではなく、
外部装置力・らも設定することができることにより、複
数のデータ転送を一度の中央処理装置からの指令により
実行できることを可能とするインタフェース制御装置を
提供することにある。
ドレス及び転送レン・ジを中央処理装置のみではなく、
外部装置力・らも設定することができることにより、複
数のデータ転送を一度の中央処理装置からの指令により
実行できることを可能とするインタフェース制御装置を
提供することにある。
〈発明の概要〉
この発明によれば、データ処理システムの記憶装置及び
中央処理装置とに共通入出カッくスを介して接続される
と共に、外部装置とも接続されるインタフェース制御装
置において、中央処理装置より設定される転送開始アド
レスと外部装置より設定される転送開始アドレスとを選
択するアドレス選択回路と、そのアドレス選択回路の出
力を格納するアドレスカウンタと、中央処理装置より設
定される転送レンジと外部装置より設定される転送レン
ジとを選択するレンジ選択回路と、そのレンジ選択回路
の出力を格納するし／ジカウンタとを有し、中央処理装
置及び外部装置のいずれからもデータ転送の転送開始ア
ドレス及び転送レンジを設定できるように構成される。
中央処理装置とに共通入出カッくスを介して接続される
と共に、外部装置とも接続されるインタフェース制御装
置において、中央処理装置より設定される転送開始アド
レスと外部装置より設定される転送開始アドレスとを選
択するアドレス選択回路と、そのアドレス選択回路の出
力を格納するアドレスカウンタと、中央処理装置より設
定される転送レンジと外部装置より設定される転送レン
ジとを選択するレンジ選択回路と、そのレンジ選択回路
の出力を格納するし／ジカウンタとを有し、中央処理装
置及び外部装置のいずれからもデータ転送の転送開始ア
ドレス及び転送レンジを設定できるように構成される。
〈実施例〉
次にこの発明について図面を参照して詳細に説明する。
第１図はこの発明をデータ処理システムに適用した場合
を示す。インタフェース制御装置１０４は共通入出力バ
ス１０３を介して中央処理装置１０１及び記憶装置１０
２と接続されており、また外部装置１０５とも接続され
ている。このシステムにおいて、複数回のデータ転送を
一回の中央処理装置よりのデータ転送指令によりインタ
フェース制御装置が実行する場合について第２図を併用
して説明する。
を示す。インタフェース制御装置１０４は共通入出力バ
ス１０３を介して中央処理装置１０１及び記憶装置１０
２と接続されており、また外部装置１０５とも接続され
ている。このシステムにおいて、複数回のデータ転送を
一回の中央処理装置よりのデータ転送指令によりインタ
フェース制御装置が実行する場合について第２図を併用
して説明する。
第２図は記憶装置１０２の記憶領域を示した図で、デー
タ転送指定語領域２０１及び１つあるいは複数のデータ
転送領域２０５ａ〜２０５ｎを含んでいる。データ転送
指定語領域２０１は１つあるいは複数のデータ転送指定
語２０２ａ〜２０２ｎから構成される。第１のデータ転
送指定語２０２ａは、第１のデータ転送領域２０５ａの
先頭アドレスを示す第１のデータ転送開始アドレス２０
３ａ 、及び第１のデータ転送領域のレンジ数を示す第
１の転送レンジ２０４ａとを含んでいる。
タ転送指定語領域２０１及び１つあるいは複数のデータ
転送領域２０５ａ〜２０５ｎを含んでいる。データ転送
指定語領域２０１は１つあるいは複数のデータ転送指定
語２０２ａ〜２０２ｎから構成される。第１のデータ転
送指定語２０２ａは、第１のデータ転送領域２０５ａの
先頭アドレスを示す第１のデータ転送開始アドレス２０
３ａ 、及び第１のデータ転送領域のレンジ数を示す第
１の転送レンジ２０４ａとを含んでいる。
以下同様に第ｎ番目のデータ転送指定語２０２ｎは、第
ｎのデータ転送領域２０５ｎの先頭アドレスを示す第ｎ
番目の転送開始アドレス２０３ｎ及び第ｎのデータ転送
領域２０５ｎのレンジ数を示す第ｎ番目の転送レンジ２
０４ｎとを含んでいる。
ｎのデータ転送領域２０５ｎの先頭アドレスを示す第ｎ
番目の転送開始アドレス２０３ｎ及び第ｎのデータ転送
領域２０５ｎのレンジ数を示す第ｎ番目の転送レンジ２
０４ｎとを含んでいる。
第１図に示したデータ処理システムにおいて、第２図で
示した複数のデータ転送領域２０５ａ〜２０５ｎへのデ
ータ転送を行なう場合、まず中央処理装置１０１は、イ
ンタフェース制御装置１０４に対しデータ転送指定語領
域２０１の転送開始アドレス及び転送レンジを設定する
。インタフェース制御装置１０４は、中央処理装置１０
１よシ設定された前記転送開始アドレス及び転送レンジ
にもとづき、記憶装置１０２から外部装置１０５へ、デ
ータ転送指定語領域２０１の内容である複数のデータ転
送指定語２０２ａ〜２０２ｎを転送する。
示した複数のデータ転送領域２０５ａ〜２０５ｎへのデ
ータ転送を行なう場合、まず中央処理装置１０１は、イ
ンタフェース制御装置１０４に対しデータ転送指定語領
域２０１の転送開始アドレス及び転送レンジを設定する
。インタフェース制御装置１０４は、中央処理装置１０
１よシ設定された前記転送開始アドレス及び転送レンジ
にもとづき、記憶装置１０２から外部装置１０５へ、デ
ータ転送指定語領域２０１の内容である複数のデータ転
送指定語２０２ａ〜２０２ｎを転送する。
外部装置１０５は前記データ転送指定語を受取ったなら
ば、第１のデータ転送領域２０５ａへのデータ転送を行
なうために、第１のデータ転送指定語２０２ａの内容で
ある第１の転送開始アドレス２０３ａ及び第゛１の転送
レンジ２０４ａをインタフェース制御装置１０５に対し
設定する。インタフェース制御装置１０４は外部装置１
０５より設定された転送開始アドレス２０３ａ及び転送
レンジ２０４ａにもとづき、記憶装置１０２のデータ転
送領域２０５ａへのデータ転送を実行する。
ば、第１のデータ転送領域２０５ａへのデータ転送を行
なうために、第１のデータ転送指定語２０２ａの内容で
ある第１の転送開始アドレス２０３ａ及び第゛１の転送
レンジ２０４ａをインタフェース制御装置１０５に対し
設定する。インタフェース制御装置１０４は外部装置１
０５より設定された転送開始アドレス２０３ａ及び転送
レンジ２０４ａにもとづき、記憶装置１０２のデータ転
送領域２０５ａへのデータ転送を実行する。
外部装置１０５は第１のデータ転送領域２０５ａへのＤ
ＭＡ方式によるデータ転送が終了したならば、第２のデ
ータ転送領域２０５ｂへのデータ転送を行なうために、
第２のデータ転送指定語２０２ｂの内容である第２の転
送開始アドレス２０３ｂ及び第２の転送レンジ２０４ｂ
をインタフェース制御装置１０４に設定する。インタフ
ェース制御装置１０４は前回と同様にして第２のデータ
転送領域２０５ｂへのデータ転送を行なう。
ＭＡ方式によるデータ転送が終了したならば、第２のデ
ータ転送領域２０５ｂへのデータ転送を行なうために、
第２のデータ転送指定語２０２ｂの内容である第２の転
送開始アドレス２０３ｂ及び第２の転送レンジ２０４ｂ
をインタフェース制御装置１０４に設定する。インタフ
ェース制御装置１０４は前回と同様にして第２のデータ
転送領域２０５ｂへのデータ転送を行なう。
以下同様にして最後のデータ転送指定語である第ｎ番目
のデータ転送指定語２０５ｎの内容である第ｎ番目の転
送開始アドレス２０３ｎ及び第ｎ番目の転送レンジ２０
４ｎにもとづき、第ｎ番目のデータ転送領域２０５ｎへ
のデータ転送を実行して、−一連のデータ転送を終了す
る０ このように、外部装置１０５よりデータ転送の転送開始
アドレス及び転送レンジを設定できるこの発明のインタ
フェース制御装置を用いることにより、複数のデータ転
送を一度の中央処理装置の指令により行なうことか可能
となる。
のデータ転送指定語２０５ｎの内容である第ｎ番目の転
送開始アドレス２０３ｎ及び第ｎ番目の転送レンジ２０
４ｎにもとづき、第ｎ番目のデータ転送領域２０５ｎへ
のデータ転送を実行して、−一連のデータ転送を終了す
る０ このように、外部装置１０５よりデータ転送の転送開始
アドレス及び転送レンジを設定できるこの発明のインタ
フェース制御装置を用いることにより、複数のデータ転
送を一度の中央処理装置の指令により行なうことか可能
となる。
次に第３図に示すこの発明のインタフェース制御装置の
実施例を説明する。共通入出力・ζス側インタフェース
制御回路３０１は共通入出カッくス１０３とのイタフェ
ースの論理的制御を行なう回路であり、中央処理装置１
０１より設定される転送開始アドレス３１１及び転送レ
ンジ３１２はこの回路３０１を介してアドレス選択回路
３０４及びレッジ選択回路３０５−＼それぞれ入力され
る。
実施例を説明する。共通入出力・ζス側インタフェース
制御回路３０１は共通入出カッくス１０３とのイタフェ
ースの論理的制御を行なう回路であり、中央処理装置１
０１より設定される転送開始アドレス３１１及び転送レ
ンジ３１２はこの回路３０１を介してアドレス選択回路
３０４及びレッジ選択回路３０５−＼それぞれ入力され
る。
外部装置側インタフェース制御回路３０２は外部装置１
０５とのインタフェースの論理的制御を行なう回路であ
シ、外部装置１０５よシ設定される転送開始アドレス３
１３及び転送レンジ３１４はこの回路３０２を介してア
ドレス選択回路３０４及びレンジ選択回路３０５へそれ
ぞれ入力される。
０５とのインタフェースの論理的制御を行なう回路であ
シ、外部装置１０５よシ設定される転送開始アドレス３
１３及び転送レンジ３１４はこの回路３０２を介してア
ドレス選択回路３０４及びレンジ選択回路３０５へそれ
ぞれ入力される。
アドレスカウンタ３０６及びレンジカウンタ３０７はそ
れぞれ転送開始アドレス及び転送レンジを格納するため
のカウンタであり、アドレス選択回路３０４及びレンジ
選択回路３０５によシ、中央処理装置１０１より設定さ
れる転送開始アドレス３１１及び転送レンジ３１２．あ
るいは外部装置１０５よシ設定される転送開始アドレス
３１３及び転送レンジ３１４がそれぞれ選択されて格納
される。
れぞれ転送開始アドレス及び転送レンジを格納するため
のカウンタであり、アドレス選択回路３０４及びレンジ
選択回路３０５によシ、中央処理装置１０１より設定さ
れる転送開始アドレス３１１及び転送レンジ３１２．あ
るいは外部装置１０５よシ設定される転送開始アドレス
３１３及び転送レンジ３１４がそれぞれ選択されて格納
される。
データ転送制御回路３０３は、アドレスカウンタ３０６
及びし／ジカウンタ３０７の内容にもとづき、共通入出
力バス側インタフェース制御回路３０１及び外部装置側
インタフェース制御回路３０２を制御してデータ転送を
実行させる回路であり、この回路３０３によシ中央処理
装置１０１または外部装置１０５が指定する記憶装置１
０２のデータ転送領域とのデータ転送が行なわれる。
及びし／ジカウンタ３０７の内容にもとづき、共通入出
力バス側インタフェース制御回路３０１及び外部装置側
インタフェース制御回路３０２を制御してデータ転送を
実行させる回路であり、この回路３０３によシ中央処理
装置１０１または外部装置１０５が指定する記憶装置１
０２のデータ転送領域とのデータ転送が行なわれる。
〈効 果〉
以上説明したように、この発明によればインクフェース
制御装置がそれに接続される外部装置よりデータ転送の
転送開始アドレス及び転送レンジを設定できるようにす
ることによシ、一度の中央処理装置の指令により、複数
回のデータ転送を行なえるデータ処理システムを構築す
ることができるという効果がある。
制御装置がそれに接続される外部装置よりデータ転送の
転送開始アドレス及び転送レンジを設定できるようにす
ることによシ、一度の中央処理装置の指令により、複数
回のデータ転送を行なえるデータ処理システムを構築す
ることができるという効果がある。
第１図はこの発明のインタフェース制御装置を含むデー
タ処理システムの構成を示すブロック図、第２図は記憶
装置１０２の記憶領域を示す図、第３図はこの発明のイ
ンタフェース制御装置の具体的実施例を示すブロック図
である。 １０１・・中央処理装置、１０２・・記憶装置、１０３
・・・共通入出力バス、１０４・・・インタフェース制
御装置、１０５・・・外部装＆、２０１・・データ転送
指定語領域、２０２ａ〜２０２ｎ・・・データ転送指定
語、２０３ａ〜２０３ｎ・・・転送開始アドレス、２０
４ａ〜２０４ｎ・・・転送レンジ、２０５ａ〜２０５ｎ
・・データ転送領域、３０１・・・共通入出力バス側イ
ンタフェース制御回路、３０２・・・外部装置側インタ
フエース制御回路、３０３・・・データ転送制御回路、
３０４・・・アドレス選択回路、３ｏ５・・・レンジ選
択回路、３０６・・・アドレスカウンタ、３ｏ７・・・
レンジカウンタ、３１１ 、３１３・・・転送開始アド
レス、３１２ 、３１４・・・転送レンジ。 特許出願人 日本電気株式会社 代理人 草野 卓 ？３ 図 ３０′３
タ処理システムの構成を示すブロック図、第２図は記憶
装置１０２の記憶領域を示す図、第３図はこの発明のイ
ンタフェース制御装置の具体的実施例を示すブロック図
である。 １０１・・中央処理装置、１０２・・記憶装置、１０３
・・・共通入出力バス、１０４・・・インタフェース制
御装置、１０５・・・外部装＆、２０１・・データ転送
指定語領域、２０２ａ〜２０２ｎ・・・データ転送指定
語、２０３ａ〜２０３ｎ・・・転送開始アドレス、２０
４ａ〜２０４ｎ・・・転送レンジ、２０５ａ〜２０５ｎ
・・データ転送領域、３０１・・・共通入出力バス側イ
ンタフェース制御回路、３０２・・・外部装置側インタ
フエース制御回路、３０３・・・データ転送制御回路、
３０４・・・アドレス選択回路、３ｏ５・・・レンジ選
択回路、３０６・・・アドレスカウンタ、３ｏ７・・・
レンジカウンタ、３１１ 、３１３・・・転送開始アド
レス、３１２ 、３１４・・・転送レンジ。 特許出願人 日本電気株式会社 代理人 草野 卓 ？３ 図 ３０′３
Claims (1)
- （１）データ処理システムの記憶装置及−び中央処理装
置とに共通入出力バスを介して接続され、まだ外部装置
とも接続され、前記記憶装置とＤＭＡ転送を行うインタ
フェース制御装置において、前記中央処理装置よシ設定
される転送開始アドレスと前記外部装置より設定される
転送開始アドレスとを選択するアドレス選択回路と、そ
のアドレス選択回路の出力を格納するアドレスカウンタ
と、前記中央処理装置よシ設定される転送レンジと前記
外部装置より設定される転送レンジとを選択するレンジ
選択回路と、そのレンジ選択回路の出力を格納するレン
ジカウンタとを有し、前記中央処理装置及び前記外部装
置のいずれからもデータ転送の転送開始アドレス及び転
送レンジを設定できることを特徴としたインタフェース
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20936783A JPS60101663A (ja) | 1983-11-07 | 1983-11-07 | インタフエ−ス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20936783A JPS60101663A (ja) | 1983-11-07 | 1983-11-07 | インタフエ−ス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60101663A true JPS60101663A (ja) | 1985-06-05 |
Family
ID=16571760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20936783A Pending JPS60101663A (ja) | 1983-11-07 | 1983-11-07 | インタフエ−ス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101663A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003246107B2 (en) * | 2002-07-05 | 2006-02-09 | Daikin Industries, Ltd. | Outdoor unit of air conditioner |
| JP2009079871A (ja) * | 2007-09-27 | 2009-04-16 | Fujitsu General Ltd | 空気調和機の室外機 |
| JP2009109047A (ja) * | 2007-10-29 | 2009-05-21 | Fujitsu General Ltd | 空気調和機の室外機 |
-
1983
- 1983-11-07 JP JP20936783A patent/JPS60101663A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003246107B2 (en) * | 2002-07-05 | 2006-02-09 | Daikin Industries, Ltd. | Outdoor unit of air conditioner |
| JP2009079871A (ja) * | 2007-09-27 | 2009-04-16 | Fujitsu General Ltd | 空気調和機の室外機 |
| JP2009109047A (ja) * | 2007-10-29 | 2009-05-21 | Fujitsu General Ltd | 空気調和機の室外機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60101663A (ja) | インタフエ−ス制御装置 | |
| JPS6216289A (ja) | 読出し専用メモリ | |
| JPH04167039A (ja) | データ書き込み方式 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JP4571255B2 (ja) | 制御装置 | |
| JP2574019B2 (ja) | Ｄｍａ転送方式 | |
| JPS6054055A (ja) | 記憶装置 | |
| KR0130259Y1 (ko) | 고속의 화상처리를 위한 멀티 프로세싱 시스템 | |
| JPS58114384A (ja) | 記憶装置制御方式 | |
| JPS5851363A (ja) | ダイレクト・メモリ・アクセス回路 | |
| JPS6240744B2 (ja) | ||
| JPS6258356A (ja) | Ｄｍａ制御装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS6126699B2 (ja) | ||
| JPS6089256A (ja) | フアイル制御装置 | |
| JPH0520253A (ja) | データ処理装置 | |
| JPH01205227A (ja) | マイクロプログラム制御装置 | |
| JPS59206924A (ja) | 入出力制御装置 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPH0283717A (ja) | 端末装置制御方法 | |
| JPH02238533A (ja) | メモリ回路 | |
| JPH0527944A (ja) | データ書き込み・送出装置 | |
| JPS6321225B2 (ja) | ||
| JPH01211031A (ja) | マイクロプログラム制御装置 | |
| JPH0581179A (ja) | コントロールシステムおよびこのコントロールシステムに使用する駆動装置 |