JPH0527944A - データ書き込み・送出装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ書き込み・送出装置において、データ
の記憶容量を少なくし、かつデータの書き込み開始から
送出終了までの時間を短縮する。 【構成】 ２つのＲＡＭ１０１、１０２を設け、書き込
み制御部１０３によって、外部から与えられる書込アド
レスの上位アドレス１１３に基づいて２つのＲＡＭのう
ちの書き込み対象を決定し、この書き込み対象となった
ＲＡＭの書込アドレスの下位アドレス１１２で指定され
る領域に、書き込み制御信号１１４によって、外部から
与えられるデータ１１１を書き込む。また、出力制御部
１０４によって、書き込み対象となっていないＲＡＭを
データ出力可能状態とし、送出用パルスジェネレータ１
０５からの送出用アドレスによって、ＲＡＭに記憶され
たデータを送出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データをメモリに書き
込み、そのデータを送出するデータ書き込み・送出装置
に関する。

【０００２】

【従来の技術】例えば、中央処理装置（以下、ＣＰＵと
記す。）等の外部装置から出力されたデータを送信する
場合、外部装置からのデータを一旦ランダム・アクセス
・メモリ（以下、ＲＡＭと記す。）に書き込み、このデ
ータを所定のタイミング、速度で読み出して送出し、送
信する場合がある。

【０００３】図４は、このようなデータの書き込み・送
出を行う従来のデータ書き込み・送出装置を示すブロッ
ク図である。この図に示すように、データ書き込み・送
出装置は、ＲＡＭ２０１と、送出用パルスジェネレータ
（以下、送出用ＰＧと記す。）２０２とを備えている。
ＲＡＭ２０１は、データ入力端ＤＡＴＡ（Ｉ）、書込ア
ドレス入力端ＡＤＤ（Ｉ）、書込制御入力端ＷＥ、デー
タ出力端ＤＡＴＡ（Ｏ）、送出用アドレス入力端ＡＤＤ
（Ｏ）および出力許可制御入力端ＯＥを有している。Ｒ
ＡＭ２０１のデータ入力端ＤＡＴＡ（Ｉ）にはＣＰＵ等
の外部装置からの入力データ２１１が入力され、書込ア
ドレス入力端ＡＤＤ（Ｉ）には外部装置からの書込アド
レス２１２が入力され、書込制御入力端ＷＥには外部装
置からの書込制御信号２１３が入力されるようになって
いる。また、外部装置からの送出制御信号２１４が送出
用ＰＧ２０２に入力されるようになっている。送出用Ｐ
Ｇ２０２は送出制御信号２１４に応じて、ＲＡＭ２０１
の出力許可制御入力端ＯＥに出力許可信号を与えると共
に、送出用アドレス入力端ＡＤＤ（Ｏ）に連続的に変化
する送出用アドレスを与えるようになっている。この送
出用アドレスに応じてデータ出力端ＤＡＴＡ（Ｏ）から
出力データ２１５が出力される。

【０００４】図５は、図４に示す従来のデータ書き込み
・送出装置の動作を示すタイミングチャートである。こ
の図の（ａ）ないし（ｃ）に示すように、ＣＰＵ等の外
部装置からの入力データ２１１、書込アドレス２１２お
よび書込制御信号２１３が、それぞれＲＡＭ２０１のデ
ータ入力端ＤＡＴＡ（Ｉ）、書込アドレス入力端ＡＤＤ
（Ｉ）、書込制御入力端ＷＥに入力され、外部装置から
の入力データ２１１がＲＡＭ２０１に書き込まれる。Ｒ
ＡＭ２０１に全てのデータが書き込まれると、外部装置
から送出用ＰＧ２０２に送出制御信号２１４が送られ、
送出用ＰＧ２０２は送出制御信号２１４を受けて、ＲＡ
Ｍ２０１の出力許可制御入力端ＯＥに出力許可信号を与
えると共に送出用アドレス入力端ＡＤＤ（Ｏ）に送出用
アドレスを与え、この送出用アドレスに応じてデータ出
力端ＤＡＴＡ（Ｏ）からＲＡＭ２０１に記憶されたデー
タが出力データ２１５として出力される。

【０００５】このように従来のデータの書き込み・送出
制御方式では、ＲＡＭ２０１にデータを全て書き込み、
書き込み終了後にデータ送出するようにしていた。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
たような従来のデータの書き込み・送出制御方式では、
ＲＡＭ２０１の容量がデータの送出分必要となり、さら
に、データを全て書き終わらなければデータを送出でき
ず、送出が終了するまでも時間がかかるため、データの
書き込み開始から送出終了まで時間がかかるという問題
点があった。

【０００７】そこで本発明の目的は、データの記憶容量
が少なくて済み、かつデータの書き込み開始から送出終
了までの時間を短縮することのできるデータ書き込み・
送出装置を提供することにある。

【０００８】

【課題を解決するための手段】請求項１記載のデータ書
き込み・送出装置は、外部から与えられる書き込みアド
レスの下位アドレスにより、外部から与えられるデータ
の書き込み範囲を指定される書き込み可能な２つのメモ
リと、外部から与えられる書き込みアドレスの上位アド
レスにより２つのメモリのうちの書き込み対象となるメ
モリを決定すると共に、外部から与えられる書き込み制
御信号により、書き込み対象となったメモリに対するデ
ータの書き込み制御を行う書き込み制御部と、この書き
込み制御部の出力により２つのメモリのうちの書き込み
対象となっていないメモリをデータ出力可能状態とする
出力制御部と、この出力制御部の出力の変化をトリガと
して送出用アドレスを順次２つのメモリに与え、出力可
能状態となっているメモリに記憶されたデータを出力さ
せる送出用アドレス発生器とを備えたものである。

【０００９】このデータ書き込み・送出装置では、書き
込み制御部によって、外部から与えられる書き込みアド
レスの上位アドレスに基づいて２つのメモリのうちの書
き込み対象となるメモリが決定され、この書き込み対象
となったメモリに、書き込み制御信号に基づいてデータ
が書き込まれる。また、出力制御部によって、書き込み
対象となっていないメモリはデータ出力可能状態とさ
れ、送出用アドレス発生器から与えられる送出用アドレ
スに基づいて、出力可能状態となっているメモリに記憶
されたデータが出力される。

【００１０】請求項２記載の発明のデータ書き込み・送
出装置は、請求項１記載の発明における出力制御部が、
外部からの送出制御信号により２つのメモリの出力可能
状態を変更するようにしたものである。

【００１１】このデータ書き込み・送出装置では、外部
からの送出制御信号により２つのメモリの出力可能状態
が変更され、その結果、書き込みの終了したデータが強
制的に出力される。

【００１２】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１ないし図３は本発明の一実施例に係
る。

【００１３】図１は本実施例のデータ書き込み・送出装
置を示すブロック図である。このデータ書き込み・送出
装置は、ＣＰＵ等の外部装置から与えられる書込アドレ
スの下位アドレス１１２により、外部装置から与えられ
るデータ１１１の書き込み範囲を指定される２つのＲＡ
Ｍ１０１、１０２と、外部装置から与えられる書込アド
レスの上位アドレス１１３により２つのＲＡＭ１０１、
１０２のうちの書き込み対象となるＲＡＭを決定すると
共に、外部装置から与えられる書込制御信号１１４によ
り、書き込み対象となったＲＡＭに対するデータの書き
込み制御を行う書込制御部１０３とを備えている。デー
タ書き込み・送出装置は、更に、書込制御部１０３の出
力により２つのＲＡＭ１０１、１０２のうちの書き込み
対象となっていないＲＡＭをデータ出力可能状態とする
と共に、外部装置からの送出制御信号１１５により２つ
のＲＡＭ１０１、１０２の出力可能状態を変更する出力
制御部１０４と、この出力制御部１０４の出力の変化を
トリガとして送出用アドレス１２５を順次２つのＲＡＭ
１０１、１０２に与え、出力可能状態となっているＲＡ
Ｍに記憶されたデータを出力させる送出用アドレス発生
器としての送出用ＰＧ１０５とを備えている。

【００１４】ＲＡＭ１０１、１０２は、それぞれ、デー
タ入力端ＤＡＴＡ（Ｉ）、書込アドレス入力端ＡＤＤ
（Ｉ）、書込制御入力端ＷＥ、データ出力端ＤＡＴＡ
（Ｏ）、送出用アドレス入力端ＡＤＤ（Ｏ）および出力
許可制御入力端ＯＥを有している。各ＲＡＭ１０１、１
０２のデータ入力端ＤＡＴＡ（Ｉ）には外部装置からの
入力データ１１１が入力され、書込アドレス入力端ＡＤ
Ｄ（Ｉ）には外部装置からの書込アドレスの下位アドレ
ス１１２が入力されるようになっている。

【００１５】書込制御部１０３は、外部装置から与えら
れる書込アドレスの上位アドレス１１３により２つのＲ
ＡＭ１０１、１０２のうちの書き込み対象となるＲＡＭ
を決定し、書き込み対象となったＲＡＭの書込制御入力
端ＷＥに対して、書込制御制御信号１１４に基づく書込
制御信号１２１または１２２を送るようになっている。
書き込み対象となったＲＡＭでは、書込制御信号１２１
または１２２に応じて、下位アドレス１１２で指定され
た領域に入力データ１１１が書き込まれる。

【００１６】書込制御部１０３からの書込制御信号１２
１、１２２は、出力制御部１０４にも入力されるように
なっている。この出力制御部１０４は、書込制御信号１
２１、１２２によってＲＡＭの書き込み対象が変わる
と、その変化をトリガとして、書き込み対象となってい
ないＲＡＭの出力許可制御入力端ＯＥに対して、出力許
可信号１２３または１２４を送り、書き込み対象となっ
ていないＲＡＭをデータ出力可能状態とするようになっ
ている。また、出力制御部１０４は、外部装置からの送
出制御信号１１５が入力されたときには、強制的に２つ
のＲＡＭ１０１、１０２の出力可能状態を変更するよう
になっている。

【００１７】出力制御部１０４からの出力許可信号１２
３、１２４は、送出用ＰＧ１０５にも入力されるように
なっている。この送出用ＰＧ１０５は、出力許可信号１
２３、１２４によって出力可能状態が変わると、その変
化をトリガとして、連続的に変化する送出用アドレス１
２５を出力し、この送出用アドレス１２５は順次２つの
ＲＡＭ１０１、１０２の送出用アドレス入力端ＡＤＤ
（Ｏ）に入力されるようになっている。この送出用アド
レス１２５に応じて、出力可能状態となっているＲＡＭ
のデータ出力端ＤＡＴＡ（Ｏ）から出力データ１１６が
出力されるようになっている。また、送出用ＰＧ１０５
は、データを送出し終わると送出完了信号１２６を出力
制御部１０４へ送り、出力制御部１０４は送出完了信号
１２６を入力するとＲＡＭに対する出力許可信号１２３
または１２４の出力を停止するようになっている。

【００１８】次に、図２および図３を参照して、本実施
例の動作について説明する。図２は本実施例のデータ書
き込み・送出装置の動作を示すタイミングチャート、図
３は本実施例におけるメモリマップ上の制御イメージを
示す説明図である。

【００１９】図２の（ａ）および（ｂ）に示すような、
ＣＰＵ等の外部装置からの入力データ１１１および書込
アドレスの下位アドレス１１２は、それぞれ、各ＲＡＭ
１０１、１０２のデータ入力端ＤＡＴＡ（Ｉ）および書
込アドレス入力端ＡＤＤ（Ｉ）に入力される。また、図
２の（ｃ）に示すような、外部装置からの書込アドレス
の上位アドレス１１３および書込制御信号１１４は、書
込制御部１０３に入力される。この書込制御部１０３
は、上位アドレス１１３により２つのＲＡＭ１０１、１
０２のうちの書き込み対象となるＲＡＭを交互に切り換
え、ＲＡＭ１０１が書き込み対象のときは図２の（ｄ）
に示す書込制御信号１２１をＲＡＭ１０１の書込制御入
力端ＷＥに与え、ＲＡＭ１０２が書き込み対象のときは
図２の（ｅ）に示す書込制御信号１２２をＲＡＭ１０２
の書込制御入力端ＷＥに与える。これにより、書き込み
対象となったＲＡＭには、下位アドレス１１２で指定さ
れた領域に入力データ１１１が書き込まれる。

【００２０】上位アドレス１１３が変化しＲＡＭの書き
込み対象が変わると、その変化をトリガとして出力制御
部１０４は、図２の（ｆ）に示す出力許可信号１２３ま
たは図２の（ｉ）に示す出力許可信号１２４によって、
前回書き込み対象であったＲＡＭを出力可能状態とす
る。また、出力可能状態の変化をトリガとして送出用Ｐ
Ｇ１０５は、ＲＡＭ１０１、１０２に与える送出用アド
レスを変化させ、図２の（ｇ）または（ｊ）に示すよう
に、出力可能状態となっているＲＡＭからデータを出力
させる。データを送出し終わると送出用ＰＧ１０５は、
図２の（ｈ）に示す送出完了信号１２６を出力制御部１
０４へ送り、これに応じて出力制御部１０４は、図２の
（ｆ）または（ｉ）に示すように、出力許可信号１２３
または１２４の出力を停止する。

【００２１】以上の動作を繰り返すことにより、外部装
置からの書き込み制御によって上位アドレス１１３が変
化する毎に、ＲＡＭ１０１、１０２に交互にデータが書
き込まれると同時に、書き込み対象となっていないＲＡ
Ｍの内容は送出用ＰＧ１０５によって一通り送出され
る。データ書き込み・送出装置からの出力データ１１６
は、図２の（ｌ）に示すようにＲＡＭ１０１、１０２か
ら交互に出力される出力データを合わせたものとなる。

【００２２】また、図２の（ｋ）に示すように、外部装
置から送出制御信号１１５が送られてくると、出力制御
部１０４は、出力許可信号１２３、１２４によって、強
制的にＲＡＭの出力可能状態を変化させ、この変化によ
り、送出用ＰＧ１０５がＲＡＭからのデータの送出を開
始する。従って、書き込みが終了したデータを強制的に
送出することができる。

【００２３】以上の動作により、外部装置からの書き込
み制御によって、書込アドレスの上位アドレスが順次変
化する毎に、書き込みが終了したデータの内容は自動的
に送出され、最後のデータも外部装置からの送出制御に
より送出される。

【００２４】ここで、図３を用いて本実施例によるメモ
リマップ上の制御イメージを説明する。本実施例のデー
タ書き込み・送出装置によれば、まず、（ａ）に示すよ
うにメモリマップ１０上の所定のアドレスの領域１１に
外部装置からの書き込み制御によってデータが書き込ま
れる。次に、（ｂ）に示すように、領域１１の次の上位
アドレスの領域１２に外部装置からの書き込み制御によ
ってデータが書き込まれると共に、領域１１のデータは
送出用ＰＧ１０５によって送出される。次に、（ｃ）に
示すように、領域１２の次の上位アドレスの領域１３に
外部装置からの書き込み制御によってデータが書き込ま
れると共に、領域１２のデータは送出用ＰＧ１０５によ
って送出される。以上の動作が繰り返えされ、書き終え
たデータが順次送出される。（ｄ）に示すように、仮に
領域１３に書き込まれたデータが最後のデータであると
すると、この領域１３のデータは外部装置からの送出制
御によって送出される。

【００２５】このように本実施例によれば、回路構成と
してＲＡＭ１０１、１０２、書込制御部１０３、出力制
御部１０４および送出用ＰＧ１０５の論理素子を用い、
ＲＡＭ１０１、１０２の書き込みと送出を同時に行うの
で、従来のデータ書き込み・送出方式に比べＲＡＭの記
憶容量は少なくて済む。また、書き終えたデータを順次
送出することができるので、データの書き込み開始から
送出終了までの時間を短縮することができる。

【００２６】

【発明の効果】以上説明したように本発明によれば、デ
ータを書き込み、そのデータを送出するデータ書き込み
・送出装置において、２つのメモリに交互にデータを書
き込むと共に書き込み対象となっていないメモリからデ
ータを送出するようにしたので、データの記憶容量が少
なくて済み、かつデータの書き込み開始から送出終了ま
での時間を短縮することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のデータ書き込み・送出装置
を示すブロック図である。

【図２】図１のデータ書き込み・送出装置の動作を示す
タイミングチャートである。

【図３】一実施例におけるメモリマップ上の制御イメー
ジを示す説明図である。

【図４】従来のデータ書き込み・送出装置を示すブロッ
ク図である。

【図５】従来のデータ書き込み・送出装置の動作を示す
タイミングチャートである。

【符号の説明】

１０１、１０２ ＲＡＭ １０３ 書込制御部 １０４ 出力制御部 １０５ 送出用ＰＧ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 外部から与えられる書き込みアドレスの
   下位アドレスにより、外部から与えられるデータの書き
   込み範囲を指定される書き込み可能な２つのメモリと、 外部から与えられる書き込みアドレスの上位アドレスに
   より前記２つのメモリのうちの書き込み対象となるメモ
   リを決定すると共に、外部から与えられる書き込み制御
   信号により、書き込み対象となったメモリに対する前記
   データの書き込み制御を行う書き込み制御部と、 この書き込み制御部の出力により前記２つのメモリのう
   ちの書き込み対象となっていないメモリをデータ出力可
   能状態とする出力制御部と、 この出力制御部の出力の変化をトリガとして送出用アド
   レスを順次前記２つのメモリに与え、出力可能状態とな
   っているメモリに記憶されたデータを出力させる送出用
   アドレス発生器とを具備することを特徴とするデータ書
   き込み・送出装置。
2. 【請求項２】 前記出力制御部は、外部からの送出制御
   信号により前記２つのメモリの出力可能状態を変更する
   ことを特徴とする請求項１記載のデータ書き込み・送出
   装置。