JPH05282858A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH05282858A JPH05282858A JP4074960A JP7496092A JPH05282858A JP H05282858 A JPH05282858 A JP H05282858A JP 4074960 A JP4074960 A JP 4074960A JP 7496092 A JP7496092 A JP 7496092A JP H05282858 A JPH05282858 A JP H05282858A
- Authority
- JP
- Japan
- Prior art keywords
- active level
- write
- address strobe
- strobe signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】ライトパービットモードの高速化をはかる。
【構成】書込み制御信号ＷＥを、カラムアドレスストロ
ーブ信号ＣＡＳの能動レベルへの変化時の所定期間及び
能動レベルの後半の所定の期間能動レベルとなるように
し、ライトパービット判定制御回路４により、カラムア
ドレスストローブ信号ＣＡＳの能動レベルへの変化時に
書込み制御信号ＷＥが能動レベルであれば書込み制御回
路５のマスクレジスタの内容をマスクデータで設定す
る。カラムアドレスストローブ信号ＣＡＳの能動レベル
の後半の書込み制御信号ＷＥの能動レベルのときマスク
レジスタの内容に従って書込み用のデータをメモリセル
アレイ１の所定のアドレスに書込む。
ーブ信号ＣＡＳの能動レベルへの変化時の所定期間及び
能動レベルの後半の所定の期間能動レベルとなるように
し、ライトパービット判定制御回路４により、カラムア
ドレスストローブ信号ＣＡＳの能動レベルへの変化時に
書込み制御信号ＷＥが能動レベルであれば書込み制御回
路５のマスクレジスタの内容をマスクデータで設定す
る。カラムアドレスストローブ信号ＣＡＳの能動レベル
の後半の書込み制御信号ＷＥの能動レベルのときマスク
レジスタの内容に従って書込み用のデータをメモリセル
アレイ１の所定のアドレスに書込む。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関
し、特にライトパービットモードを有する半導体メモリ
装置に関する。
し、特にライトパービットモードを有する半導体メモリ
装置に関する。
【０００２】
【従来の技術】従来、この種の半導体メモリ装置は、一
例として図４及び図５に示すように、カラムアドレスス
トローブ信号ＣＡＳが高レベルの非能動レベルでローア
ドレスストローブ信号ＲＡＳが高レベルの非能動レベル
から低レベルの能動レベルへ変化するとき、書込み制御
信号ＷＥが低レベルの能動レベルであればライトパービ
ットモードと判定し、能動レベルのライトパービットモ
ード信号ＷＰＢを発生し、ローアドレスストローブ信号
ＲＡＳ及びカラムアドレスストローブ信号ＣＡＳが共に
能動レベルで書込み制御信号ＷＥが能動レベルのとき能
動レベルの書込み許可信号ＷＡを出力するライトパービ
ットモード判定制御回路４ａと、マスクレジスタを備え
ライトパービットモード信号ＷＰＢが能動レベルのとき
入力されたデータＤＩ（マスクデータＭＤ）に応じてマ
スクレジスタの内容を設定し書込み許可信号ＷＡが能動
レベルのときこのマスレジスタの設定内容に従って入力
されたデータＤＩ（書込み用のデータＷＤ）を出力する
書込み制御回路５と、この書込み制御回路５からの書込
み用のデータＷＤを行選択回路２及び列選択回路３によ
り指定されたメモリセルアレイ１の指定されたアドレス
からデータを読出す書込み・読出し回路６とを有する構
成となっていた。
例として図４及び図５に示すように、カラムアドレスス
トローブ信号ＣＡＳが高レベルの非能動レベルでローア
ドレスストローブ信号ＲＡＳが高レベルの非能動レベル
から低レベルの能動レベルへ変化するとき、書込み制御
信号ＷＥが低レベルの能動レベルであればライトパービ
ットモードと判定し、能動レベルのライトパービットモ
ード信号ＷＰＢを発生し、ローアドレスストローブ信号
ＲＡＳ及びカラムアドレスストローブ信号ＣＡＳが共に
能動レベルで書込み制御信号ＷＥが能動レベルのとき能
動レベルの書込み許可信号ＷＡを出力するライトパービ
ットモード判定制御回路４ａと、マスクレジスタを備え
ライトパービットモード信号ＷＰＢが能動レベルのとき
入力されたデータＤＩ（マスクデータＭＤ）に応じてマ
スクレジスタの内容を設定し書込み許可信号ＷＡが能動
レベルのときこのマスレジスタの設定内容に従って入力
されたデータＤＩ（書込み用のデータＷＤ）を出力する
書込み制御回路５と、この書込み制御回路５からの書込
み用のデータＷＤを行選択回路２及び列選択回路３によ
り指定されたメモリセルアレイ１の指定されたアドレス
からデータを読出す書込み・読出し回路６とを有する構
成となっていた。
【０００３】このライトパービットモードは、１サイク
ルで１つずつの行アドレス，列アドレスを指定して書込
みを行う通常のライトモードで行なわれ、１つの行アド
レスに対して複数の列アドレスを指定して書込みを行う
ページモードでは行っていなかった。
ルで１つずつの行アドレス，列アドレスを指定して書込
みを行う通常のライトモードで行なわれ、１つの行アド
レスに対して複数の列アドレスを指定して書込みを行う
ページモードでは行っていなかった。
【０００４】なお、この半導体メモリ装置においては、
ローアドレスストローブ信号ＲＡＳが非能動レベルに変
化するとき書込み制御回路５のマスクレジスタはノンマ
スク状態にリセットされる。また、ローアドレスストロ
ーブ信号ＲＡＳが能動レベルに変化するとき書込み制御
信号ＷＥが非能動レベルであればライトパービットモー
ド信号ＷＰＢは非能動レベルのままとなり、書込み制御
回路５のマスクレジスタは設定されずノンマスク状態の
ままとなり、通常の書込みモードとして動作する。
ローアドレスストローブ信号ＲＡＳが非能動レベルに変
化するとき書込み制御回路５のマスクレジスタはノンマ
スク状態にリセットされる。また、ローアドレスストロ
ーブ信号ＲＡＳが能動レベルに変化するとき書込み制御
信号ＷＥが非能動レベルであればライトパービットモー
ド信号ＷＰＢは非能動レベルのままとなり、書込み制御
回路５のマスクレジスタは設定されずノンマスク状態の
ままとなり、通常の書込みモードとして動作する。
【０００５】
【発明が解決しようとする課題】この従来の半導体メモ
リ装置においては、１サイクルで１行アドレス、１列ア
ドレスを指定して書込み通常のライトモードと同様のラ
イトパービットモードとなっているので、グラフィック
ディスプレイ等における１ライン中の所定の範囲のデー
タを連続して書換えるような場合、１ドットごとに行ア
ドレス，列アドレスを指定する必要があるため、高速動
作ができないという欠点があった。
リ装置においては、１サイクルで１行アドレス、１列ア
ドレスを指定して書込み通常のライトモードと同様のラ
イトパービットモードとなっているので、グラフィック
ディスプレイ等における１ライン中の所定の範囲のデー
タを連続して書換えるような場合、１ドットごとに行ア
ドレス，列アドレスを指定する必要があるため、高速動
作ができないという欠点があった。
【０００６】本発明の目的は、ライトパービットモード
の動作を高速化した半導体メモリ装置を提供することに
ある。
の動作を高速化した半導体メモリ装置を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明の半導体メモリ装
置は、ローアドレスストローブ信号が能動レベルでカラ
ムアドレスストローブ信号が非能動レベルから能動レベ
ルへと変化するとき書込み制御信号が能動レベルであれ
ば能動レベルのライトパービットモード信号を出力し前
記カラムアドレスストローブ信号及び書込み制御信号が
能動レベルのとき能動レベルの書込み許可信号を出力す
るライトパービットモード判定制御回路と、マスクレジ
スタを備え前記ライトパービットモード信号が能動レベ
ルになったとき供給されたマスクデータに従って前記マ
スクレジスタの内容を設定し前記書込み許可信号が能動
レベルのとき前記マスクレジスタの内容に応じて供給さ
れた書込み用のデータを出力する書込み制御回路と、こ
の書込み制御回路からの書込み用のデータをメモリセル
アレイの所定のアドレスに書込む書込み回路とを含み、
前記書込み制御信号を、前記ローアドレスストローブ信
号が能動レベルのときの前記カラムアドレスストローブ
信号の各能動レベルと対応して、このローアドレススト
ローブ信号の非能動レベルから能動レベルへの変化前か
ら変化後の所定の期間及び能動レベルの後半の所定の期
間能動レベルとなるようにした構成を有している。
置は、ローアドレスストローブ信号が能動レベルでカラ
ムアドレスストローブ信号が非能動レベルから能動レベ
ルへと変化するとき書込み制御信号が能動レベルであれ
ば能動レベルのライトパービットモード信号を出力し前
記カラムアドレスストローブ信号及び書込み制御信号が
能動レベルのとき能動レベルの書込み許可信号を出力す
るライトパービットモード判定制御回路と、マスクレジ
スタを備え前記ライトパービットモード信号が能動レベ
ルになったとき供給されたマスクデータに従って前記マ
スクレジスタの内容を設定し前記書込み許可信号が能動
レベルのとき前記マスクレジスタの内容に応じて供給さ
れた書込み用のデータを出力する書込み制御回路と、こ
の書込み制御回路からの書込み用のデータをメモリセル
アレイの所定のアドレスに書込む書込み回路とを含み、
前記書込み制御信号を、前記ローアドレスストローブ信
号が能動レベルのときの前記カラムアドレスストローブ
信号の各能動レベルと対応して、このローアドレススト
ローブ信号の非能動レベルから能動レベルへの変化前か
ら変化後の所定の期間及び能動レベルの後半の所定の期
間能動レベルとなるようにした構成を有している。
【０００８】また、ローアドレスストローブ信号が能動
レベルのときカラムアドレスストローブ信号が複数回能
動レベルとなるときの書込み制御信号を、前記カラムア
ドレスストローブ信号の複数の能動レベルのうちの奇数
回目の能動レベルへの変化前から変化後の所定の期間及
び偶数回目の能動レベルの後半の所定の期間能動レベル
となるようにした構成を有している。
レベルのときカラムアドレスストローブ信号が複数回能
動レベルとなるときの書込み制御信号を、前記カラムア
ドレスストローブ信号の複数の能動レベルのうちの奇数
回目の能動レベルへの変化前から変化後の所定の期間及
び偶数回目の能動レベルの後半の所定の期間能動レベル
となるようにした構成を有している。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の第１の実施例のブロック
図、図２はこの実施例の各部信号のタイミング図であ
る。
図、図２はこの実施例の各部信号のタイミング図であ
る。
【００１１】この実施例が図４及び図５に示された従来
の半導体メモリ装置を相違する点は、ライトピービット
モード判定制御回路４を、ローアドレスストローブ信号
ＲＡＳが能動レベルでカラムアドレスストローブ信号Ｃ
ＡＳが非能動レベルから能動レベルへと変化するとき書
込み制御信号ＷＥが能動レベルであれば能動レベルのラ
イトピービットモード信号ＷＰＢを出力しカラムアドレ
スストローブ信号ＣＡＳ及び書込み制御信号ＷＥが能動
レベルのとき能動レベルの書込み許可信号ＷＥを出力す
る回路とし、書込み制御信号ＷＥを、ロードアドレスス
トローブ信号ＲＡＳが能動レベルのときのカラムアドレ
スストローブ信号ＣＡＳの各能動レベルの対応して、こ
のカラムアドレスストローブ信号ＣＡＳの非能動レベル
から能動レベルへの変化前から変化後の所定の期間及び
能動レベルの後半の所定の期間能動レベルとなるように
設定した点にある。なお書込み制御信号ＷＥの制御は、
図示してないが、この半導体メモリ装置全体を制御する
制御回路によって行なわれる。
の半導体メモリ装置を相違する点は、ライトピービット
モード判定制御回路４を、ローアドレスストローブ信号
ＲＡＳが能動レベルでカラムアドレスストローブ信号Ｃ
ＡＳが非能動レベルから能動レベルへと変化するとき書
込み制御信号ＷＥが能動レベルであれば能動レベルのラ
イトピービットモード信号ＷＰＢを出力しカラムアドレ
スストローブ信号ＣＡＳ及び書込み制御信号ＷＥが能動
レベルのとき能動レベルの書込み許可信号ＷＥを出力す
る回路とし、書込み制御信号ＷＥを、ロードアドレスス
トローブ信号ＲＡＳが能動レベルのときのカラムアドレ
スストローブ信号ＣＡＳの各能動レベルの対応して、こ
のカラムアドレスストローブ信号ＣＡＳの非能動レベル
から能動レベルへの変化前から変化後の所定の期間及び
能動レベルの後半の所定の期間能動レベルとなるように
設定した点にある。なお書込み制御信号ＷＥの制御は、
図示してないが、この半導体メモリ装置全体を制御する
制御回路によって行なわれる。
【００１２】従って、図２に示すように、ローアドレス
ストローブ信号ＲＡＳが１回の能動レベルの期間（１つ
の行アドレス指定）に対しカラムアドレスストローブ信
号ＣＡＳが複数回能動レベルとなる（複数の列アドレス
指定）ページモードにおいてもライトピービットモード
を設定することができ、カラムアドレスストローブ信号
ＣＡＳの各能動レベルと対応して書込み制御回路５のマ
スクレジスタの内容が設定されこの設定されたマスクレ
ジスタの内容に応じて書込み用のデータＷＤが行選択回
路２及び列選択回路３によって指定されたメモリセルア
レイ１のアドレスに書込まれるので、グラフィックディ
スプレイにおける描画画面の書換え動作等を高速化する
ことができる。
ストローブ信号ＲＡＳが１回の能動レベルの期間（１つ
の行アドレス指定）に対しカラムアドレスストローブ信
号ＣＡＳが複数回能動レベルとなる（複数の列アドレス
指定）ページモードにおいてもライトピービットモード
を設定することができ、カラムアドレスストローブ信号
ＣＡＳの各能動レベルと対応して書込み制御回路５のマ
スクレジスタの内容が設定されこの設定されたマスクレ
ジスタの内容に応じて書込み用のデータＷＤが行選択回
路２及び列選択回路３によって指定されたメモリセルア
レイ１のアドレスに書込まれるので、グラフィックディ
スプレイにおける描画画面の書換え動作等を高速化する
ことができる。
【００１３】図３は本発明の第２の実施例の各部信号の
タイミング図である。
タイミング図である。
【００１４】この実施例は、ローアドレスストローブ信
号ＲＡＳが能動レベルのときカラムアドレスストローブ
信号ＣＡＳが複数回能動レベルとなるページモードとき
の書込み制御信号ＷＥを、カラムアドレスストローブ信
号ＣＡＳの複数の能動レベルのうちの奇数回目の能動レ
ベルへの変化前から変化後の所定の期間及び偶数回目の
能動レベルの後半の所定の期間能動レベルとなるように
したものである。
号ＲＡＳが能動レベルのときカラムアドレスストローブ
信号ＣＡＳが複数回能動レベルとなるページモードとき
の書込み制御信号ＷＥを、カラムアドレスストローブ信
号ＣＡＳの複数の能動レベルのうちの奇数回目の能動レ
ベルへの変化前から変化後の所定の期間及び偶数回目の
能動レベルの後半の所定の期間能動レベルとなるように
したものである。
【００１５】カラムアドレスストローブ信号ＣＡＳの能
動レベルの期間が短かく、１回の能動レベルに対して書
込み制御信号ＷＥを２回能動レベルにすることができな
い場合にはこの実施例を適用することができる。
動レベルの期間が短かく、１回の能動レベルに対して書
込み制御信号ＷＥを２回能動レベルにすることができな
い場合にはこの実施例を適用することができる。
【００１６】
【発明の効果】以上説明したように本発明は、書込み制
御信号をカラムアドレスストローブ信号の能動レベルの
変化時の所定の期間及び能動レベルの後半の所定の期間
能動レベルとなるようにし、カラムアドレスストローブ
信号の能動レベルへの変化時に書込み制御信号が能動レ
ベルであれば書込み制御回路のマスクレジスタの内容を
マスクデータにより設定し、カラムアドレスストローブ
信号の能動レベルの後半の書込み制御信号の能動レベル
のときマスクレジスタの内容に従って書込み用のデータ
をメモリセルアレイの所定とアドレスに書込む構成とす
ることにより、ページモードのライトパービットモード
を設定できるので、ライトパービットモードの動作を高
速化することができる効果がある。
御信号をカラムアドレスストローブ信号の能動レベルの
変化時の所定の期間及び能動レベルの後半の所定の期間
能動レベルとなるようにし、カラムアドレスストローブ
信号の能動レベルへの変化時に書込み制御信号が能動レ
ベルであれば書込み制御回路のマスクレジスタの内容を
マスクデータにより設定し、カラムアドレスストローブ
信号の能動レベルの後半の書込み制御信号の能動レベル
のときマスクレジスタの内容に従って書込み用のデータ
をメモリセルアレイの所定とアドレスに書込む構成とす
ることにより、ページモードのライトパービットモード
を設定できるので、ライトパービットモードの動作を高
速化することができる効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】図１に示された実施例の各部信号のタイミング
図である。
図である。
【図３】本発明の第２の実施例の各部信号のタイミング
図である。
図である。
【図４】従来の半導体メモリ装置の一例を示すブロック
図である。
図である。
【図５】図４に示された半導体メモリ装置の各部信号の
タイミング図である。
タイミング図である。
１ メモリセルアレイ ２ 行選択回路 ３ 列選択回路 ４，４ａ ライトパービットモード判定制御回路 ５ 書込み制御回路 ６ 書込み・読出し回路
Claims (2)
- 【請求項１】 ローアドレスストローブ信号が能動レベ
ルでカラムアドレスストローブ信号が非能動レベルから
能動レベルへと変化するとき書込み制御信号が能動レベ
ルであれば能動レベルのライトパービットモード信号を
出力し前記カラムアドレスストローブ信号及び書込み制
御信号が能動レベルのとき能動レベルの書込み許可信号
を出力するライトパービットモード判定制御回路と、マ
スクレジスタを備え前記ライトパービットモード信号が
能動レベルになったとき供給されたマスクデータに従っ
て前記マスクレジスタの内容を設定し前記書込み許可信
号が能動レベルのとき前記マスクレジスタの内容に応じ
て供給された書込み用のデータを出力する書込み制御回
路と、この書込み制御回路からの書込み用のデータをメ
モリセルアレイの所定のアドレスに書込む書込み回路と
を含み、前記書込み制御信号を、前記ローアドレススト
ローブ信号が能動レベルのときの前記カラムアドレスス
トローブ信号の各能動レベルと対応して、このローアド
レスストローブ信号の非能動レベルから能動レベルへの
変化前から変化後の所定の期間及び能動レベルの後半の
所定の期間能動レベルとなるようにしたことを特徴とす
る半導体メモリ装置。 - 【請求項２】 ローアドレスストローブ信号が能動レベ
ルのときカラムアドレスストローブ信号が複数回能動レ
ベルとなるときの書込み制御信号を、前記カラムアドレ
スストローブ信号の複数の能動レベルのうちの奇数回目
の能動レベルへの変化前から変化後の所定の期間及び偶
数回目の能動レベルの後半の所定の期間能動レベルとな
るようにした請求項１記載の半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074960A JPH05282858A (ja) | 1992-03-31 | 1992-03-31 | 半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074960A JPH05282858A (ja) | 1992-03-31 | 1992-03-31 | 半導体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05282858A true JPH05282858A (ja) | 1993-10-29 |
Family
ID=13562394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4074960A Withdrawn JPH05282858A (ja) | 1992-03-31 | 1992-03-31 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05282858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529426B1 (en) * | 1994-02-14 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for varying a period of an internal control signal during a test mode |
| US6587978B1 (en) | 1994-02-14 | 2003-07-01 | Micron Technology, Inc. | Circuit and method for varying a pulse width of an internal control signal during a test mode |
-
1992
- 1992-03-31 JP JP4074960A patent/JPH05282858A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529426B1 (en) * | 1994-02-14 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for varying a period of an internal control signal during a test mode |
| US6587978B1 (en) | 1994-02-14 | 2003-07-01 | Micron Technology, Inc. | Circuit and method for varying a pulse width of an internal control signal during a test mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5282177A (en) | Multiple register block write method and circuit for video DRAMs | |
| JP2534757B2 (ja) | リフレッシュ回路 | |
| US4855959A (en) | Dual port memory circuit | |
| JPH05274862A (ja) | 半導体メモリ装置 | |
| JPS61288240A (ja) | 半導体記憶装置 | |
| JPH05282858A (ja) | 半導体メモリ装置 | |
| JPH0711915B2 (ja) | 半導体記憶装置 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| JPS63292494A (ja) | 半導体メモリ | |
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JPH05128847A (ja) | ダイナミツクｒａｍアクセス方法 | |
| JP2710926B2 (ja) | 半導体メモリ | |
| JPH05282859A (ja) | メモリ集積回路 | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JP3314395B2 (ja) | メモリ制御装置 | |
| JP2511941B2 (ja) | 半導体記憶装置 | |
| JP2848105B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH09190376A (ja) | メモリ制御装置 | |
| JPH04341994A (ja) | シリアルマスク付きビデオメモリ装置 | |
| JPH03183097A (ja) | 半導体記憶装置 | |
| JPH0574166A (ja) | メモリ装置及びタイムベースコレクタ回路 | |
| JPH05325538A (ja) | 半導体メモリ | |
| JPH0371484A (ja) | ダイナミックｒａｍ | |
| JPH05342857A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |