JPH0535939A - メモリｉｃ - Google Patents

Abstract

(57)【要約】 【構成】アドレスセレクタ３の出力として外部アドレス
入力が選択されている場合（入力端子ＤＩＲ）にはメモ
リセルアレイへのアクセスの度にアドレスカウンタ２に
対しその時の外部アドレス入力データをプリセットする
ことと、アドレスセレクタ３の出力としてアドレスカウ
ンタ２が選択されている場合には、メモリセルアレイ５
へのアクセスの度にアドレスカウンタ２を１づつインク
リメントあるいはデクリメントして構成される。 【効果】メモリセルへのランダムアクセスはもとより、
特別な外付回路無しに高速に連続するメモリセルアレイ
５へのデータの入出力が可能となり、またマイクロプロ
セッサなどで制御する場合においても連続するメモリセ
ルアレイ５へのアクセスにはソフトウェアによるアドレ
スカウンタが不要であるという効果を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリＩＣに関し、特に
メモリセルアレイへのアドレスの供給方法に関する。

【０００２】

【従来の技術】従来、メモリＩＣにおいては図２に示す
ように外部アドレス入力（ＡＤＤ）１０はアドレスバッ
ファ１などを通して直接アドレスコントロール４へ入力
されるか、あるいは図３に示すように外部読出し信号
（ＲＤ）１１と外部書込み信号（ＷＲ）１２と外部カウ
ント方向信号（ＣＥ）１４に従ってアドレスカウンタ２
による連続アドレス制御だけを有する構造となってい
る。

【０００３】

【発明が解決しようとする課題】これら従来のメモリＩ
Ｄでは、図２に示すものでは例えば通信用バッファとし
て使用する場合は、アドレスのアクセスは連続的であり
高速にアクセスしようとすると外部にアドレスカウンタ
を設けたり、またマイクロプロセッサでアクセスする場
合は、ソフトウェアによるアドレスカウンタを必要とし
煩雑な処理を要している。さらに図３に示すものでは連
続的なアクセスに対しては高速に行えるが、ランダムな
アクセスができないため特定の位置のデータ例えば通信
パケット中の送信元アドレスなどを直接読み書きでき
ず、一度他のランダムアクセス可能なメモリへ転送して
から処理しなければならないという欠点がある。

【０００４】

【課題を解決するための手段】本発明のメモリＩＣは、
複数語のデータを記憶するメモリセルアレイと、プリセ
ット可能なアドレスカウンタと、外部アドレス入力と前
記アドレスカウンタの出力を外部セルクト信号により切
り換えて出力するアドレスセレクタと、前記アドレスセ
レクタの出力アドレスから前記メモリセルアレイの特定
の１語を選択するアドレスコントローラと、選択された
特定のメモリセルに対し外部からの入力データを書込み
あるいは選択されたメモリセルの記憶データを外部へ出
力する入出力データコントローラとを有するメモリＩＣ
において、前記アドレスセレクタの出力として外部アド
レス入力が選択されている場合にはアドレスカウンタに
対しメモリセルに対しアクセスされる毎に外部アドレス
自体をプリセットすることと、アドレスセレクタの出力
としてアドレスカウンタ出力が選択されている場合には
メモリセルのアクセス毎にアドレスカウンタを１づつイ
ンクリメントあるいはデクリメントすることにより出力
して構成される。

【０００５】

【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成を示すメモリＩＣの
ブロック図である。

【０００６】外部よりのアドレス入力データ（ＡＤＤ）
１０は、まずアドレスバッファ１を介してアドレスカウ
ンタ２のプリセット入力ｄ及びアドレスセレクタ３のＢ
入力へ供給される。また、アドレスカウンタ２の出力は
アドレスセレクタ３の他方のＡ入力へ入力され、アドレ
スセレクタ３は外部選択信号（ＳＥＬ）１３に応じてＡ
入力あるいはＢ入力のいずれかをアドレスコントロール
４へ出力する。アドレスコントロール４では入力された
アドレス信号に従ってメモリセルアレイ５の特定のセル
を選択し、外部イネーブル信号（ＣＥ）１４が真のとき
でかつ外部読出し信号（ＲＤ）１１が真のとき、この選
択されたセルに記憶されているデータを入出力データコ
ントロール部６を通して外部へ外部入出力データ信号
（ＤＡＴＡ）１５が出力する。一方、外部イネーブル信
号（ＣＥ）１４が真のときでかつ外部書き込み信号（Ｗ
Ｒ）１２が真のときには、外部入出力データ信号（ＤＡ
ＴＡ）１５が入出力データコントロール部６を介して選
択されたセルに書き込まれる。

【０００７】また、外部読み出し信号（ＲＤ）１１と外
部書き込み信号（ＷＲ）１２はＯＲ回路７により論理和
がとられ、さらに外部イネーブル信号（ＣＥ）１４とＯ
Ｒ回路７の出力とはＡＮＤ回路８で論理積がとられ、ア
ドレスカウンタ２のクロック入力（ＣＫ）となる。外部
セレクト信号（ＳＥＬ）１３はアドレスカウンタ２のプ
リセット入力（ＰＳ）にも接続され、アドレスセレクタ
３の出力がアドレスバッファ１の出力、即ち外部アドレ
スデータ１０にセレクトされている場合、アドレスカウ
ンタ２はクロック入力の度に外部カウント方向信号（Ｄ
ＩＲ）１６に従ってカウントアップあるいはカウントダ
ウンする。

【０００８】今、外部セレクト信号（ＳＥＬ）１３を外
部アドレスデータ１０を選択するようにセットすると、
メモリアレイ５へのアクセスは一般的なＲＡＭと同様に
ランダムに行うことができ、また外部セレクト信号（Ｓ
ＥＬ）１３をアドレスカウンタ２の出力を選択するよう
にセットすると、メモリセルアレイ５へのアクセス毎に
自動的にアドレスカウンタはインクリメントあるいはデ
クリメントされ、外部アドレスの入力を必要なしに連続
的なデータの読み出しあるいは書き込みが行なえ、例え
ばマイクロプロセッサで連続的にアクセスする場合で
も、最初に外部セレクト信号を外部アドレスデータ側に
して開始アドレスをダミーアクセスするだけで、以後ソ
フトウェアによるアドレス管理の必要なく連続データの
入出力が行える。

【０００９】

【発明の効果】アドレスセレクタ３の出力として外部ア
ドレス入力が選択されている場合（入力端子ＤＩＲ）に
はメモリセルアレイへのアクセスの度にアドレスカウン
タ２に対しその時の外部アドレス入力データをプリセッ
トすることと、アドレスセレクタ３の出力としてアドレ
スカウンタ２が選択されている場合には、メモリセルア
レイ５へのアクセスの度にアドレスカウンタ２を１づつ
インクリメントあるいはデクリメントすることにより、
メモリセルへのランダムアクセスはもとより、特別な外
付回路無しに高速に連続するメモリセルアレイへのデー
タの入出力が可能となり、またマイクロプロセッサなど
で制御する場合においても連続するメモリセルアレイへ
のアクセスにはソフトウェアによるアドレスカウンタが
不要であるという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図。

【図２】従来の技術によるメモリＩＣの構成の一例を示
すブロック図。

【図３】従来の技術によるメモリＩＣの構成の他の例を
示すブロック図。

【符号の説明】

１ アドレスバッファ ２ アドレスカウンタ ３ アドレスセレクタ ４ アドレスコントロール ５ メモリセルアレイ ６ 入出力データコントロール ７ ＯＲ回路 ８ ＡＮＤ回路 １０ 外部アドレス入力データ １１ 外部読出し信号 １２ 外部書き込み信号 １３ 外部アドレスセレクト信号 １４ 外部カウント方向信号 １５ 外部入出力データ信号

Claims (1)

1. 【特許請求の範囲】 【請求項１】 複数語のデータを記憶するメモリセルア
   レイと、プリセット可能なアドレスカウンタと、外部ア
   ドレス入力と前記アドレスカウンタの出力を外部セレク
   ト信号により切り換えて出力するアドレスセレクタと、
   前記アドレスセレクタの出力アドレスから前記メモリセ
   ルアレイの特定の１語を選択するアドレスコントローラ
   と、選択された特定のメモリセルに対し外部からの入力
   データを書込みあるいは選択されたメモリセルの記憶デ
   ータを外部へ出力する入出力データコントローラとを有
   するメモリＩＣにおいて、 前記アドレスセレクタの出力として外部アドレス入力が
   選択されている場合にはアドレスカウンタに対しメモリ
   セルに対しアクセスされる毎に外部アドレス自体をプリ
   セットすることと、 アドレスセレクタの出力としてアドレスカウンタ出力が
   選択されている場合にはメモリセルのアクセス毎にアド
   レスカウンタを１づつインクリメントあるいはデクリメ
   ントすることにより出力して成ることを特徴とするメモ
   リＩＣ。