JPH05189306A - メモリ装置およびプログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 複数のメモリバンクで成るメモリに対し、バ
ンク切り換え処理を行うことなくダイレクトにアクセス
できるようにすること。 【構成】 アドレスデータの最上位桁の状態に応じて該
最上位桁を除く該アドレスデータの上位桁を０にしてア
ドレスを指定すると共に、該最上位桁を除くアドレスデ
ータの上位桁の状態に応じてアクセスを有効にするダイ
レクトアクセス手段(15)を設けたもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイレクトアクセスの
可能なメモリ装置およびダイレクトアクセスの可能な入
出力（Ｉ／Ｏ）モジュールを備えたプログラマブルコン
トローラに関する。

【０００２】

【従来の技術】複数のＩ／Ｏモジュールを備えた従来の
プログラマブルコントローラを図５に示す。図５におい
て、ＣＰＵモジュール１はプログラマブルコントローラ
の全体を制御するものでデータの入出力を指令する。各
Ｉ／Ｏモジュール２ａ〜２ｃにはそれぞれ一定の大きさ
のメモリバンク３ａ〜３ｃを備え共通バス７に結合され
ている。従って、ＣＰＵモジュール１が任意のＩ／Ｏモ
ジュールのメモリバンクにアクセスするときは該当する
Ｉ／Ｏモジュールのメモリバンクを選定した後にアクセ
スを行うようにしている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来装置では、頻繁に異なるＩ／Ｏモジュールにアクセス
するとき、その都度メモリバンクの切り換えが必要とな
り、その分だけ処理速度が低下するという問題がある。
また、各Ｉ／Ｏモジュールのメモリ空間が重複しないよ
うに小さいメモリ空間に割当て、メモリバンクの切り換
えを行わずにアクセスする方法もあるが、この場合大容
量のデータを処理することができなくなるという問題が
生じる。

【０００４】本発明は上述問題に鑑みてなされたもの
で、その目的とするところは、それぞれが大容量のメモ
リ空間を有し、その一部に対してはメモリバンクの切り
換えを行うことなくダイレクトアクセスを可能とし高速
なデータ処理を行うことのできるメモリ装置およびプロ
グラマブルコントローラを提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達するため、
メモリ装置およびプログラマブルコントローラに次の手
段を設ける。

【０００６】(1) データの入出力を行なうメモリ装置
に、アドレスデータの最上位桁の状態に応じて該最上位
桁を除く該アドレスデータの上位桁を“０”にしてアド
レスを指定すると共に、該最上位桁を除くアドレスデー
タの上位桁の状態に応じてアクセスを有効にするダイレ
クトアクセス手段を設ける。

【０００７】(2) データの入出力を指令するＣＰＵモジ
ュールと、データの入出力を行なう複数のＩ／Ｏモジュ
ールを備えたプログラマブルコントローラにおいて、上
記Ｉ／Ｏモジュールに、アドレスデータの最上位桁の状
態に応じて該最上位桁を除く該アドレスデータの上位桁
を“０”にしてアドレスを指定すると共に、該最上位桁
を除くアドレスデータの上位桁の状態に応じてアクセス
を有効にするダイレクトアクセス手段を設ける。

【０００８】

【作用】

(1) メモリ装置に設けたダイレクトアクセス手段は、ア
ドレスデータの最上位桁の状態が“１”のとき、該最上
位桁を除く該アドレスデータの上位桁を“０”にして残
り（下位）のアドレスデータによりメモリアドレスを指
定すると共に、該最上位桁を除くアドレスデータの上位
桁の状態が自己のメモリ装置に割当てられた値のとき、
該メモリ装置を動作状態にしてアクセスを有効にする。

【０００９】(2) プログラマブルコントローラのＩ／Ｏ
モジュールに設けたダイレクトアクセス手段は、アドレ
スデータの最上位桁の状態が“１”のとき、該最上位桁
を除く該アドレスデータの上位桁を“０”にして残り
（下位）のアドレスデータによりメモリアドレスを指定
すると共に、該最上位桁を除くアドレスデータの上位桁
の状態が自己のＩ／Ｏモジュールに割当てられた値のと
き、該Ｉ／Ｏモジュールを動作状態にしてアクセスを有
効にする。

【００１０】

【実施例】本発明によるメモリ装置とプログラマブルコ
ントローラの主要部の技術思想は同じなので、以下プロ
グラマブルコントローラの実施例を用いて説明する。図
１は本発明のプログラマブルコントローラの主要部を示
す実施例であり、図２は本実施例の作用を説明するため
の全体の概要図である。

【００１１】ＣＰＵモジュール１はシステムバス７を介
して各Ｉ／Ｏモジュール２ａ〜２ｃに接続されている。
図１はＩ／Ｏモジュール２の要部詳細を示したもので代
表して１個だけ示している。ラッチ回路13はバス７を介
して入力されたアドレスデータをラッチ信号ＡＬＥのタ
イミングで保持する。メモリ回路14は保持されたアドレ
スデータで指定されたメモリに次のメモリサイクルでリ
ード／ライト信号ＲＤ／ＷＲに応じてアクセスが行なわ
れバス７を介してデータが入出力される。この場合、リ
ード／ライト信号ＲＤ／ＷＲのアクセスは信号ＭＣＳが
“１”のとき有効となる。ダイレクトアクセス回路15は
アドレスデータの最上位桁Ａ₁₆の状態が“１”のとき、
上位桁Ａ₁₅〜Ａ₉ のアドレスを“０”にして下位桁Ａ₈
〜Ａ₁ のアドレスデータでメモリ回路14のアドレスを指
定すると共に、上位桁Ａ₁₅〜Ａ₉のアドレスデータが自
己のＩ／Ｏモジュールに割当てられた値のとき信号ＭＣ
Ｓを“１”にする。

【００１２】上記構成とすることにより、ＣＰＵモジュ
ール１は各Ｉ／Ｏモジュール２ａ〜２ｃのメモリバンク
３ａ〜３ｃの一部のメモリ空間４ａ〜４ｃに対して仮想
メモリ、ダイレクトアクセスマップ６のメモリ空間５ａ
〜５ｃをアクセスしてメモリバンクの切り換え処理を行
うことなくダイレクトにアクセスすることが可能とな
り、恰も、ＣＰＵモジュール１に内蔵されたメモリのよ
うに扱うことができる。以下、ダイレクトアクセスの作
用について詳述する。図３に示すアドレスデータ10，11
はダイレクトアクセスとバンク切換アクセスの場合の例
である。この例に示すように、アドレスデータの最上位
桁Ａ₁₆の状態によって Ａ₁₆＝１の場合…ダイレクトアクセス Ａ₁₆＝０の場合…バンク切換アクセス が決定される。

【００１３】ダイレクトアクセス（Ａ₁₆＝１）の場合、
アドレスＡ₁₅〜Ａ₉ のデータＢＡ₆〜ＢＡ₀ でアクセス
対象のメモリバンク３ａ〜３ｘを指定し、アドレスＡ₈
〜Ａ₁ のデータでダイレクトアクセスマップ６の該当の
メモリ空間５ａ〜５ｂの任意のメモリを指定する。この
ようなアドレスデータ10がＣＰＵモジュール１から送出
されるとすべてのＩ／Ｏモジュール２ａ〜２ｃのラッチ
回路13に該アドレスデータ10が保持され、ダイレクトア
クセス回路15はＡ₁₆が１であることからアドレスＡ₁₅〜
Ａ₉ のアドレスデータをすべて“０”にしてアドレスＡ
₈ 〜Ａ₁ のデータでメモリ回路14のメモリアドレスをそ
れぞれ指定される。また、ダイレクトアクセス回路15は
ラッチ回路13に保持されたアドレスデータＢＡ₆ 〜ＢＡ
₀ が自己のＩ／Ｏモジュールに割付けられた値であると
判定したとき信号ＭＣＳを“１”にしてメモリ回路14の
動作を有効にする。従って、アドレスＡ₁₅〜Ａ₉ のデー
タＢＡ₆ 〜ＢＡ₀ はＩ／Ｏモジュール２ａ〜２ｃのメモ
リバンク３ａ〜３ｃを指定するバンク選定アドレスを意
味し、指定されたメモリバンクの指定されたメモリアド
レスにダイレクトアクセスされ、リード／ライト信号Ｒ
Ｄ／ＷＲに応じてデータの入出力が行われる。

【００１４】このようにしてＣＰＵモジュール１はバン
クメモリ３ａ〜３ｘの一部のメモリ領域４ａ〜４ｘに対
し、ダイレクトアクセスマップ６のメモリ空間５ａ〜５
ｘを介してダイレクトアクセスすることができる。

【００１５】図４にＣＰＵ側から見たダイレクトアクセ
ス空間とＩ／Ｏ側から見たメモリ領域の関係を示す。こ
の図に示すようにＩ／Ｏ側から見たダイレクトアクセス
空間５ａ〜５ｘはＩ／Ｏ側から見たアドレスデータ12の
Ａ₁₅〜Ａ₉ がすべて“０”にされるので常にメモリバン
クの先頭部分に割付けられる。

【００１６】なお、以上の説明では、アドレスとデータ
を同一バスで行う例で示したがそれぞれ独立したバスで
も実施できることは云うまでもない。また、プログラマ
ブルコントローラの例で説明したが複数のメモリバンク
を有するメモリ装置に適用可能なことも説明するまでも
ない。

【００１７】

【発明の効果】本発明によれば、複数のメモリバンクを
備えた装置において、ＣＰＵがメモリバンクの切り換え
処理を行うことなく各メモリバンクの一部に対してダイ
レクトにアクセスすることが可能となり、大容量のデー
タ処理を行いかつ高速処理の可能なメモリ装置およびプ
ログラマブルコントローラを提供することができる。

【図面の簡単な説明】

【図１】本発明のメモリ装置およびプログラマブルコン
トローラの要部構成を示す実施例図。

【図２】本発明のプログラマブルコントローラの実施例
図。

【図３】上記実施例の作用を説明するためのメモリマッ
プ。

【図４】ダイレクトアクセス空間の説明図。

【図５】従来のプログラマブルコントローラの問題点を
説明するための図。

【符号の説明】

１…ＣＰＵモジュール、２，２ａ〜２ｃ…Ｉ／Ｏモジュ
ール、３ａ〜３ｘ…メモリバンク、４ａ〜４ｘ…デー
タ、５ａ〜５ｘ…データ、６…ダイレクトアクセスマッ
プ、７…バス、13…ラッチ回路、14…メモリ回路、15…
ダイレクトアクセス回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アドレスデータ最上位桁の状態に応じて
   該最上位桁を除く該アドレスデータの上位桁を“０”に
   してアドレスを指定すると共に、該最上位桁を除くアド
   レスデータの上位桁の状態に応じてアクセスを有効にす
   るダイレクトアクセス手段を備えたことを特徴とするメ
   モリ装置。
2. 【請求項２】 データの入出力を指令するＣＰＵモジュ
   ールと、データの入出力を行なう複数のＩ／Ｏモジュー
   ルを備えたプログラマブルコントローラにおいて、上記
   Ｉ／Ｏモジュールに、アドレスデータの最上位桁の状態
   に応じて該最上位桁を除く該アドレスデータの上位桁を
   “０”にしてアドレスを指定すると共に、該最上位桁を
   除くアドレスデータの上位桁の状態に応じてアクセスを
   有効にするダイレクトアクセス手段を設けたことを特徴
   とするプログラマブルコントローラ。