JPH1115730A - メモリバンク切替装置 - Google Patents
メモリバンク切替装置Info
- Publication number
- JPH1115730A JPH1115730A JP16846097A JP16846097A JPH1115730A JP H1115730 A JPH1115730 A JP H1115730A JP 16846097 A JP16846097 A JP 16846097A JP 16846097 A JP16846097 A JP 16846097A JP H1115730 A JPH1115730 A JP H1115730A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bank
- memory access
- microcomputer
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 バンク空間のメモリにマイクロコンピュータ
プログラムを配置して、バンク空間以外のメモリ装備を
不要にし、かつ、異なるメモリバンク間のＤＭＡ転送を
可能にしてデータを一度バンク空間以外のメモリに退避
する必要を無くし、その小型軽量化及びデータ処理の高
速化を可能にする。 【解決手段】 複数バンクからなるメモリ空間を備えて
おり、マイクロコンピュータ１及びＤＭＡコントローラ
２によってバンクメモリ３をメモリバンク切替装置４が
アクセスする。メモリバンク切替装置４は替制御レジス
タ４ａがマイクロコンピュータ１のプログラムメモリア
クセス、データメモリアクセス及びＤＭＡコントローラ
１の各チャネルごとのリードメモリアクセス、ライトメ
モリアクセス対応するメモリバンク番号を予め設定す
る。切替制御回路４ｂがマイクロコンピュータ１からの
メモリアクセスとＤＭＡ転送によるメモリアクセスによ
って自動的にメモリバンク３を切り替える。
プログラムを配置して、バンク空間以外のメモリ装備を
不要にし、かつ、異なるメモリバンク間のＤＭＡ転送を
可能にしてデータを一度バンク空間以外のメモリに退避
する必要を無くし、その小型軽量化及びデータ処理の高
速化を可能にする。 【解決手段】 複数バンクからなるメモリ空間を備えて
おり、マイクロコンピュータ１及びＤＭＡコントローラ
２によってバンクメモリ３をメモリバンク切替装置４が
アクセスする。メモリバンク切替装置４は替制御レジス
タ４ａがマイクロコンピュータ１のプログラムメモリア
クセス、データメモリアクセス及びＤＭＡコントローラ
１の各チャネルごとのリードメモリアクセス、ライトメ
モリアクセス対応するメモリバンク番号を予め設定す
る。切替制御回路４ｂがマイクロコンピュータ１からの
メモリアクセスとＤＭＡ転送によるメモリアクセスによ
って自動的にメモリバンク３を切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、複数バンクからな
るメモリ領域を備え、マイクロコンピュータ及びＤＭＡ
（ダイレクトメモリアクセス）コントローラによるメモ
リアクセスによって自動的にメモリバンクを切り替える
メモリバンク切替装置に関する。
るメモリ領域を備え、マイクロコンピュータ及びＤＭＡ
（ダイレクトメモリアクセス）コントローラによるメモ
リアクセスによって自動的にメモリバンクを切り替える
メモリバンク切替装置に関する。
【０００２】
【従来の技術】従来、この種のメモリバンク切替装置
は、例えば、特開昭５９ー９０１３２号公報に記載の従
来例のように、マイクロコンピュータ及びＤＭＡコント
ローラの各チャネルごとに対応するメモリバンクを予め
想定して、マイクロコンピュータからのメモリアクセス
とＤＭＡ転送によるメモリアクセスによって自動的にメ
モリバンクを切り替える切替制御回路を有している。
は、例えば、特開昭５９ー９０１３２号公報に記載の従
来例のように、マイクロコンピュータ及びＤＭＡコント
ローラの各チャネルごとに対応するメモリバンクを予め
想定して、マイクロコンピュータからのメモリアクセス
とＤＭＡ転送によるメモリアクセスによって自動的にメ
モリバンクを切り替える切替制御回路を有している。
【０００３】このようなメモリバンク切替装置では、マ
イクロコンピュータの動作がプログラム読み出しサイク
ルと実行サイクルが別個である。したがって、実行サイ
クルでプログラムを配置していないメモリバンクを切り
替えた場合、次のプログラム読み出しサイクルでは、プ
ログラムを配置していないメモリバンクをアクセスして
いる。換言すれば、マイクロコンピュータのプログラム
をバンク空間のメモリに配置できないことになる。
イクロコンピュータの動作がプログラム読み出しサイク
ルと実行サイクルが別個である。したがって、実行サイ
クルでプログラムを配置していないメモリバンクを切り
替えた場合、次のプログラム読み出しサイクルでは、プ
ログラムを配置していないメモリバンクをアクセスして
いる。換言すれば、マイクロコンピュータのプログラム
をバンク空間のメモリに配置できないことになる。
【０００４】また、ＤＭＡコントローラの各チャネルご
とにメモリバンクが切り替わるため、一つのチャネルの
２サイクル動作で実行するメモリとメモリとの間の転送
では、バンク切替えが出来ない。すなわち、異なるバン
クメモリ間のＤＭＡ転送ができない。
とにメモリバンクが切り替わるため、一つのチャネルの
２サイクル動作で実行するメモリとメモリとの間の転送
では、バンク切替えが出来ない。すなわち、異なるバン
クメモリ間のＤＭＡ転送ができない。
【０００５】
【発明が解決しようとする課題】このように上記従来例
のメモリバンク切替装置では、マイクロコンピュータの
プログラムをバンク空間のメモリに配置できないととも
に、異なるバンクメモリ間のＤＭＡ転送が出来ないた
め、その小型軽量化及びデータ処理の高速化の妨げにな
るという欠点があった。
のメモリバンク切替装置では、マイクロコンピュータの
プログラムをバンク空間のメモリに配置できないととも
に、異なるバンクメモリ間のＤＭＡ転送が出来ないた
め、その小型軽量化及びデータ処理の高速化の妨げにな
るという欠点があった。
【０００６】本発明は、このような従来の技術における
課題を解決するものであり、バンク空間のメモリにマイ
クロコンピュータプログラムを配置して、バンク空間以
外のメモリ装備を不要にし、かつ、異なるメモリバンク
間のＤＭＡ転送を可能にしてデータを一度バンク空間以
外のメモリに退避する必要を無くし、その小型軽量化及
びデータ処理の高速化が可能になるメモリバンク切替装
置の提供を目的とする。
課題を解決するものであり、バンク空間のメモリにマイ
クロコンピュータプログラムを配置して、バンク空間以
外のメモリ装備を不要にし、かつ、異なるメモリバンク
間のＤＭＡ転送を可能にしてデータを一度バンク空間以
外のメモリに退避する必要を無くし、その小型軽量化及
びデータ処理の高速化が可能になるメモリバンク切替装
置の提供を目的とする。
【０００７】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明は、複数バンクからなるメモリ
空間を備えてマイクロコンピュータ及びＤＭＡコントロ
ーラによってメモリバンクをアクセスするメモリバンク
切替装置において、マイクロコンピュータのプログラム
メモリアクセス、データメモリアクセス及びＤＭＡコン
トローラの各チャネルごとのリードメモリアクセス、ラ
イトメモリアクセスに対応するメモリバンク番号を予め
設定し、かつ、マイクロコンピュータからのメモリアク
セスとＤＭＡ転送によるメモリアクセスによって自動的
にメモリバンクを切り替える切替制御手段を備える構成
としてある。
に、請求項１記載の発明は、複数バンクからなるメモリ
空間を備えてマイクロコンピュータ及びＤＭＡコントロ
ーラによってメモリバンクをアクセスするメモリバンク
切替装置において、マイクロコンピュータのプログラム
メモリアクセス、データメモリアクセス及びＤＭＡコン
トローラの各チャネルごとのリードメモリアクセス、ラ
イトメモリアクセスに対応するメモリバンク番号を予め
設定し、かつ、マイクロコンピュータからのメモリアク
セスとＤＭＡ転送によるメモリアクセスによって自動的
にメモリバンクを切り替える切替制御手段を備える構成
としてある。
【０００８】請求項２記載のメモリバンク切替装置は、
前記切替制御手段として、マイクロコンピュータのプロ
グラムメモリアクセス、データメモリアクセス及びＤＭ
Ａコントローラの各チャネルごとのリードメモリアクセ
ス、ライトメモリアクセスに対応するメモリバンク番号
を予め設定する切替制御レジスタと、マイクロコンピュ
ータからのメモリアクセスとＤＭＡ転送によるメモリア
クセスによって自動的にメモリバンクを切り替える切替
制御回路とを備える構成としてある。
前記切替制御手段として、マイクロコンピュータのプロ
グラムメモリアクセス、データメモリアクセス及びＤＭ
Ａコントローラの各チャネルごとのリードメモリアクセ
ス、ライトメモリアクセスに対応するメモリバンク番号
を予め設定する切替制御レジスタと、マイクロコンピュ
ータからのメモリアクセスとＤＭＡ転送によるメモリア
クセスによって自動的にメモリバンクを切り替える切替
制御回路とを備える構成としてある。
【０００９】請求項３記載のメモリバンク切替装置は、
前記マイクロコンピュータ及びＤＭＡコントローラから
アドレスバス及びデータバスを通じて選択されたバンク
メモリへのアクセスが実行される構成となっている。
前記マイクロコンピュータ及びＤＭＡコントローラから
アドレスバス及びデータバスを通じて選択されたバンク
メモリへのアクセスが実行される構成となっている。
【００１０】このような構成のメモリバンク切替装置
は、マイクロコンピュータのプログラムメモリアクセ
ス、データメモリアクセス及びＤＭＡコントローラの各
チャネルごとのリードメモリアクセス、ライトメモリア
クセスに対応するメモリバンク番号を予め設定し、か
つ、マイクロコンピュータからのメモリアクセスとＤＭ
Ａ転送によるメモリアクセスによって自動的にメモリバ
ンクを切り替えている。
は、マイクロコンピュータのプログラムメモリアクセ
ス、データメモリアクセス及びＤＭＡコントローラの各
チャネルごとのリードメモリアクセス、ライトメモリア
クセスに対応するメモリバンク番号を予め設定し、か
つ、マイクロコンピュータからのメモリアクセスとＤＭ
Ａ転送によるメモリアクセスによって自動的にメモリバ
ンクを切り替えている。
【００１１】したがって、バンク空間のメモリにマイク
ロコンピュータプログラムが配置され、そのバンク空間
以外のメモリ装備が不要になる。また、異なるメモリバ
ンク間のＤＭＡ転送が可能になり、データを一度バンク
空間以外のメモリに退避する必要が無くなる。この結
果、小型軽量化及び高速データ処理が行われる。
ロコンピュータプログラムが配置され、そのバンク空間
以外のメモリ装備が不要になる。また、異なるメモリバ
ンク間のＤＭＡ転送が可能になり、データを一度バンク
空間以外のメモリに退避する必要が無くなる。この結
果、小型軽量化及び高速データ処理が行われる。
【００１２】
【発明の実施の形態】次に、本発明のメモリバンク切替
装置の実施の形態を図面を参照して詳細に説明する。図
１は本発明のメモリバンク切替装置の実施形態における
構成を示すブロック図である。図１の例は、プログラム
サイクル／データサイクル表示信号Ｓｃを送出するマイ
クロコンピュータ１と、このマイクロコンピュータ１と
アドレスバスＳａ及びデータバスＳｂを介して接続さ
れ、ＤＭＡチャネル表示信号Ｓｄ及びＤＭＡリード／ラ
イト表示信号Ｓｅを送出するＤＭＡコントローラ２とを
有している。
装置の実施の形態を図面を参照して詳細に説明する。図
１は本発明のメモリバンク切替装置の実施形態における
構成を示すブロック図である。図１の例は、プログラム
サイクル／データサイクル表示信号Ｓｃを送出するマイ
クロコンピュータ１と、このマイクロコンピュータ１と
アドレスバスＳａ及びデータバスＳｂを介して接続さ
れ、ＤＭＡチャネル表示信号Ｓｄ及びＤＭＡリード／ラ
イト表示信号Ｓｅを送出するＤＭＡコントローラ２とを
有している。
【００１３】また、マイクロコンピュータ１及びＤＭＡ
コントローラ２とアドレスバスＳａ及びデータバスＳｂ
を介して接続され、メモリバンク選択信号Ｓｆが入力さ
れるバンクメモリ３を有し、更に、マイクロコンピュー
タ１、ＤＭＡコントローラ２及びバンクメモリ３とアド
レスバスＳａ及びデータバスＳｂを介して接続され、マ
イクロコンピュータ１からのプログラムサイクル／デー
タサイクル表示信号Ｓｃが入力され、かつ、バンクメモ
リ３へのメモリバンク選択信号Ｓｆを出力するメモリバ
ンク切替装置４を有している。
コントローラ２とアドレスバスＳａ及びデータバスＳｂ
を介して接続され、メモリバンク選択信号Ｓｆが入力さ
れるバンクメモリ３を有し、更に、マイクロコンピュー
タ１、ＤＭＡコントローラ２及びバンクメモリ３とアド
レスバスＳａ及びデータバスＳｂを介して接続され、マ
イクロコンピュータ１からのプログラムサイクル／デー
タサイクル表示信号Ｓｃが入力され、かつ、バンクメモ
リ３へのメモリバンク選択信号Ｓｆを出力するメモリバ
ンク切替装置４を有している。
【００１４】図２は図１中のメモリバンク切替装置の詳
細な構成を示すブロック図である。図２において、メモ
リバンク切替装置は、マイクロコンピュータ１のプログ
ラムメモリアクセス、データメモリアクセス及びＤＭＡ
コントローラ２の各チャネルごとのリードメモリアクセ
ス、ライトメモリアクセスに対応するメモリバンク番号
を予め設定する切替制御レジスタ４ａを有している。
細な構成を示すブロック図である。図２において、メモ
リバンク切替装置は、マイクロコンピュータ１のプログ
ラムメモリアクセス、データメモリアクセス及びＤＭＡ
コントローラ２の各チャネルごとのリードメモリアクセ
ス、ライトメモリアクセスに対応するメモリバンク番号
を予め設定する切替制御レジスタ４ａを有している。
【００１５】更に、このメモリバンク切替装置４は、マ
イクロコンピュータ１からのプログラムサイクル／デー
タサイクル表示信号Ｓｃと、ＤＭＡコントローラ２から
のＤＭＡチャネル表示信号ＳｄとＤＭＡリード／ライト
表示信号Ｓｅが入力され、これらのプログラムサイクル
／データサイクル表示信号Ｓｃ，ＤＭＡチャネル表示信
号Ｓｄ及びＤＭＡリード／ライト表示信号Ｓｅから実行
中のサイクルを判断して、切替制御レジスタ４ａに設定
してあるメモリバンク番号に応じてバンクメモリ３へメ
モリバンク選択信号Ｓｆを出力する切替制御回路４ｂが
設けられている。
イクロコンピュータ１からのプログラムサイクル／デー
タサイクル表示信号Ｓｃと、ＤＭＡコントローラ２から
のＤＭＡチャネル表示信号ＳｄとＤＭＡリード／ライト
表示信号Ｓｅが入力され、これらのプログラムサイクル
／データサイクル表示信号Ｓｃ，ＤＭＡチャネル表示信
号Ｓｄ及びＤＭＡリード／ライト表示信号Ｓｅから実行
中のサイクルを判断して、切替制御レジスタ４ａに設定
してあるメモリバンク番号に応じてバンクメモリ３へメ
モリバンク選択信号Ｓｆを出力する切替制御回路４ｂが
設けられている。
【００１６】次に、この実施形態の動作について説明す
る。図１及び図２において、マイクロコンピュータ１
は、初期動作として切替制御レジスタ４ａにプログラム
メモリのバンク番号を設定する。次に、プログラムを走
行して実行する。その後、アクセスの必要に応じて、そ
のアクセスが行われる前に、マイクロコンピュータ１が
アクセスするデータメモリのバンク番号やＤＭＡコント
ローラ２の各チャネルごとのリードメモリアクセス、ラ
イトメモリアクセスに対応するメモリバンク番号を設定
する。
る。図１及び図２において、マイクロコンピュータ１
は、初期動作として切替制御レジスタ４ａにプログラム
メモリのバンク番号を設定する。次に、プログラムを走
行して実行する。その後、アクセスの必要に応じて、そ
のアクセスが行われる前に、マイクロコンピュータ１が
アクセスするデータメモリのバンク番号やＤＭＡコント
ローラ２の各チャネルごとのリードメモリアクセス、ラ
イトメモリアクセスに対応するメモリバンク番号を設定
する。
【００１７】切替制御回路４ｂは、マイクロコンピュー
タ１からのプログラムサイクル／データサイクル表示信
号Ｓｃと、ＤＭＡコントローラ２からのＤＭＡチャネル
表示信号ＳｄとＤＭＡリード／ライト表示信号Ｓｅが入
力され、これらのプログラムサイクル／データサイクル
表示信号Ｓｃ，ＤＭＡチャネル表示信号Ｓｄ及びＤＭＡ
リード／ライト表示信号Ｓｅから実行中のサイクルを判
断して、切替制御レジスタ４ａに設定してあるメモリバ
ンク番号に応じてバンクメモリ３へメモリバンク選択信
号Ｓｆを出力する。
タ１からのプログラムサイクル／データサイクル表示信
号Ｓｃと、ＤＭＡコントローラ２からのＤＭＡチャネル
表示信号ＳｄとＤＭＡリード／ライト表示信号Ｓｅが入
力され、これらのプログラムサイクル／データサイクル
表示信号Ｓｃ，ＤＭＡチャネル表示信号Ｓｄ及びＤＭＡ
リード／ライト表示信号Ｓｅから実行中のサイクルを判
断して、切替制御レジスタ４ａに設定してあるメモリバ
ンク番号に応じてバンクメモリ３へメモリバンク選択信
号Ｓｆを出力する。
【００１８】マイクロコンピュータ１及びＤＭＡコント
ローラ２からはアドレスバスＳａ及びデータバスＳｂを
通じて選択されたバンクメモリ３へのアクセスが実行さ
れる。
ローラ２からはアドレスバスＳａ及びデータバスＳｂを
通じて選択されたバンクメモリ３へのアクセスが実行さ
れる。
【００１９】このように、この実施形態では、マイクロ
コンピュータ１のプログラムメモリアクセス、データメ
モリアクセス及びＤＭＡコントローラ２の各チャネルご
とのリードメモリアクセス、ライトメモリアクセスに対
応するメモリバンク番号を予め設定し、かつ、マイクロ
コンピュータ１からのメモリアクセスとＤＭＡ転送によ
るメモリアクセスによって自動的にメモリバンクを切り
替えている。
コンピュータ１のプログラムメモリアクセス、データメ
モリアクセス及びＤＭＡコントローラ２の各チャネルご
とのリードメモリアクセス、ライトメモリアクセスに対
応するメモリバンク番号を予め設定し、かつ、マイクロ
コンピュータ１からのメモリアクセスとＤＭＡ転送によ
るメモリアクセスによって自動的にメモリバンクを切り
替えている。
【００２０】したがって、バンク空間のメモリにマイク
ロコンピュータ１のプログラムが配置され、そのバンク
空間以外のメモリ装備が不要になる。かつ、異なるメモ
リバンク間のＤＭＡ転送が可能になり、データを一度バ
ンク空間以外のメモリに退避する必要が無くなる。この
結果、小型軽量化及びデータ処理の高速化が可能にな
る。
ロコンピュータ１のプログラムが配置され、そのバンク
空間以外のメモリ装備が不要になる。かつ、異なるメモ
リバンク間のＤＭＡ転送が可能になり、データを一度バ
ンク空間以外のメモリに退避する必要が無くなる。この
結果、小型軽量化及びデータ処理の高速化が可能にな
る。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
のメモリバンク切替装置によれば、マイクロコンピュー
タのプログラムメモリアクセス、データメモリアクセス
及びＤＭＡコントローラの各チャネルごとのリードメモ
リアクセス、ライトメモリアクセスに対応するメモリバ
ンク番号を予め設定し、かつ、マイクロコンピュータか
らのメモリアクセスとＤＭＡ転送によるメモリアクセス
によって自動的にメモリバンクを切り替えている。
のメモリバンク切替装置によれば、マイクロコンピュー
タのプログラムメモリアクセス、データメモリアクセス
及びＤＭＡコントローラの各チャネルごとのリードメモ
リアクセス、ライトメモリアクセスに対応するメモリバ
ンク番号を予め設定し、かつ、マイクロコンピュータか
らのメモリアクセスとＤＭＡ転送によるメモリアクセス
によって自動的にメモリバンクを切り替えている。
【００２２】すなわち、バンク空間のメモリにマイクロ
コンピュータプログラムを配置しており、そのバンク空
間以外のメモリ装備が不要になる。また、異なるメモリ
バンク間のＤＭＡ転送が可能になり、データを一度バン
ク空間以外のメモリに退避する必要が無くなる。この結
果、小型軽量化及びデータ処理の高速化が可能になる。
コンピュータプログラムを配置しており、そのバンク空
間以外のメモリ装備が不要になる。また、異なるメモリ
バンク間のＤＭＡ転送が可能になり、データを一度バン
ク空間以外のメモリに退避する必要が無くなる。この結
果、小型軽量化及びデータ処理の高速化が可能になる。
【図１】本発明のメモリバンク切替装置の実施形態にお
ける構成を示すブロック図である。
ける構成を示すブロック図である。
【図２】図１中のメモリバンク切替装置の詳細な構成を
示すブロック図である。
示すブロック図である。
１ マイクロコンピュータ ２ ＤＭＡコントローラ ３ バンクメモリ ４ メモリバンク切替装置 ４ａ 切替制御レジスタ ４ｂ 切替制御回路 Ｓａ アドレスバス Ｓｂ データバス Ｓｃ プログラムサイクル／データサイクル表示信号 Ｓｄ ＤＭＡチャネル表示信号 Ｓｅ ＤＭＡリード／ライト表示信号 Ｓｆ メモリバンク選択信号
Claims (3)
- 【請求項１】 複数バンクからなるメモリ空間を備えて
マイクロコンピュータ及びＤＭＡコントローラによって
メモリバンクをアクセスするメモリバンク切替装置にお
いて、 前記マイクロコンピュータのプログラムメモリアクセ
ス、データメモリアクセス及び前記ＤＭＡコントローラ
の各チャネルごとのリードメモリアクセス、ライトメモ
リアクセスに対応するメモリバンク番号を予め設定し、
かつ、前記マイクロコンピュータからのメモリアクセス
とＤＭＡ転送によるメモリアクセスによって自動的にメ
モリバンクを切り替える切替制御手段を備えることを特
徴とするメモリバンク切替装置。 - 【請求項２】 前記切替制御手段として、 マイクロコンピュータのプログラムメモリアクセス、デ
ータメモリアクセス及びＤＭＡコントローラの各チャネ
ルごとのリードメモリアクセス、ライトメモリアクセス
に対応するメモリバンク番号を予め設定する切替制御レ
ジスタと、前記マイクロコンピュータからのメモリアク
セスとＤＭＡ転送によるメモリアクセスによって自動的
にメモリバンクを切り替える切替制御回路と、 を備えることを特徴とする請求項１記載のメモリバンク
切替装置。 - 【請求項３】 前記マイクロコンピュータ及びＤＭＡコ
ントローラからアドレスバス及びデータバスを通じて選
択されたバンクメモリへのアクセスが実行されることを
特徴とする請求項１記載のメモリバンク切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16846097A JP3298462B2 (ja) | 1997-06-25 | 1997-06-25 | メモリバンク切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16846097A JP3298462B2 (ja) | 1997-06-25 | 1997-06-25 | メモリバンク切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115730A true JPH1115730A (ja) | 1999-01-22 |
| JP3298462B2 JP3298462B2 (ja) | 2002-07-02 |
Family
ID=15868532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16846097A Expired - Fee Related JP3298462B2 (ja) | 1997-06-25 | 1997-06-25 | メモリバンク切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298462B2 (ja) |
-
1997
- 1997-06-25 JP JP16846097A patent/JP3298462B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3298462B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680592A (en) | System using a plurality of state machines for translating commands intended for legacy bus devices to commands for local bus devices | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH08221319A (ja) | 半導体記憶装置 | |
| US5708815A (en) | DMA emulation via interrupt muxing | |
| JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| JPH1115730A (ja) | メモリバンク切替装置 | |
| JPH0353363A (ja) | バスアーキテクチャ変換回路 | |
| JP2945525B2 (ja) | プロセッサ、メモリ、およびデータ処理装置 | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JP3203007B2 (ja) | 仮想計算機のｉ／ｏアドレス変換方式 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| KR100690597B1 (ko) | 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH0696032A (ja) | 並列処理システム | |
| JPS63305448A (ja) | メモリインタフェ−ス制御方式 | |
| JPH04142638A (ja) | 情報処理装置 | |
| JPS63244255A (ja) | マルチプロセツサシステム | |
| JPS6140658A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |