JPH0396118A - マイクロコンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、マイクロコンピュータ装置に関し、特に、複
数の異なる要因に基づくアナログ入力をＡ／Ｄ変換する
のに用いて好適なマイクロコンビュータ装置に関する。

（従来の技術） 従来のＡ／Ｄ変換器を内蔵するマイクロコンピュータに
おいては、Ａ／Ｄ変換中に、他の異なる要因による入力
要求を受け付ける場合、その直前の変換データをＲＡＭ
等のデータエリアに移した後に、新たな要求を受け付け
るように構成される。

これは、新たな要求に基づいて直ちにその要求に対応し
てしまうと、データが書き替えられてしまうからである
。また、入力チャンネルの切り替えは、ＣＰＵからのソ
フトウエアに基づく指令によって行なわれる。

（発明が解決しようとする課題） 従来のマイクロコンピュータ装置は以上のように構威さ
れているので、Ａ／Ｄ変換中に他の兄なる要因による要
求を受け付ける場合は、その直前の変換データをデータ
レジスタ等に移した後に、ソフトウエア、ハードウエア
または外部等の各種要因によるＡ／Ｄ変換を受け付ける
ようにする必要がある。この場合、当然、データを移し
替えたり、入力チャンネルを切り替えたり、Ａ／Ｄ変換
を再スタートさせたりする等の動作を行なわせる必要が
ある。ところが、これらの動作は、当然、ＣＰＵにいく
つかの命令を実行させた後に行なわれる。そのため、ソ
フトウエア、ハードウエアないしは外部においてリアル
タイムな変換値を必要とする場合等には、時間的なずれ
や時間損失が大きな障害となってくる。

本発明は、上記に鑑みてなされたもので、その目的は、
複数の要因に基づく各アナログ人カを迅速にＡ／Ｄ変換
できると共に、その変換を、変換済の他のデータを壊す
ことなく行なうことのできるマイクロコンピュータ装置
を提供することにある。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するために、本発明のマイクロコンピュ
ータ装置は、複数の入力要因のそれぞれに基づくアナロ
グ信号が入力される複数のアナログ入力チャンネルを、
要因別の複数のスタート信号のそれぞれによって切り換
えて１つのアナログ入力チャンネルを選択し、その選択
したアナログ入力チャンネルからのアナログ信号をＡ／
Ｄ変換器でＡ／Ｄ変換し、そのＡ／Ｄ変換済のデータを
レジスタに格納し、そのレジスタから前記データをＣＰ
Ｕに読み込むようにしたマイクロコンピュータ装置にお
いて、 前記要因別の複数のスタート信号のそれぞれが入力され
、その入力の時点が前記Ａ／Ｄ変換器が非変換動作中の
ときには、入力されたスタート信号の種類に応じて前記
複数のアナログ入力チャンネルを切り換えて１つのアナ
ログ入力チャンネルを選択し、前記入力の時点が前記Ａ
／Ｄ変換器が第１のアナログ入力チャンネルからの信号
の変換動作中のときには、その変換中の変換動作終了後
に、前記入力されたスタート信号の種類に応じて前記複
数のアナログ入力チャンネルを切り換えて第２のアナロ
グ入力チャンネルを選択する、切換手段と、 前記レジスタは、前記第１及び第２のアナログ入力チャ
ンネルからのアナログ信号がＡ／Ｄ変換された信号とし
て前記Ａ／Ｄ変換器からそれぞれ出力されるデータをそ
れぞれ別々に格納する複数のレジスタ手段を有するもの
であるものとして構成される。

（作　用） 複数のアナログ入力チャンネルに複数の人カ要因のそれ
ぞれに基づくアナログ信号が人刀される。

要因別の複数のスタート信号のうちの１つが人カされる
時点がＡ／Ｄ変換器の非動作中であるときには、切換手
段は、その１つのスダート信号の種類に応じてチャンネ
ルを切り換え、１つのアナログ入力チャンネルを選択す
る。選択されたチャンネルからの信号がＡ／Ｄ変換器で
変換され、レジスタに格納される。レジスタ中に格納さ
れたデータはＣＰＵに読み込まれる。また、上記スター
ト信号のうちの１つが入力される時点がＡ／Ｄ変換器が
第１のアナログ入力チャンネルからの信号の変換動作中
であるときには、切り換え手段は、その動作中の変換の
終了を待つ。変換されたデータはレジスタ中のあるレジ
スタ手段に格細される。

一方、上記変換動作の終了後に、切換手段は、上記と同
様に、入力スタート信号の種類に応じてチャンネルを切
り換え、第２のアナログ入力チャンネルを選択する。選
択されたチャンネルからの信号がＡ／Ｄ変換器で変換さ
れ、レジスタのうちの上記とは別のレジスタ手段に格納
される。つまり、第２のアナログ入力チャンネルからの
信号に基づく変換済データは、第１のアナログ入力チャ
ンネルからの信号に基づく変換済データを壊すことなく
、メモリされる。しかも、チャンネルの切換えは、ＣＰ
Ｕによることなく、切換手段によって行なわれるため、
迅速に行なわれる。

（実施例） 以下、図面を参照しながら本発明の実施例を説明する。

第１図は、本発明の一実施例に係るマイクロコンピュー
タ装置のブロック図である。同図において示すように、
ＣＰＵの・つながるバスＢＵＳには、バッファレジスタ
５Ａ，５Ｂ，・・・が接続される。

バッファレジスタ５Ａ，５Ｂ，・・・にはシフトレジス
タ４を介してＡ／Ｄ変換回路３が接続される。

なお、これらのバッファレジスタ５Ａ，５Ｂ，・・・に
はバッファレジスタセレクト回路６が接続され、バッフ
ァレジスタ５Ａ，５Ｂ，・・・の１つを選択する。Ａ／
Ｄ変換回路３には３つのアナログ入力チャンネルＡ，Ｂ
，Ｃが接続されている。これらの各チャンネルの選択は
、アナログチャンネルコントロール回路１によって行な
われる。Ａ／Ｄ変換スタートコントロール回路２は、Ａ
／Ｄ変換回路３のスタートコントロールと、バッファレ
ジスタセレクト回路６のセレクトコントロールとを行な
う。アナログチャンネルコントロール回路１およびＡ／
Ｄ変換スタートコントロール回路２には、ソフトスター
ト信号ＳＳ１ハードスタート信号ＨＳＩならびに外部ス
タート信号ＥＳが与えられる。また、アナログチャンネ
ルコントロール回路１には、チャンネル設定信号ＣＳお
よび他のノ＼一ドスタート信号ＨＳ２が与えられる。一
方、Ａ／Ｄ変換回路３からは割り込み信号！Ｓが出力さ
れる。アナログ入力チャンネルＡはソフトウエア用、ア
ナログ入力チャンネルＢはハードウエア用、アナログ入
力チャンネルＣは外部用としてそれぞれ設定されている
。

以上に述べたような構成において、次にその動作を説明
する。

先ず、通常変換モードについて説明する。

例えば、ソフトスタート信号ＳＳに基づく変換について
説明する。ソフトスタート信号ＳＳがコントロール回路
１，２に加えられる。コントロール回路１はチャンネル
をソフト用のチャンネルＡに切り換える。コントロール
回路２は、Ａ／Ｄ変換回路３にスタートコントロール信
号を送ると共に、セレクト回路６にセレクト信号を送る
。セレクト回路６はバッファレジスタ５Ａを選択する。

Ａ／Ｄ変換回路３はソフト用のチャンネルＡからの信号
をＡ／Ｄ変換し、シフトレジスタ４を介してバッファレ
ジスタ５Ａに変換済データを格納する。また、Ａ／Ｄ変
換回路３は、Ａ／Ｄ変換動作が終了すると終了信号をコ
ントロール回路１．２に送る。バッファレジスタ５Ａ中
の変換済データはバスＢＵＳを介してＣＰＵに読み込ま
れる。ハードスタート信号ＨＳＩおよび外部スタート信
号ＥＳが入力されたときも、上記とほぼ同様に動作する
。ただし、ハードスタート信号ＨＳＩおよび外部スター
ト信号ＥＳの入力によってそれぞれハード用および外部
用のチャンネルＡ，Ｂが選択され、それらのチャンネル
Ａ，Ｂからの信号がＡ／Ｄ変換されてバッファレジスタ
に格紬される。

次に、重複モード、即ち、あるＡ／Ｄ変換中に他のＡ／
Ｄ変換要求があった場合の動作について説明する。

例えば、ソフトスタート信号ＳＳによるソフト用のチャ
ンネルＡからの信号のＡ／Ｄ変換中に、ハードスタート
信号ＨＳＩ（または外部スタート信号ＥＳ）による変換
要求があった場合について説明する。この場合には、た
とえハードスタート信号ＨＳＩ（または外部スタート信
号ＥＳ）がコントロール回路に加えられても、Ａ／Ｄ変
換回路３からコントａ−ル回路１．　　２へ前述のＡ／
Ｄ変換動作の終了を示す終了信号が加えられていないこ
とから、それらのコントロール回路１，２は動作しない
。Ａ／Ｄ変換回路３が先に動作中だったＡ／Ｄ変換動作
を終了すると、変換後のデータをシフトレジスタ４を介
してバッファレジスタ５Ａに格納すると共に、終了信号
がコントロール回路１，２に加えられる。これにより、
コントロール回路１はチャンネルをソフト用のチャンネ
ルＡからハード用のチャンネルＢ（外部用のチャンネル
Ｃ）に切り換える。また、コントロール回路２は、Ａ／
Ｄ変換回路３に変換スタート信号を加える。

これにより、Ａ／Ｄ変換回路３は、ハード用のチャンネ
ルＢ（外部用のチャンネルＣ）からの信号をＡ／Ｄ変換
する。変換済のデータはシフトレジスタ４に格納される
。つまり、ハード用のチャンネルＢ（外部用のチャンネ
ルＣ）からの信号のＡ／Ｄ変換済のものは、ソフト用の
チャンネルＡからの信号のＡ／Ｄ変換済のものを壊すこ
となく、メモリされる。

アナログ入力チャンネルＢまたはアナログ入力チャンネ
ルＣにおけるＡ／Ｄ変換終了特には、Ａ／Ｄ変換回路３
よりの割り込み信号Ｉｓにより割り込み等の要因が発生
するようにすることで、アナログ入力チャンネルＡでの
変換と、アナログ入力チャンネルＢまたはアナログ入力
チャンネルＢでの変換との判別が容易に行なわれる。

ちなみに、アナログチャンネルコントロール回路１には
チャンネル設定信号ＣＳが与えられるが、これはアナロ
グ入力チャンネルＡ，Ｂ，Ｃのチャンネル設定をＣＰＵ
側から行なう場合に入力される。また、ハードスタート
信号ＨＳ２が入力された場合、これに基づ＜Ａ／Ｄ変換
結果は、例えば、バッファレジスタ５Ｂに格納され、バ
スＢＵＳに送出される。そして、バッファレジスタ５Ａ
と５Ｂの切り換えは、バッファレジスタセレクト回路６
によって行なう。

以上のような動作の結果、Ａ／Ｄ変換Φに他の異なる要
因に基づ＜Ａ／Ｄ変換要求を受け付ける場合、現在の変
換を終了後、自動的にチャンネルを切り換えてＡ／Ｄ変
換を行ない、先のＡ／Ｄ変換データをバッファレジ７夕
５Ａに、後のＡ／Ｄ変換データをシフトレジスタ４にそ
れぞれ格納することで先のＡ／Ｄ変換データを壊さずに
、バスＢＵＳを介して両方のデータをＣＰＵに取り込む
ことができる。また、アナログ入力チャンネルＡ．Ｂ，
Ｃの切り換えにＣＰＵを介さないため、ＣＰＵの負担を
軽減でき、時間的な損失も少なく、特にハードウエアや
外部要因に基づ＜Ａ／Ｄ変換値を必要とする場合、リア
ルタイムな変換データを得ることができる。

〔発明の効果〕

以上述べたように、本発明によれば、複数の要因に基づ
いて複数の入力チャンネルに入力される信号をＡ／Ｄ変
換しようとする場合、１つのチャンネルのＡ／Ｄ変換中
に他のチャンネルのＡ／Ｄ変換要求がきた場合、ＣＰＵ
を介することなく、切換手段によって各チャンネルのＡ
／Ｄ変換を順次終了させ、これらのＡ／Ｄ変換結果を複
数のレジスタ手段に別々に格納しておくことにより、デ
ータの破壊を防止するとともにリアルタイムなＡ／Ｄ変
換結果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るマイクロコンピュータ
装置のブロック図である。 １・・・アナログチャンネルコントロール回路、２・・
・Ａ／Ｄ変換スタートコントロール回路、３・・・Ａ／
Ｄ変換回路、４・・・シフトレジスタ、５Ａ，５Ｂ・・
・バッファレジスタ、６・・・バッファレジスタセレク
ト回路。

Claims (1)

1. 【特許請求の範囲】 複数の入力要因のそれぞれに基づくアナログ信号が入力
   される複数のアナログ入力チャンネルを、要因別の複数
   のスタート信号のそれぞれによって切り換えて１つのア
   ナログ入力チャンネルを選択し、その選択したアナログ
   入力チャンネルからのアナログ信号をＡ／Ｄ変換器でＡ
   ／Ｄ変換し、そのＡ／Ｄ変換済のデータをレジスタに格
   納し、そのレジスタから前記データをＣＰＵに読み込む
   ようにしたマイクロコンピュータ装置において、前記要
   因別の複数のスタート信号のそれぞれが入力され、その
   入力の時点が前記Ａ／Ｄ変換器が非変換動作中のときに
   は、入力されたスタート信号の種類に応じて前記複数の
   アナログ入力チャンネルを切り換えて１つのアナログ入
   力チャンネルを選択し、前記入力の時点が前記Ａ／Ｄ変
   換器が第１のアナログ入力チャンネルからの信号の変換
   動作中のときには、その変換中の変換動作終了後に、前
   記入力されたスタート信号の種類に応じて前記複数のア
   ナログ入力チャンネルを切り換えて第２のアナログ入力
   チャンネルを選択する、切換手段と、 前記レジスタは、前記第１及び第２のアナログ入力チャ
   ンネルからのアナログ信号がＡ／Ｄ変換された信号とし
   て前記Ａ／Ｄ変換器からそれぞれ出力されるデータをそ
   れぞれ別々に格納する複数のレジスタ手段を有するもの
   である ことを特徴とするマイクロコンピュータ装置。