JPS58169243A - 命令処理装置 - Google Patents
命令処理装置Info
- Publication number
- JPS58169243A JPS58169243A JP5208582A JP5208582A JPS58169243A JP S58169243 A JPS58169243 A JP S58169243A JP 5208582 A JP5208582 A JP 5208582A JP 5208582 A JP5208582 A JP 5208582A JP S58169243 A JPS58169243 A JP S58169243A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- instruction
- counter
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明社命令処理装置に係り特に遂次命令実行形の処理
装置において、任意のアドレスから処理が開始できるよ
うに初期アドレスを任意に設定できる命令処理装置に関
する。
装置において、任意のアドレスから処理が開始できるよ
うに初期アドレスを任意に設定できる命令処理装置に関
する。
（２） 従来技術と問題点
従来の命令処理装置において社、プログラムの再開アド
レスをクリアキイ等により初期設定できるものがある。
レスをクリアキイ等により初期設定できるものがある。
しかし、再開アドレスはシステムで固定であり、且つ１
箇所に固定されていた。
箇所に固定されていた。
を九プログラム試験又はハードウェアのシステム試験の
ためテストプログラムを起動させる場合、プログラムの
開始アドレスをテストプログラムの先１１ｔＣ移すため
、さらに別のキイを設けなければならなかった。
ためテストプログラムを起動させる場合、プログラムの
開始アドレスをテストプログラムの先１１ｔＣ移すため
、さらに別のキイを設けなければならなかった。
その従来の初期設定方法を以下に示す。
ＩＩＥ１図は従来の命令処理装置の構成図である。
図において、ｆＲは命令レジスタ、ＤＫＯＦｉ命令レジ
命令レジスタエコードをデコードするとともに各種制御
信号を入力して各回路を制御するデコード及び制御０路
、ＡＬＵ演算回路、Ｒは内部レジスタ。ＰＣはプログラ
ムカウンタ、ＡＢはアドレス出力バッファ、ＤＢはデー
タバッファであり、各レジスタはバスＢＵＣＫより接続
されている。
命令レジスタエコードをデコードするとともに各種制御
信号を入力して各回路を制御するデコード及び制御０路
、ＡＬＵ演算回路、Ｒは内部レジスタ。ＰＣはプログラ
ムカウンタ、ＡＢはアドレス出力バッファ、ＤＢはデー
タバッファであり、各レジスタはバスＢＵＣＫより接続
されている。
かかる構成のもと、従来の初期設定方法として。
キイによる割込み発生方法とプログラムによる定期的な
走査方式のａ通りがありな。割込み発生方式では、キイ
自体の信号を直接処理に入れ割込みをかけることにより
キイ操作の入力に従い各種制御信号うちの割込み種別を
デ￥−ダ及び制御回路ＤＪｎＯにて判別し、あらかじめ
定められた装置固有のアドレスがプログラムカウンタＰ
Ｃに初期設定される。一方走査方式では定期的にプログ
ラムでキイが操作されたか否かを走査し、初期設定のキ
イ入力指示があればプログラムで定められている固定番
地へ分岐し処理が移される。
走査方式のａ通りがありな。割込み発生方式では、キイ
自体の信号を直接処理に入れ割込みをかけることにより
キイ操作の入力に従い各種制御信号うちの割込み種別を
デ￥−ダ及び制御回路ＤＪｎＯにて判別し、あらかじめ
定められた装置固有のアドレスがプログラムカウンタＰ
Ｃに初期設定される。一方走査方式では定期的にプログ
ラムでキイが操作されたか否かを走査し、初期設定のキ
イ入力指示があればプログラムで定められている固定番
地へ分岐し処理が移される。
これら従来例では、いずれの場合も、キイに対応して初
期設定される開始アドレスが１つに固定されており、処
理開始アドレスを数種類設けるためには、それに応じて
キイ等を増設する必要がある。
期設定される開始アドレスが１つに固定されており、処
理開始アドレスを数種類設けるためには、それに応じて
キイ等を増設する必要がある。
（３）発明の目的
本発明の目的は、上記問題点を解決するものであり、１
つのキイによる設定でプログラムの開始アドレスを任意
に変更可能とする処理装置を提供することＫある。
つのキイによる設定でプログラムの開始アドレスを任意
に変更可能とする処理装置を提供することＫある。
（４） 発明の構成
上記目的を達成する九めに、本発明はプログラム命令を
遂次実行する処理装置において、プログラムカウンタ會
複数個有し、そのうちの１個に任意アドレスを設定する
ことのできる手段ｔｅけクリアスタートキイ操作により
、アドレス設電されたプログラムカラ／りを選択する仁
とにより、任意アドレスから処ｆｆｌを再開することを
可能としたことを特徴とする。
遂次実行する処理装置において、プログラムカウンタ會
複数個有し、そのうちの１個に任意アドレスを設定する
ことのできる手段ｔｅけクリアスタートキイ操作により
、アドレス設電されたプログラムカラ／りを選択する仁
とにより、任意アドレスから処ｆｆｌを再開することを
可能としたことを特徴とする。
（５） 発明の実施例
以Ｔ本発明管実施例により詳細に説明する。
ＩＩＥ２図は本発明の命令処理装置の構成図である。
図において、命令が格納されているメモリ５はアドレス
Ａ・〜ムｎを入力することによりデータＤ０〜Ｄｎ ｆ
命令レジスタツへ出力する。メモリのアドレスは通常は
次アドレス指定用プログラムカウンタ３からのアドレス
をセレクタ番で選択して決足すれ、次々とプログラムカ
ウンタ３は＋１加算される。一方プログラム命令中にジ
ャンプ命令があるとそのジャンプ先（分岐先）はジャン
プアドレス設定用プログラムカウンタ２に設定され、該
ジャンプ命令の命令部がジャンプ機能であることをデコ
ーダ６により解析しオア回路ＯＲを通してセレクタ４を
プログラムカウンタ２儒に切替える。
Ａ・〜ムｎを入力することによりデータＤ０〜Ｄｎ ｆ
命令レジスタツへ出力する。メモリのアドレスは通常は
次アドレス指定用プログラムカウンタ３からのアドレス
をセレクタ番で選択して決足すれ、次々とプログラムカ
ウンタ３は＋１加算される。一方プログラム命令中にジ
ャンプ命令があるとそのジャンプ先（分岐先）はジャン
プアドレス設定用プログラムカウンタ２に設定され、該
ジャンプ命令の命令部がジャンプ機能であることをデコ
ーダ６により解析しオア回路ＯＲを通してセレクタ４を
プログラムカウンタ２儒に切替える。
賞本例ではデコーダ６ＩＩ続のみ示したが外部接続のイ
ンタフェース回路がさらに接続されてかてもよい。さら
にアドレスを設定する例えばエントリーキイ部８及びそ
の入力されたアドレスを設定する初期設定用プログラム
カウンタ１ｖｒ設けてあり、このプログラムカウンタ１
の出力はクリアスタートキイ９の押下によりセレクタ４
によって選択されてメモリ６へ入力される。即ち本発明
は複数個のプログラムカウンタ（ＰＯ）を持ち、各種の
命令語のデコード結果により必要とするプログラムカウ
ンタを選択する方式であり、且つそのうちの１つを初期
設定用として使用し、それが選択される条件はクリアス
タートキイによる場合に限定する様に構成する。
ンタフェース回路がさらに接続されてかてもよい。さら
にアドレスを設定する例えばエントリーキイ部８及びそ
の入力されたアドレスを設定する初期設定用プログラム
カウンタ１ｖｒ設けてあり、このプログラムカウンタ１
の出力はクリアスタートキイ９の押下によりセレクタ４
によって選択されてメモリ６へ入力される。即ち本発明
は複数個のプログラムカウンタ（ＰＯ）を持ち、各種の
命令語のデコード結果により必要とするプログラムカウ
ンタを選択する方式であり、且つそのうちの１つを初期
設定用として使用し、それが選択される条件はクリアス
タートキイによる場合に限定する様に構成する。
初期値設定手段としては、アドレスの１ビツトととに対
応したスイッチ：を設定する。あるいは、１０進、１６
進等のディジタルスイッチを使用する。
応したスイッチ：を設定する。あるいは、１０進、１６
進等のディジタルスイッチを使用する。
上駒構成により、任意アドレスよりプログラムをスター
トさせることができるため１つの処理装置内に１［数の
プログラムが存在する一任意のプロクラムの起動が容Ｊ
ＩＫ行なえる。またプログラムのデパ豐グにも有効な手
段となる０通常命令処理装置が動作している場合、クリ
アスタートキイを無効化しておき、初期値設定手段は任
意状態にしておく。
トさせることができるため１つの処理装置内に１［数の
プログラムが存在する一任意のプロクラムの起動が容Ｊ
ＩＫ行なえる。またプログラムのデパ豐グにも有効な手
段となる０通常命令処理装置が動作している場合、クリ
アスタートキイを無効化しておき、初期値設定手段は任
意状態にしておく。
さらには、初期設定手段としてクリアスタートキイによ
る他デパックツールのコネクタを接続し九場合初期設定
用ｐｏｔ−ｘマシーンサイクルだけ開くように構成すれ
ばツール接続と同時にテストプログラムに処ｌｌｔ移す
事も可能となる。
る他デパックツールのコネクタを接続し九場合初期設定
用ｐｏｔ−ｘマシーンサイクルだけ開くように構成すれ
ばツール接続と同時にテストプログラムに処ｌｌｔ移す
事も可能となる。
（Ｉｌｌ 発明の効果
以上説明し九ように、本発明によればプログラムカウン
タを複数個持ち、命令のデコード結果Ｋｌｌプログラム
カウンタを選択できるとともＫ、初期設定時社りリ了キ
イを押下することにより任意〕（あらかじめ設定された
）アドレスからプログラムを開始できるので、システム
試験、プログラムデパック等できわめて有効である。
タを複数個持ち、命令のデコード結果Ｋｌｌプログラム
カウンタを選択できるとともＫ、初期設定時社りリ了キ
イを押下することにより任意〕（あらかじめ設定された
）アドレスからプログラムを開始できるので、システム
試験、プログラムデパック等できわめて有効である。
纂１図は従来の処理装置構成図、Ｈａ図は本発明の命令
処理装置の構成図である。 １！初期設定用プログラムカウンタ ２；ジャンプアドレス設定用プログラムカウンタ ３：次アドレス指定用プログラムカウンタ４：セレクタ
５：メモリ ６：命令デコーダ ′ｙ：メモリ ８！初期値設定部 ９：クリアスタートキイ１ ％１図
処理装置の構成図である。 １！初期設定用プログラムカウンタ ２；ジャンプアドレス設定用プログラムカウンタ ３：次アドレス指定用プログラムカウンタ４：セレクタ
５：メモリ ６：命令デコーダ ′ｙ：メモリ ８！初期値設定部 ９：クリアスタートキイ１ ％１図
Claims (1)
- プログラム命令を遂次実行する処理装置において、プロ
グラムカウンタを複数個有し、そのうちの１個に任意ア
ドレスを設定することのできる手段をもうけ、クリアス
タートキイ操作により、アドレス設定されたプログラム
カウンタを選択することにより、任意アドレスよ妙処理
を再開することを可能としたことを特徴とする命令処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208582A JPS58169243A (ja) | 1982-03-30 | 1982-03-30 | 命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208582A JPS58169243A (ja) | 1982-03-30 | 1982-03-30 | 命令処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58169243A true JPS58169243A (ja) | 1983-10-05 |
Family
ID=12904984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5208582A Pending JPS58169243A (ja) | 1982-03-30 | 1982-03-30 | 命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169243A (ja) |
-
1982
- 1982-03-30 JP JP5208582A patent/JPS58169243A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| JP3237858B2 (ja) | 演算装置 | |
| JP2594130B2 (ja) | 半導体回路 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPS58169243A (ja) | 命令処理装置 | |
| KR900005284B1 (ko) | 마이크로 컴퓨터 | |
| JPH01286030A (ja) | 情報処理装置 | |
| JP2577023B2 (ja) | 情報処理装置のアドレス拡張制御方式 | |
| JPH0224721A (ja) | プログラム制御装置 | |
| JP2777133B2 (ja) | 中央演算処理装置 | |
| KR920005228B1 (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| JPS5947651A (ja) | プログラム制御装置 | |
| JPS6234239A (ja) | 論理定数設定方式 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JP2754700B2 (ja) | Ｉ／ｏ装置 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPS63253434A (ja) | 信号処理方式 | |
| JPH01297728A (ja) | マイクロプログラム開始アドレス生成方式 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS60201444A (ja) | マイクロコンピュータ | |
| JPS5822455A (ja) | デ−タ処理装置 | |
| JPH02183332A (ja) | プログラムド制御方式 | |
| JPS6345644A (ja) | マイクロプロセッサ | |
| JPH04181373A (ja) | ベクトル処理装置 |